CN116939956A - 基于陶瓷封装的三维堆叠sop信道集成架构 - Google Patents

基于陶瓷封装的三维堆叠sop信道集成架构 Download PDF

Info

Publication number
CN116939956A
CN116939956A CN202310838479.5A CN202310838479A CN116939956A CN 116939956 A CN116939956 A CN 116939956A CN 202310838479 A CN202310838479 A CN 202310838479A CN 116939956 A CN116939956 A CN 116939956A
Authority
CN
China
Prior art keywords
metal
carrier plate
channel integrated
holes
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310838479.5A
Other languages
English (en)
Inventor
李光
蔡喆
余宽
杨萍
钟鸣海
徐照旭
田爽
李颖凡
熊文毅
李凯
蒋涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN202310838479.5A priority Critical patent/CN116939956A/zh
Publication of CN116939956A publication Critical patent/CN116939956A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种基于陶瓷封装的三维堆叠SOP信道集成架构,包括盖板、微带线、键合丝、射频联通金属孔、类同轴屏蔽金属孔、台阶联通区、壳外BGA球、堆叠BGA球、低频联通金属孔、内层走线、多层板金属孔、载板、陶瓷基板和金属围框,盖板和陶瓷基板通过金属围框连接形成安装腔,安装腔内设置有多层载板,层间通过堆叠BGA球进行支撑、共地及信号屏蔽,且层间各类电信号通过台阶联通区内的射频联通金属孔、类同轴屏蔽金属孔、低频联通金属孔联通,并通过微带线和键合丝键合至载板上,载板通过微带线、内层走线和多层板金属孔联通各类电信号。本发明可解决现有信道设备集成度低、体积大、重量重、标准化差、研发周期长、成本高等问题。

Description

基于陶瓷封装的三维堆叠SOP信道集成架构
技术领域
本发明涉及信道设计技术领域,尤其涉及一种基于陶瓷封装的三维堆叠SOP信道集成架构。
背景技术
信道功能复杂,一般基于模块化设计思想,由变频模块、频综模块、电源模块、监控模块等部分构成。为实现内部电路的电磁屏蔽和保护,多采用密度较大的铝合金或铜材作为封装壳体,特别是毫米波等高频段应用,还需在螺装盖板外辅以一层封焊盖板实现气密以保护脆弱的裸片,各功能单元之间再以接插件、线缆等连接实现信道功能,因此设备体积重量很可观。而对于机载、弹载等应用环境,设备体积大重量重会影响飞行器续航时间、作用半径等关键效能。
信道与系统相关性强,因项目需求不同,其技术指标、装机包络等差别巨大,因此研发工作繁琐,周期长,设计复用率差,无法实现通用化交付。信道集成的功能越来越多越复杂,价值也越来越高,尤其对于批产设备,急需降低产品成本,提高经济性。
因此,迫切需要有效措施实现信道的器件化、封装化、标准化,提高集成度、生产效率,利于集成并减小体积重量成本,利于缩短新项目研发周期迅捷响应。
发明内容
为了解决现有信道体积大、重量重、集成度低等问题,本发明提出一种基于陶瓷封装的三维堆叠SOP信道集成架构,应用SOP(System On Package)设计思想指导毫米波频段信道设计,采用陶瓷3D堆叠封装将传统上分离的变频、频综、电源等功能单元一体集成,可提高设备的集成度,减小体积重量。
本发明通过以下技术方案实现上述目的:
一种基于陶瓷封装的三维堆叠SOP信道集成架构,包括盖板、微带线、键合丝、射频联通金属孔、类同轴屏蔽金属孔、台阶联通区、壳外BGA球、堆叠BGA球、低频联通金属孔、内层走线、多层板金属孔、载板、陶瓷基板和金属围框,其中:
所述盖板和陶瓷基板通过金属围框连接形成安装腔,所述安装腔内设置有多层载板,层间通过堆叠BGA球进行支撑、共地及信号屏蔽,且层间各类电信号通过台阶联通区内的射频联通金属孔、类同轴屏蔽金属孔、低频联通金属孔联通,并通过微带线和键合丝键合至载板上,所述载板通过微带线、内层走线和多层板金属孔联通各类电信号;所述壳外BGA球作为互联和支撑将封装信道集成至外部复合载板上。
进一步地,若干所述类同轴屏蔽金属孔环绕射频联通金属孔模拟同轴传输线结构,进行射频互联阻抗匹配及屏蔽。
进一步地,所述台阶联通区与载板之间设置有用于匹配公差的缝隙,并通过键合丝软连接。
进一步地,所述台阶联通区的尺寸由上至下即由盖板至陶瓷基板的方向上变宽,所述载板的尺寸由上至下变窄。
进一步地,所述载板与陶瓷基板、金属围框之间设置有用于匹配公差的缝隙。
进一步地,多层所述载板通过台阶联通区内的射频联通金属孔和类同轴屏蔽金属孔实现层间信号垂直互联,并通过微带线之间的键合丝键合实现信号软连接。
进一步地,所述金属围框的顶面与盖板气密连接,底面与陶瓷基板气密连接。
进一步地,所述金属围框的底面设置壳外BGA球,并通过焊接装配至外部复合载板上进行系统级集成。
进一步地,还包括裸片和/或表贴器件,所述裸片和表贴器件装配于载板和/或陶瓷基板上。
进一步地,高频电路设置于下层载板和/或陶瓷基板上,低频电路设置于上层载板上形成若干功能电路,所述功能电路包括混频电路、放大电路、倍频电路、滤波电路和频率源电路中的一种或多种。
本发明的有益效果在于:
1、应用SOP(System On Package)设计思想指导毫米波频段信道设计,采用陶瓷3D堆叠封装将传统上分离的变频、频综功能单元一体集成,显著提高设备的集成度,相较于传统信道模块,体积减少80%,重量减少80%以上。
2、本发明使得信道实现器件化、封装化、标准化,可大幅提高生产效率,利于系统集成并降低成本,提高了设计的灵活性、效率、复用率,缩短研发周期,快速满足定制化需求。
3、层间互联射频、馈电、监控等信号以台阶联通区的金属过孔联通,再通过微带线键合至载板上,可以规避因BGA球塌陷而造成重要信号断路故障,特别是BGA球焊锡包覆或者塌陷引起焊球最终形态变化,以致影响射频信号联通性能,恶化驻波、插损、平坦度等指标;载板与台阶联通区之间留有缝隙,以键合丝软连接,可缓冲匹配因制造、装配形成的尺寸公差。
附图说明
图1是本发明实施例的三维堆叠SOP信道集成架构整体示意图。
图2是本发明实施例的三维堆叠SOP信道集成架构顶层示意图。
图3是本发明实施例的三维堆叠SOP信道集成架构中间层示意图。
图4是本发明实施例的三维堆叠SOP信道集成架构底层示意图。
图5是本发明实施例的三维堆叠SOP信道集成架构外部示意图。
图6是本发明实施例的三维堆叠SOP信道集成架构的上变频电路原理图。
图7是本发明实施例的三维堆叠SOP信道集成架构的下变频电路原理图。
附图说明:1-盖板,2-微带线,3-键合丝,4-射频联通金属孔,5-类同轴屏蔽金属孔,6-台阶联通区,7-壳外BGA球,8-堆叠BGA球,9-低频联通金属孔,10-内层走线,11-多层板金属孔,12-裸片,13-载板,14-陶瓷基板,15-金属围框,16-表贴器件,17-内外金属孔。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解,现说明本发明的具体实施方式。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明,即所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施例涉及的相关术语说明如下:
BGA:全称为Ball Grid Array,即球栅网格阵列封装。
SOP:全称为System On Package,即系统级封装。
本实施例提供了一种基于陶瓷封装的三维堆叠SOP信道集成架构,如图1所示,包括盖板1、微带线2、键合丝3、射频联通金属孔4、类同轴屏蔽金属孔5、台阶联通区6、壳外BGA球7、堆叠BGA球8、低频联通金属孔9、内层走线10、多层板金属孔11、载板13、陶瓷基板14和金属围框15,其中盖板1和陶瓷基板14通过金属围框15连接形成安装腔,安装腔内设置有多层载板13,层间通过堆叠BGA球8进行支撑、共地及信号屏蔽,且层间各类电信号(例如射频、馈电、监控等信号)通过台阶联通区6内的射频联通金属孔4、类同轴屏蔽金属孔5、低频联通金属孔9联通,并通过微带线2和键合丝3键合至载板13上,可以规避因堆叠BGA球8塌陷而造成信号断路故障,特别是BGA球焊锡包覆或者塌陷引起焊球最终形态变化,恶化射频驻波、插损、平坦度等信号联通性能。载板13通过微带线2、内层走线10和多层板金属孔11联通各类电信号;壳外BGA球7作为互联和支撑将封装信道集成至外部复合载板上实现系统功能。
优选地,若干类同轴屏蔽金属孔5环绕射频联通金属孔4模拟同轴传输线结构,进行射频互联阻抗匹配及屏蔽。
优选地,台阶联通区6与载板13之间设置有缝隙,并通过键合丝3软连接,可缓冲匹配因制造、装配形成的尺寸公差。
优选地,台阶联通区6的尺寸由上至下即由盖板1至陶瓷基板14的方向上变宽,载板13的尺寸由上至下变窄。
如图2所示为顶层示意图,载板13与陶瓷基板14、金属围框15之间留有缝隙,以匹配公差。通过射频联通金属孔4、类同轴屏蔽金属孔5实现层间信号垂直互联,并通过微带线2之间的键合丝3键合实现信号软连接。载板13上可装配表贴器件16。
如图3所示为中间层示意图,载板13与台阶联通区6、金属围框15之间留有缝隙,以匹配公差。通过射频联通金属孔4、类同轴屏蔽金属孔5实现层间信号垂直互联,并通过微带线2之间的键合丝3键合实现信号软连接。载板13上可装配裸片12,器件间通过键合丝3联通。叠层越往下,台阶联通区6越宽,载板13越窄。通过堆叠BGA球8实现与上层载板13的地信号联通和信号屏蔽,并提供力学支撑及散热路径。
如图4所示为底层示意图,通过陶瓷基板14内的内外金属孔17实现封装内外信号的联通。陶瓷基板14上可装配裸片12,器件间、器件与微带线2间通过键合丝3联通。微带线2可直接埋入台阶联通区6,并与射频联通金属孔4联通。叠层越往下,台阶联通区6越宽,载板13越窄。通过堆叠BGA球8实现与上层载板13的地信号联通和信号屏蔽,并提供力学支撑及散热路径。
优选地,陶瓷封装内各层可装配裸片12和封装器件16,从而形成若干功能电路,例如混频电路、放大电路、倍频电路、滤波电路和频率源电路。原则上高频电路、热耗高的器件布置在下层,低频布置在上层,堆叠层数按需设置,原则上尽量少。载板13为多层板,除信号屏蔽底层外,其他层可用来灵活布线。
如图5所示,金属围框15的底面焊接在陶瓷基板14上,顶面上封焊盖板1实现气密,保护腔内裸片12;底面植壳外BGA球7,后续再通过焊接装配到外部复合载板上进行系统级集成。
如图6所示为本实施例的三维堆叠SOP信道集成架构的一种上变频电路原理框图,该电路的中频部分设置了滤波器、放大器,射频部分设置了温补衰减器、滤波器、放大器、数控衰减器,本振部分设置了锁相源、倍频器、滤波器。根据具体技术指标,放大器级数、温补、数控、倍频、滤波等可以增减。
如图7所示为本实施例的三维堆叠SOP信道集成架构的一种下变频电路原理框图,该电路的射频部分设置了频选滤波器、放大器、数控衰减器,中频部分设置了温补衰减器、放大器、滤波器,本振部分设置了锁相源、倍频器、滤波器。根据具体技术指标,放大器级数、温补、数控、倍频、滤波等可以增减。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,包括盖板(1)、微带线(2)、键合丝(3)、射频联通金属孔(4)、类同轴屏蔽金属孔(5)、台阶联通区(6)、壳外BGA球(7)、堆叠BGA球(8)、低频联通金属孔(9)、内层走线(10)、多层板金属孔(11)、载板(13)、陶瓷基板(14)和金属围框(15),其中:
所述盖板(1)和陶瓷基板(14)通过金属围框(15)连接形成安装腔,所述安装腔内设置有多层载板(13),层间通过堆叠BGA球(8)进行支撑、共地及信号屏蔽,且层间各类电信号通过台阶联通区(6)内的射频联通金属孔(4)、类同轴屏蔽金属孔(5)、低频联通金属孔(9)联通,并通过微带线(2)和键合丝(3)键合至载板(13)上,所述载板(13)通过微带线(2)、内层走线(10)和多层板金属孔(11)联通各类电信号;所述壳外BGA球(7)作为互联和支撑将封装信道集成至外部复合载板上。
2.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,若干所述类同轴屏蔽金属孔(5)环绕射频联通金属孔(4)模拟同轴传输线结构,进行射频互联阻抗匹配及屏蔽。
3.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,所述台阶联通区(6)与载板(13)之间设置有用于匹配公差的缝隙,并通过键合丝(3)软连接。
4.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,所述台阶联通区(6)的尺寸由上至下即由盖板(1)至陶瓷基板(14)的方向上变宽,所述载板(13)的尺寸由上至下变窄。
5.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,所述载板(13)与陶瓷基板(7)、金属围框(15)之间设置有用于匹配公差的缝隙。
6.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,多层所述载板(13)通过台阶联通区(6)内的射频联通金属孔(4)和类同轴屏蔽金属孔(5)实现层间信号垂直互联,并通过微带线(2)之间的键合丝(3)键合实现信号软连接。
7.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,所述金属围框(15)的顶面与盖板(1)气密连接,底面与陶瓷基板(14)气密连接。
8.根据权利要求1所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,所述金属围框(15)的底面设置壳外BGA球(7),并通过焊接装配至外部复合载板上进行系统级集成。
9.根据权利要求1-8任一项所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,还包括裸片(12)和/或表贴器件(16),所述裸片(12)和表贴器件(16)装配于载板(13)和/或陶瓷基板(14)上形成若干功能电路,所述功能电路包括混频电路、放大电路、倍频电路、滤波电路和频率源电路中的一种或多种。
10.根据权利要求9所述的基于陶瓷封装的三维堆叠SOP信道集成架构,其特征在于,高频电路设置于下层载板(13)和/或陶瓷基板(14)上,低频电路设置于上层载板(13)上。
CN202310838479.5A 2023-07-07 2023-07-07 基于陶瓷封装的三维堆叠sop信道集成架构 Pending CN116939956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310838479.5A CN116939956A (zh) 2023-07-07 2023-07-07 基于陶瓷封装的三维堆叠sop信道集成架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310838479.5A CN116939956A (zh) 2023-07-07 2023-07-07 基于陶瓷封装的三维堆叠sop信道集成架构

Publications (1)

Publication Number Publication Date
CN116939956A true CN116939956A (zh) 2023-10-24

Family

ID=88385565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310838479.5A Pending CN116939956A (zh) 2023-07-07 2023-07-07 基于陶瓷封装的三维堆叠sop信道集成架构

Country Status (1)

Country Link
CN (1) CN116939956A (zh)

Similar Documents

Publication Publication Date Title
US7268426B2 (en) High-frequency chip packages
EP3598484B1 (en) High-frequency circuit package and sensor module
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US5694300A (en) Electromagnetically channelized microwave integrated circuit
US8901719B2 (en) Transition from a chip to a waveguide port
CN113838845B (zh) 一种基于三维堆叠气密封装的tr组件及组装方法
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US20080067656A1 (en) Stacked multi-chip package with EMI shielding
US20040080917A1 (en) Integrated microwave package and the process for making the same
CN112420678B (zh) 一种高散热数模一体集成封装结构及其制作方法
CN111199926B (zh) 一种带有微隔腔的半导体封装结构
CN112436242A (zh) 高集成微波组件
CN112563237A (zh) 射频SiP陶瓷封装外壳及其制作方法
CN113540777B (zh) 基于有源aip单元的平板相控阵天线架构
WO2021225116A1 (ja) 回路モジュール及び通信装置
CN104833960A (zh) 一种t/r器件
US6140698A (en) Package for microwave and mm-wave integrated circuits
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
CN116939956A (zh) 基于陶瓷封装的三维堆叠sop信道集成架构
WO2022111151A1 (zh) 一种电子元件和电子设备
CN115166641A (zh) 一种基于sip的小型化表贴收发组件
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN219759563U (zh) 一种多腔体结构的sip封装外壳
CN116895614B (zh) 一种三维异构集成的毫米波系统封装结构
WO2022170775A1 (zh) 一种功率结构体和制备方法以及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination