JP2013211368A - パッケージ - Google Patents

Abstract

【課題】配線用端子付きのセラミックからなるパッケージを提供する。
【解決手段】高周波信号用表層導体パターン２１、グランド用表層導体パターン１４、高周波信号用裏面導体パターン２６、グランド用裏面導体パターン１５、上記高周波信号用表層導体パターンと高周波信号用裏面導体パターンの間に接続された高周波信号用層間接続ビア２７、及び上記グランド用表層導体パターンとグランド用裏面導体パターンの間に接続されたグランド用層間接続ビア１６、を有したセラミック多層基板３３と、外導体をなす貫通孔に挿入された誘電体ガラス１０、及び上記誘電体ガラスに挿入されて一端が外部に突出し、導電性接続部材２９により他端が上記高周波信号用裏面導体パターンに接続される高周波信号用同軸端子内導体８、を有し、上記セラミック多層基板の裏面のグランド用裏面導体パターンに対して、表面が導電性接続部材により接合される導電性ベース２と、を備えた。
【選択図】図１

Description

本発明は、半導体素子を収容するセラミックからなるパッケージに関する。

ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のような半導体ベアチップは、大気中雰囲気では特性や寿命劣化の懸念があるため、通常は気密パッケージに封入した状態で使用する。これらの気密パッケージとして、ＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ―ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）、あるいはＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ―ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）などのセラミック多層基板に、半導体ベアチップを実装するセラミックパッケージが利用されている。

セラミックパッケージは、整合回路やフィルタ回路などの周辺回路を多層基板内に構成することで、デバイスの小型化が可能となる特長がある。また、これらセラミックパッケージは、外部デバイスとの間で高周波信号やバイアス信号を接続するため、各種の接続構造が用いられる。

例えば従来のＨＴＣＣのセラミックパッケージ（以下、ＨＴＣＣパッケージ）には、銀ロウのようなロウ材で金属端子や金属リードなどの配線用端子をセラミック多層基板にロウ付けで接合し、外部回路の端子やパッドとはんだ付けして、配線端子付きのパッケージを構成するものがある（例えば特許文献１参照）。また、従来のＬＴＣＣのセラミックパッケージ（以下、ＬＴＣＣパッケージ）には、セラミック多層基板の外部表面上に設けたパッドと外部回路上のパッドを、金ワイヤや金リボンで接続するものがある。このＬＴＣＣパッケージでは、セラミック多層基板の外部表面上に設けたパッドとパッケージ内部の導体パターンの間が同軸線路で接続される（例えば特許文献２参照）。

特開平３−２８０４５７

特開２００３−６８９０７

配線端子付きのＨＴＣＣパッケージは、ガラスエポキシ材料からなるプリント配線基板上に、はんだ付けで表面実装することができる。このプリント配線基板上には、配線端子付きのＨＴＣＣパッケージと共に制御回路部をなすＩＣパッケージをはんだ付けで表面実装することができる。また、配線端子付きのＨＴＣＣパッケージは、パッケージ内部の高周波回路部と、パッケージ外部の制御回路部をシャシ壁で分離する構成が採用できる点で、実装上の利点がある。例えば、高周波回路部と制御回路部の間を金属で遮蔽して離隔できるため、電波干渉の問題が発生しにくい。現在実用化されている配線端子付きパッケージの多くはＨＴＣＣを用いているが、その理由は、ＨＴＣＣパッケージはロウ材を使用してセラミックとキャリアを接合している点にある。ロウ材は融点が高いため、外部デバイスとの配線にＳｎ系の低融点はんだを用いても、端子が脱落することが無い。

従来の配線端子付きのＨＴＣＣパッケージは、低コスト化において不利な面がある。一般的に、ＨＴＣＣパッケージ製造では、８００℃程度の高温環境下で作業することから、高温焼成炉や、高温環境下でも使用可能な特殊治具が必要となり、製造コストの低減が難しい。

一方、ＬＴＣＣパッケージは、リフローはんだのみで外部回路との接続構造を製造可能であり、ＨＴＣＣパッケージに比べて安価なコストでパッケージを製造することが可能である。しかしながらＬＴＣＣパッケージは、セラミック多層基板とキャリア、シールリングをＳｎ系の低融点はんだにより接合しており、配線用端子を低融点はんだで接合した場合に、配線時の熱によって端子が脱落してしまうという問題がある。このため、配線用端子を接続した端子付きのＬＴＣＣパッケージ構造の改良が望まれている。

本発明は係る課題を解決するためになされたものであり、配線用端子付きのセラミックからなるパッケージを提供することを目的とする。

本発明によるパッケージは、多層に積層された多層セラミックからなる誘電体部、上記誘電体部の表面に形成された高周波信号用表層導体パターン、上記誘電体部の表面に形成されたグランド用表層導体パターン、上記誘電体部の裏面に形成された高周波信号用裏面導体パターン、上記誘電体部の裏面に形成されたグランド用裏面導体パターン、上記高周波信号用表層導体パターンと高周波信号用裏面導体パターンの間に接続された高周波信号用層間接続ビア、及び上記グランド用表層導体パターンとグランド用裏面導体パターンの間に接続されたグランド用層間接続ビア、を有したセラミック多層基板と、外導体をなす貫通孔に挿入された誘電体ガラス、及び上記誘電体ガラスに挿入されて一端が外部に突出し、導電性接続部材により他端が上記高周波信号用裏面導体パターンに接続される高周波信号用同軸端子内導体、を有し、上記セラミック多層基板の裏面のグランド用裏面導体パターンに対して、表面が導電性接続部材により接合される導電性ベースと、を備えたものである。

本発明によれば、配線端子付きのセラミックのパッケージを低コストで提供することが可能となる。また、ガラスハーメチックで封入される同軸端子を用いることができるので、従来と同じリフローはんだプロセスを適用して、パッケージの組み立てを行うことが可能となる。さらに、セラミック多層基板の裏面のパターンは、はんだ印刷によるリフローはんだ、もしくははんだボールにより接続されるので、より安価なセラミックパッケージを提供することができる。

実施の形態１による配線用端子付きパッケージの構成を示す断面図である。 実施の形態１による配線用端子付きパッケージの高周波信号伝送線路部の表層パターンを示す図である。 実施の形態１による配線用端子付きパッケージの高周波信号伝送線路部の裏面パターンを示す図である。 実施の形態１による高周波信号伝送線路部の裏面パターンと接続するキャリアの上面を示す図である。 実施の形態１による高周波信号伝送線路部の裏面パターンとキャリアを接続するためのはんだボールの位置を示す図である。

実施の形態１．
図１は、この発明に係る実施の形態１による配線用端子付きパッケージの構成を示す断面図である。図２は、図１に示す配線用端子付きパッケージの高周波信号伝送線路部のセラミック多層基板表層パターンを示す図である。図３は、図１に示す配線用端子付きパッケージの高周波信号伝送線路部のセラミック多層基板裏面パターンを示す図である。図４は、図３に示す高周波信号伝送線路部のセラミック多層基板裏面パターンと接続するキャリアの上面を示す図である。図５は、図４のキャリア上面図に、セラミック多層基板裏面パターンとキャリアを接続するためのはんだボールの位置を図示したものである。図において、実施の形態１による配線用端子付きパッケージは、セラミック多層基板３３と、金属製の導電性ベースを構成するキャリア２と、金属製のシールリング３と、金属製のカバー４とを備えて構成される。セラミック多層基板３３は、導電性接続部材であるはんだ２９により、キャリア２に接合される。実施の形態１による配線用端子付きパッケージは、高周波デバイス用の気密パッケージとして利用される。シールリング３とカバー４は蓋体を構成する。

キャリア２は、１つもしくは２つ以上の円筒形状の貫通孔が形成されており、こられの貫通孔にそれぞれ円筒形状の誘電体ガラス１０が堆積されている。また、一方の誘電体ガラス１０は、中心軸に貫通孔が形成されており、この貫通孔内に高周波信号用同軸端子内導体８が中心導体として埋め込まれている。他方の誘電体ガラス１０は、同様にして中心軸に貫通孔が形成されており、この貫通孔内に電源／制御信号用同軸端子内導体２８が中心導体として埋め込まれている。高周波信号用同軸端子内導体８の上端面は、図４に示すように円形状をなしており、その周囲に誘電体ガラス１０が配置されるので、高周波信号用同軸端子内導体８はキャリア２とは非接続となっている。また、電源／制御信号用同軸端子内導体２８の上端面は、同様に円形状をなしており、その周囲に誘電体ガラス１０が配置されるので、電源／制御信号用同軸端子内導体２８はキャリア２とは非接続となっている。電源／制御信号用同軸端子内導体２８及び高周波信号用同軸端子内導体８の下端部は、誘電体ガラス１０の下面から外部に突出している。このため電源／制御信号用同軸端子内導体２８及び高周波信号用同軸端子内導体８は、外部インタフェースをなす配線用端子を構成している。このように、高周波信号用同軸端子内導体８及び電源／制御信号用同軸端子内導体２８は、ガラスハーメチックで固定された同軸端子をなす。
なお、キャリア２は、誘電体で構成されても良い。この場合は、外周表面及び誘電体ガラス１０の挿入される貫通孔の表面に、金属めっきや金属の蒸着された導電性皮膜を形成する。

セラミック多層基板３３は、多層に積層されて誘電体部をなすセラミック部３０から形成される。セラミック多層基板３３は、例えばＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ―ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）の製造プロセスによって構成される。また、セラミック多層基板３３は、上部表面層に設けられた高周波信号用表層導体パターン２１と、下部表面層（裏面）に設けられた高周波信号用裏面導体パターン２６と、内層に充填された高周波信号用層間接続ビア２７とが形成されている。高周波信号用層間接続ビア２７の両端は、高周波信号用表層導体パターン２１と高周波信号用裏面導体パターン２６にそれぞれ接続されている。高周波信号用層間接続ビア２７は、高周波信号用表層導体パターン２１と高周波信号用裏面導体パターン２６の間で、セラミック部３０の基板内伝搬波長λのマイクロ波帯もしくはミリ波帯の高周波信号を伝送する。

また、セラミック多層基板３３は、上部表面層に設けられた電源／制御信号用表層導体パターン１１と、下部表面層（裏面）に設けられた電源／制御信号用表層導体パターン１２と、層内に充填された電源／制御信号用層間接続ビア１３とが形成されている。電源／制御信号用層間接続ビア１３の両端は、電源／制御信号用表層導体パターン１１と電源／制御信号用表層導体パターン１２にそれぞれ接続されている。電源／制御信号用層間接続ビア１３は、電源／制御信号用表層導体パターン１１と電源／制御信号用表層導体パターン１２の間で、低周波もしくは直流レベルの電源／制御信号を伝送する。

また、セラミック多層基板３３は、上部表面層に設けられたグランド用表層導体パターン１４と、下部表面層（裏面）に設けられたグランド用裏面導体パターン１５とが形成されている。グランド用層間接続ビア１６の両端は、グランド用表層導体パターン１４とグランド用裏面導体パターン１５にそれぞれ接続されている。

図２に示すように、高周波信号用層間接続ビア２７の上端は円形状の導体パッドをなしており、その外周端部が高周波信号用表層導体パターン２１に連続的に繋がっている。高周波信号用層間接続ビア２７の上端の径は高周波信号用層間接続ビア２７の中間部の径よりも大きくなっている。高周波信号用層間接続ビア２７及び高周波信号用表層導体パターン２１は、その周囲が複数のグランド用層間接続ビア１６及びグランド用表層導体パターン１４によって取り囲まれている。この複数のグランド用層間接続ビア１６は、互いに上記波長λの２分の１以下の間隔をなして配置される。また、高周波信号用層間接続ビア２７及び高周波信号用表層導体パターン２１とグランド用表層導体パターン１４の間にはセラミック部３０の表面が配置されており、高周波信号用層間接続ビア２７及び高周波信号用表層導体パターン２１とグランド用表層導体パターン１４は所定の間隙を有して非接続に配置されている。複数のグランド用層間接続ビア１６は、高周波信号用層間接続ビア２７及び高周波信号用表層導体パターン２１に対して、所定の距離だけ離れて配置される。

図３に示すように、高周波信号用層間接続ビア２７の下端は円形状の導体パッドをなしている。高周波信号用層間接続ビア２７の下端の径は高周波信号用層間接続ビア２７の中間部の径よりも大きくなっている。高周波信号用層間接続ビア２７は、その周囲が複数のグランド用層間接続ビア１６及びグランド用裏面導体パターン１５によって取り囲まれている。この複数のグランド用層間接続ビア１６は、互いに上記波長λの２分の１以下の間隔をなして配置される。また、高周波信号用層間接続ビア２７とグランド用裏面導体パターン１５の間にはセラミック部３０の裏面が配置されており、高周波信号用層間接続ビア２７とグランド用裏面導体パターン１５は所定の間隙を有して非接続に配置されている。複数のグランド用層間接続ビア１６は、高周波信号用層間接続ビア２７に対して、所定の距離だけ離れて配置される。

シールリング３は、グランド用表面導体パターン１４に、導電性接続部を形成するはんだ２９により接合される。シールリング３とグランド用表面導体パターン１４の接合部は気密性が保持されており、セラミック多層基板３３、シールリング３、及びキャリア２は、気密パッケージを構成する。

セラミック多層基板３３の裏面側において、グランド用裏面導体パターン１５は、キャリア２上面の複数個所で、導電性接続部を形成するはんだ２９によりはんだ付け接合される。また、電源／制御信号用裏面導体パターン１２は、キャリア２の中に挿入された電源／制御信号用同軸端子内導体２８の上端面に、導電性接続部を形成するはんだボール形状のはんだ２９によりはんだ付けで接合される。このように、電源／制御信号用同軸端子内導体２８は、電源／制御信号用裏面導体パターン１２にはんだ付けされることで、実施の形態１による配線用端子付きパッケージにおける、電源／制御信号用の外部インタフェースを構成する。なお、電源／制御信号用同軸端子内導体２８に接続されるはんだ２９は、ボール形状の他、円筒形状や樽形状であっても良い。

また、図１に示すように、セラミック多層基板３３の裏面側において、高周波信号用裏面導体パターン２６は、高周波信号用同軸端子内導体８の上端面に、導電性接続部を形成するはんだ２９によりはんだ付け接合される。セラミック多層基板３３とキャリア２のはんだ２９による接続は、高周波信号用はんだボール３１とグランド用はんだボール３２のような、ボール形状のはんだを用いると良い。グランド用はんだボール３２は、高周波信号用はんだボール３１の周囲を取り囲むように、キャリア２上で互いに波長λの２分の１以下の間隔をなして複数個配置される。高周波信号用同軸端子内導体８とキャリア２表面の間では、誘電体ガラス１０の表面が露出している。このように、高周波信号用同軸端子内導体８は、高周波信号用裏面導体パターン２６にはんだ付けされることで、実施の形態１による配線用端子付きパッケージにおける、高周波信号用の外部インタフェースを構成する。なお、高周波信号用同軸端子内導体８に接続されるはんだ２９（ボール３１，３２）は、ボール形状の他、円筒形状や樽形状であっても良い。

このように、キャリア２、電源／制御信号用同軸端子内導体２８、及び高周波信号用同軸端子内導体８と、セラミック多層基板３３とを接合するはんだ２９は、はんだ付け前に予めキャリア２上に設置するだけで、リフロープロセスを適用して同時にはんだ付け接合することができる。このため、配線用端子のセラミックパッケージを低コストに製造することが可能となる。なお、高周波信号用はんだボール３１やグランド用はんだボール３２の代わりに、クリームはんだを複数個所に粒状に印刷してはんだ２９（ボール３１，３２）を構成しても、同様の効果を得ることができる。

また、外部インタフェースとなる電源／制御信号用同軸端子内導体２８及び高周波信号用同軸端子内導体８は、キャリア２と短絡しないように、キャリア２及び誘電体ガラス１０の貫通穴を通してパッケージ内外の接続端子となる。高周波信号用同軸端子内導体８は、その外径及びキャリア２の貫通穴の穴径を選ぶことで５０Ωの同軸線路となる。

セラミック多層基板３３のグランド用表層導体パターン１４上には、１つまたは複数の半導体チップ（ＭＭＩＣ）１８がＡｕＳｎはんだや導電性接着剤を用いてダイボンドされる。また、各半導体チップ１８上の導体パッドと、高周波信号用表層導体パターン２１や電源／制御信号用表層導体パターン１１とが、金ワイヤや金リボン等の導体線１９を用いて接続されて、高周波信号や電源／制御信号がそれぞれ導通する。このようにセラミック多層基板３３上に半導体チップ１８が実装される。

半導体チップ１８がセラミック多層基板３３に実装された後、パッケージ内の気密性を確保するため、カバー４がシーム溶接や抵抗溶接によってシールリング３の開口部上面に接合される。かくして、セラミック多層基板３３に実装された半導体チップ１８がカバー４によって封止される。

実施の形態１による配線用端子付きパッケージは以上のように構成され、次のように作用する。

電源／制御信号の外部インタフェースは、上記の通り、電源／制御信号用同軸端子内導体２８、電源／制御信号用裏面導体パターン１２、電源／制御信号用層間接続ビア１３、及び電源／制御信号用表層導体パターン１１からなる。電源／制御信号用表層導体パターン１１は、電源／制御信号用層間接続ビア１３と電源／制御信号用内層導体パターン１２を介して、パッケージ外部に突出した電源／制御信号用同軸端子内導体２８の下端部との間で、電源／制御信号を入出力する。電源／制御信号用同軸端子内導体２８は、外導体をなすキャリア２とともに同軸線路を構成する。

また、高周波信号用の外部インタフェースは、内導体を構成する高周波信号用表層導体パターン２１、高周波信号用層間接続ビア２７、高周波信号用裏面導体パターン２６、及び高周波信号用同軸端子内導体８と、外導体を構成するグランド用表面導体パターン１４、グランド用層間接続ビア１６、グランド用裏面導体パターン１５、及びキャリア２とからなる。グランド用表面導体パターン１４は、グランド用層間接続ビア１６、グランド用裏面導体パターン１５、キャリア２、シールリング３と接続され、グランドと導電位となる。高周波信号用表層導体パターン２１は、高周波信号用層間接続ビア２７及び高周波信号用裏面導体パターン２６と接続され、外導体をなす周波信号用層間接続ビア２７及びグランド用層間接続ビア１６とともに疑似同軸線路を構成する。また、高周波信号用同軸端子内導体８は、外導体をなすキャリア２とともに同軸線路を構成する。高周波信号用表層導体パターン２１は、この擬似同軸線路をなす高周波信号用層間接続ビア２７及び高周波信号用裏面導体パターン２６を介して、この同軸線路を構成しパッケージ外部に突出した高周波信号用同軸端子内導体８の下端部との間で、高周波信号を入出力する。

この構成では、セラミック多層基板３３とキャリア２がはんだ付けされているが、配線端子の中心に位置する内導体（高周波信号用同軸端子内導体８及び電源／制御信号用同軸端子内導体２８）が誘電体ガラス１０によってキャリア２に固定されているため、配線端子部への導電線の配線時に、はんだ付けを行なっても配線端子が脱落することは無い。

また、配線端子部の内導体（高周波信号用同軸端子内導体８及び電源／制御信号用同軸端子内導体２８）、外導体（キャリア２）の寸法と、誘電体の誘電率によりインピーダンスが決定するため、寸法と誘電率を適当に選ぶことで、例えば５０Ωにできるため、高周波信号の外部インタフェースとしても用いることができる。さらに、キャリア２の底面に、高周波コネクタのハウジングを取り付けるネジ穴を開けておけば、コネクタインタフェースを有するデバイスとすることもできる。このような同軸線は広く利用されているため、実施の形態１による配線用端子付きパッケージは、他の外部インタフェースとの互換性も良い。

以上説明した通り、実施の形態１によるセラミックパッケージは、多層に積層された多層セラミックからなる誘電体部（セラミック部３０）、上記誘電体部の表面に形成された高周波信号用表層導体パターン２１、上記誘電体部の表面に形成されたグランド用表層導体パターン１４、上記誘電体部の裏面に形成された高周波信号用裏面導体パターン２６、上記誘電体部の裏面に形成されたグランド用裏面導体パターン１５、上記高周波信号用表層導体パターン２１と高周波信号用裏面導体パターン２６の間に接続された高周波信号用層間接続ビア２７、及び上記グランド用表層導体パターン１４とグランド用裏面導体パターン１５の間に接続されたグランド用層間接続ビア１６、を有したセラミック多層基板３３と、外導体をなす貫通孔に挿入された誘電体ガラス１０、及び上記誘電体ガラス１０に挿入されて一端が外部に突出し、上導電性接続部材（はんだ２９）により他端が上記高周波信号用裏面導体パターン２６に接続される高周波信号用同軸端子内導体８、を有し、上記セラミック多層基板３３の裏面のグランド用裏面導体パターン１５に対して、表面が導電性接続部材（はんだ２９）により接合される導電性ベース（キャリア２）と、を備えたものである。

また、上記セラミック多層基板３３は、上記誘電体部（セラミック部３０）の表面に形成された電源／制御信号用表層導体パターン１１、上記誘電体部の裏面に形成された電源／制御信号用裏面導体パターン１２、上記電源／制御信号用表層導体パターン１１と電源／制御信号用裏面導体パターン１２の間を接続する電源／制御信号用層間接続ビア１３、を更に有し、上記導電性ベース（キャリア２）は、外導体をなす他の貫通孔に挿入される他の誘電体ガラス１０に挿入され、一端が外部に突出し、導電性接続部材（はんだ２９）により他端が上記電源／制御信号用裏面導体パターン１２に接続される電源／制御信号用同軸端子内導体２８を更に有しても良い。

また、上記グランド用表層導体パターン１４の一部に実装され、上記高周波信号用表層導体パターン２１に接続される半導体チップ１８と、上記グランド用表層導体パターン１４の他の部分に電気的に接続されて、上記半導体チップ１８を封入する蓋体（シールリング３、カバー４）と、を備えても良い。

このように構成することで、ＬＴＣＣを用いた低コスト化が可能な配線端子付きセラミックパッケージを提供することができる。また、ガラスハーメチックのなされた同軸端子付きキャリア２を用いることで、従来と同じリフローはんだプロセスを適用して、ＬＴＣＣパッケージの組み立てを行うことが可能となり、大きなコストアップを伴うことなく配線端子付きパッケージを製造することができる。さらに、インピーダンスコントロールが不要な配線用端子を備えたセラミックパッケージを実現できるので、５０Ωのインピーダンスとなる同軸端子を、キャリア２にガラスハーメチックで取り付けることが可能となり、高周波信号の伝送も可能となる。また、裏面のパターンを、はんだ印刷によるリフローはんだ、もしくははんだボールにより接続することで、安価なＬＴＣＣでも製造可能なセラミックパッケージを実現することができる。

２ キャリア（導電性ベース）、３ シールリング、４ カバー、８ 高周波信号用同軸端子内導体、１０ 誘電体ガラス、１１ 電源／制御信号用表層導体パターン、１２ 電源／制御信号用裏面導体パターン、１３ 電源／制御信号用層間接続ビア、１４ グランド用表層導体パターン、１５ グランド用裏面導体パターン、１６ グランド用層間接続ビア、１８ 半導体チップ（ＭＭＩＣ）、１９ 導体線、２１ 高周波信号用表層導体パターン、２６ 高周波信号用裏面導体パターン、２７ 高周波信号用層間接続ビア、２８ 電源／制御信号用同軸端子内導体、２９ はんだ、３０ セラミック部（誘電体部）、３１ 高周波信号用はんだボール、３２ グランド用はんだボール、３３ セラミック多層基板。

Claims (3)

1. 多層に積層された多層セラミックからなる誘電体部、
   上記誘電体部の表面に形成された高周波信号用表層導体パターン、
   上記誘電体部の表面に形成されたグランド用表層導体パターン、
   上記誘電体部の裏面に形成された高周波信号用裏面導体パターン、
   上記誘電体部の裏面に形成されたグランド用裏面導体パターン、
   上記高周波信号用表層導体パターンと高周波信号用裏面導体パターンの間に接続された高周波信号用層間接続ビア、
   及び上記グランド用表層導体パターンとグランド用裏面導体パターンの間に接続されたグランド用層間接続ビア、
   を有したセラミック多層基板と、
   外導体をなす貫通孔に挿入された誘電体ガラス、
   及び上記誘電体ガラスに挿入されて一端が外部に突出し、導電性接続部材により他端が上記高周波信号用裏面導体パターンに接続される高周波信号用同軸端子内導体、
   を有し、上記セラミック多層基板の裏面のグランド用裏面導体パターンに対して、表面が導電性接続部材により接合される導電性ベースと、
   を備えたパッケージ。
2. 上記セラミック多層基板は、
   上記誘電体部の表面に形成された電源／制御信号用表層導体パターン、
   上記誘電体部の裏面に形成された電源／制御信号用裏面導体パターン、
   上記電源／制御信号用表層導体パターンと電源／制御信号用裏面導体パターンの間を接続する電源／制御信号用層間接続ビア、
   を更に有し、
   上記導電性ベースは、外導体をなす他の貫通孔に挿入される他の誘電体ガラスに挿入され、一端が外部に突出し、導電性接続部材により他端が上記電源／制御信号用裏面導体パターンに接続される電源／制御信号用同軸端子内導体を更に有した、
   請求項１記載のパッケージ。
3. 上記グランド用表層導体パターンの一部に実装され、上記高周波信号用表層導体パターンに接続される半導体チップと、
   上記グランド用表層導体パターンの他の部分に電気的に接続されて、上記半導体チップを封入する蓋体と、
   を備えた請求項１または請求項２に記載のパッケージ。

Images