JP2009088338A - 電子部品収容用パッケージ - Google Patents

電子部品収容用パッケージ Download PDF

Info

Publication number
JP2009088338A
JP2009088338A JP2007257522A JP2007257522A JP2009088338A JP 2009088338 A JP2009088338 A JP 2009088338A JP 2007257522 A JP2007257522 A JP 2007257522A JP 2007257522 A JP2007257522 A JP 2007257522A JP 2009088338 A JP2009088338 A JP 2009088338A
Authority
JP
Japan
Prior art keywords
electronic component
lid
ceramic substrate
metal layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007257522A
Other languages
English (en)
Inventor
Toshiyuki Tanaka
俊行 田中
Hiroshi Kimoto
博志 木元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007257522A priority Critical patent/JP2009088338A/ja
Publication of JP2009088338A publication Critical patent/JP2009088338A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】信頼性の高い電子部品モジュールを低い製造コストで得ることを容易にする電子部品収容用パッケージを得ること。
【解決手段】電子部品45a〜45dが実装されるセラミック基板20Aと、該セラミック基板上に固着されて電子部品を覆うリッド30Aとを備えた電子部品収容用パッケージ40Aを構成するにあたり、電子部品の実装領域を取り囲むようにしてセラミック基板の上面側に接合用金属層9を設け、リッドは、平板状を呈するセラミック製のリッド本体部21の下面側に金属パターンを設けた構造とし、上記の接合用金属層9と金属パターンとの少なくとも一方に、これら接合用金属層9と金属パターンとを互いに接合させる接着材35を設ける。
【選択図】 図1

Description

この発明は、電子部品収容用パッケージに関するものである。
電子部品をモジュール化する一法として、電子部品を電子部品収容用パッケージに収容した状態で実装する方法がある。この方法で使用される電子部品収容用パッケージとしては種々のものが知られているが、例えば高周波集積回路を備えた電子部品を収容するための電子部品収容用パッケージとしては、特許文献1に記載されているように、電子部品収容用のキャビティが形成されたセラミック多層基板と、導電性を有するシールリングと、金属リッド(カバー)とを備えたタイプの電子部品収容パッケージが多用される。
上記タイプの電子部品収容用パッケージを用いて電子部品をモジュール化する場合には、電子部品が実装されたセラミック多層基板上にシールリングが固着された後、該シールリングと金属リッドとが互いに溶接される。高周波集積回路を備えた電子部品をこのようにしてモジュール化すると、シールリングおよび金属リッドがそれぞれ導電性を有していることから、当該電子部品の駆動時に高周波集積回路から発生した高周波がモジュールの外部に漏洩するのを防止し易くなる。
特開2002−76241号公報
1つの電子部品収容用パッケージに形成されるキャビティは必ずしも1つではなく、複数のキャビティが形成される場合も多々ある。複数のキャビティを有する電子部品収容用パッケージでは、個々のキャビティを平面視上取り囲む形状のシールリングがセラミック基板上に固着され、当該シールリングとリッドとが溶接される。この場合、シールリングの形状が比較的複雑な形状になることから、その製造コストが嵩んだり、金属リッドとの溶接に長時間を要して電子部品モジュールの製造コストが嵩んだりし易い。
また、シールリングや金属リッドの熱膨張係数とセラミック基板の熱膨張係数との差が比較的大きいことから、シールリングと金属リッドとを溶接することにより生じる熱応力や、電子部品モジュールの使用環境下での温度変化により生じる熱応力によって、セラミック基板が破損してしまうことがある。電子部品モジュールの製造過程でのセラミック基板の破損は歩留の低下をもたらし、電子部品モジュールを製造した後でのセラミック基板の破損は製品の信頼性の低下をもたらす。
この発明は上記の事情に鑑みてなされたものであり、信頼性の高い電子部品モジュールを低い製造コストで得ることを容易にする電子部品収容用パッケージを得ることを目的とする。
上記の目的を達成する本発明の電子部品収容用パッケージは、電子部品が実装されるセラミック基板と、該セラミック基板上に固着されて電子部品を覆うリッドとを備えた電子部品収容用パッケージであって、セラミック基板は、電子部品の実装領域を取り囲むように配置された接合用金属層を上面側に有し、リッドは、平板状を呈するセラミック製のリッド本体部と、該リッド本体部の下面側に配置されて接着材により接合用金属層に接合される金属パターンとを有することを特徴とするものである。
本発明の電子部品収容用パッケージは、セラミック基板とリッドとを接着材により互いに接合させるものであるので、セラミック基板上に配置したシーリングと金属リッドとを溶接するタイプの電子部品収容用パッケージに比べて、たとえセラミック基板に複数のキャビティを形成したとしても複雑な形状のシールリングを作製する必要がない分、部品の製造が容易である。また、セラミック基板とリッドとの接合も容易である。
さらに、セラミック製のリッド本体部を有するリッドとセラミック基板とを接着材により互いに接合させるものであるので、セラミック基板上に配置したシーリングと金属リッドとを溶接するタイプの電子部品収容用パッケージに比べ、電子部品モジュールの製造過程でセラミック基板に大きな熱応力が生じるのを抑えることが容易であると共に、電子部品モジュールの製造後にセラミック基板に大きな熱応力が生じるのを抑えることも容易である。
したがって、本発明によれば、電子部品モジュールの製造過程でのセラミック基板の破損や電子部品モジュールを製造した後でのセラミック基板の破損を抑えて、信頼性の高い電子部品モジュールを低い製造コストで得ることが容易になる。
以下、本発明の電子部品収容用パッケージの実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下に説明する実施の形態に限定されるものではない。
実施の形態1.
図1は、本発明の電子部品収容用パッケージを用いた電子部品モジュールの一例を概略的に示す分解斜視図であり、図2は、図1に示した電子部品モジュールを概略的に示す断面図であり、図3は、図1および図2に示した電子部品モジュールで電子部品収容用パッケージを構成しているリッドを概略的に示す底面図である。
図1および図2に示す電子部品モジュール50Aは、本発明に含まれる電子部品収容用パッケージ40Aと、該電子部品収容用パッケージ40Aに収容された電子部品45a〜45d(図1参照)とを備えている。電子部品収容用パッケージ40Aは、セラミック基板20Aと、リッド30Aと、リッド30Aに予め接合された複数の接着材35とを有している。また、この電子部品収容用パッケージ40Aに収容された4つの電子部品45a〜45dの少なくとも1つは、マイクロ波集積回路(MIC;Microwave Integrated Circuit)やモノリシック・マイクロ波集積回路(MMIC;Monolithic MIC)等の高周波集積回路を備えた高周波機能部品、例えば増幅器、位相器、減衰器等である。
上記のセラミック基板20Aはセラミック多層基板であり、該セラミック基板20Aには、電子部品45a,45bが実装されるキャビティ1aと、電子部品45c,45dが実装されるキャビティ1bとが形成されている。各キャビティ1a,1bの底面は接地用第1金属層3の上面からなっており、この接地用第1金属層3は、セラミック基板20A内に設けられた複数の第1ビア5(図2参照)によって、当該セラミック基板20Aの底面側に配置された接地用第2金属層7(図2参照)に接続されている。
セラミック基板20Aの上面側には、電子部品の実装領域である個々のキャビティ1a,1bを取り囲むように接合用金属層9が配置されており、該接合用金属層9は、セラミック基板20A内に設けられた複数の第2ビア11(図2参照)によって接地用第1金属層3に接続されている。また、セラミック基板20Aの上面側には、ボンディングワイヤBWによって所定の電子部品45a〜45d(図1参照)の接続パッド43に接続される複数の接続端子13,13,…と、個々の電子部品45a〜45dを外部回路に接続する複数の外部接続端子15,15,…も配置されている。各接続端子13および各外部接続端子15は、セラミック基板20A内に形成された内部配線(図示せず)により所定のパターンで接続されている。
なお、図1においては、接合用金属層9を他から区別し易くするために、当該接合用金属層9にスマッジングを付してある。また図2においては、便宜上、セラミック基板20Aを構成している個々のセラミック層の図示を省略し、複数のセラミック層をまとめて1つのセラミック層として描いている。
一方、リッド30Aは、平板状を呈するリッド本体部21と、リッド本体部21の上面側に形成された電磁シールド用金属層23(図1および図2参照)と、リッド本体部21の下面側に配置されて接着材35によりセラミック基板20Aの接合用金属層9に接合される金属パターン25(図2および図3参照)とを有している。
上記のリッド本体部21は、セラミック基板20Aとの熱膨張係数の差が小さいセラミック、例えばセラミック基板20Aを形成しているセラミックと同組成のセラミックにより作製される。また、電磁シールド用金属層23は、個々の電子部品45a〜45cの駆動時に該電子部品45a〜45cから発生する高周波がリッド本体部21を透過して外部に漏洩するのを防止し、金属パターン25は、リッド30Aに対する接着材35のぬれ性を向上させて、接着材35によるセラミック基板20Aとリッド30Aとの接着強力を高める。図1においては、電磁シールド用金属層23を他から区別し易くするために、当該電磁シールド用金属層23にスマッジングを付してある。
電磁シールド用金属層23および金属パターン25は、例えば、タングステン(W)微粒子、銀(Ag)微粒子、銀(Ag)−パラジウム(Pd)合金微粒子等の導電性微粒子を含有したペーストを所望形状に塗布した後に焼成して上記微粒子の焼結体からなる導電層を形成し、この導電層上にニッケル(Ni)めっき皮膜および金(Au)めっき皮膜をこの順番で積層することにより作製される。
図示の例では、矩形状を呈する1つの電磁シールド用金属層23が形成されており、当該電磁シールド用金属層23によって4つの電子部品45a〜45dが平面視上覆われている。また、金属パターン25は、リッド30Aをセラミック基板20Aに接合したときに各キャビティ1a,1bを取り囲むことになる複数の金属パッド25a,25a,…(図2または図3参照)によって構成されている。そして、これら電磁シールド用金属層23と各金属パッド25aとは、リッド本体部21を貫通するビア27(図2参照)によって接続されている。1つの金属パッド25a毎に1つのビア27が設けられている。
高周波集積回路を有する電子部品で使用される高周波信号の基板内実効波長のうちで最も短い波長をλとしたとき、各ビア27の配設ピッチをλ/4以下に設定すると、電磁シールド用金属層23と、各ビア27と、金属パターン25と、各接着材35と、接合用金属層9と、各第2ビア11と、接地用第1金属層3と、各第1ビア5と、接地用第2金属層7とによって高い電磁シールド効果を得易くなる。各ビア27の配設ピッチをλ/8以下に設定すれば、更に高い電磁シールド効果を得易くなる。このとき、各第2ビア11の配設ピッチも上記と同様に設定することが好ましい。
接着材35は、リッド30Aをセラミック基板20Aに接合させるものであると共に、セラミック基板20Aの上面とリッド30Aの下面との間に各ボンディングワイヤBWの実装空間を確保するものであり、例えば錫(Sn)系のはんだ材料や金(Au)等により作製されて、熱圧着等の方法により個々の金属パッド25aに予め1つずつ接合される。図示の接着材35は、上述の材料からなるバンプである。
個々の接着材35の大きさは、各金属パッド25aの配設ピッチ、ひいては各ビア27の配設ピッチに応じて適宜選定される。例えば、各接着材35の直径を0.3〜0.5mm程度とすれば、上述した各ビア27の配設ピッチを0.5〜1mm程度に設定することができるので、自由空間の伝播波長が10mm程度以下のミリ波帯の高周波に対して高い電磁シールド効果を奏する電子部品モジュールを得ることも容易である。
上述の電子部品収容用パッケージ40Aを用いた電子部品モジュール50Aは、例えば、セラミック基板20Aに各電子部品45a〜45dを実装した後、各接着材35によりリッド30Aをセラミック基板20Aに接合することで作製される。リッド30Aとセラミック基板20Aとの接合は、例えば、リッド30Aに予め接合されている各接着材35をセラミック基板20Aの接合用金属層9に熱圧着させることにより行われる。各接着材35がはんだ材料によって作製されているときには、個々の接着材35が接合用金属層9上に位置するようにしてセラミック基板20A上にリッド30Aを配置し、当該セラミック基板20Aおよびリッド30Aを加熱して各接着材35を再溶融(リフロー)させた後に冷却することでも、リッド30Aとセラミック基板20Aとを各接着材35により接合させることができる。
このように構成された電子部品モジュール50Aは、セラミック基板20Aとリッド30Aとを接着材35により互いに接合させたものであるので、セラミック基板上に配置したシーリングと金属リッドとを溶接するタイプの電子部品収容用パッケージを用いた電子部品モジュールに比べて、セラミック基板20Aに複数のキャビティ1a,1bを形成しても複雑な形状のシールリングを作製する必要がない分、部品の製造が容易である。また、セラミック基板20Aとリッド30Aとの接合も容易である。
さらに、セラミック製のリッド本体部21を有するリッド30Aとセラミック基板20Aとを接着材35により互いに接合させるものであるので、セラミック基板上に配置したシーリングと金属リッドとを溶接するタイプの電子部品収容用パッケージに比べ、当該電子部品モジュール50Aの製造過程でセラミック基板20Aに大きな熱応力が生じるのを抑えることが容易であると共に、当該電子部品モジュール50Aの製造後にセラミック基板20Aに大きな熱応力が生じるのを抑えることも容易である。
これらの結果として、電子部品モジュール50Aでは、製造過程でのセラミック基板20Aの破損や当該電子部品モジュール50Aを製造した後でのセラミック基板20Aの破損を抑えることができる。信頼性の高いものを低い製造コストで得ることが容易である。また、電子部品45a〜45dで発生した高周波が当該電子部品モジュール50Aの外部に漏洩してしまうのを防止する高い電磁シールド効果を得ることも容易である。
なお、電子部品モジュール50Aにおいては、隣り合う接着材35,35同士を接合させることもできるし、互いに離隔させることもできる。隣り合う接着材35,35を互いに離隔させると、当該電子部品モジュール50Aの製造過程でセラミック基板20Aに大きな熱応力が生じるのを抑えることが更に容易になる共に、当該電子部品モジュール50Aの製造後にセラミック基板20Aに大きな熱応力が生じるのを抑えることも更に容易になる。結果として、信頼性の高いものを低い製造コストで得ることが更に容易になる。さらには、セラミック基板20Aとリッド30Aとを気密に接合する場合に比べて製造条件が緩やかになるので、生産性が向上する。
隣り合う接着材35,35を互いに離隔させて電子部品モジュール50Aを作製した場合、セラミック基板20Aに形成されている各キャビティ1a,1bと外部空間との間で通気が保たれるので、不完全気密の状態の電子部品モジュール、すなわちセラミック基板とリッドとを気密に接合しようとしたにも拘わらず気密にできなかった状態の電子部品モジュールに比べ、結露の発生を抑えることができる。
実施の形態2.
図4は、本発明の電子部品収容用パッケージを用いた電子部品モジュールの他の例を概略的に示す一部切欠き平面図であり、図5は、図4に示した電子部品モジュールで電子部品収容用パッケージを構成しているリッドを概略的に示す底面図であり、図6は、図5に示したリッドを概略的に示す断面図である。
図4に示す電子部品モジュール50Bは、本発明に含まれる電子部品収容用パッケージ40Bと、該電子部品収容用パッケージ40Bに収容された電子部品45とを備えている。電子部品収容用パッケージ40Bは、セラミック基板20Bと、リッド30Bと、セラミック基板20Bに予め接合された複数の接着材35とを有しており、電子部品45は高周波集積回路を備えた高周波機能部品である。
上記のセラミック基板20Bはセラミック多層基板であり、該セラミック基板20Bには電子部品を収容するキャビティが1つのみ形成され、このキャビティ1に上記の電子部品45が実装されている。キャビティ1の底面は接地用第1金属層3の上面からなっており、この接地用第1金属層3は、実施の形態1で説明した電子部品モジュール50A(図1および図2参照)におけるのと同様に、セラミック基板20B内に設けられた複数の第1ビア(図示せず)によって、当該セラミック基板20Bの底面側に配置された接地用第2金属層(図示せず)に接続されている。
セラミック基板20Bの上面側には、接合用金属層9と、ボンディングワイヤBWによって電子部品45の接続パッド43に接続される4つの信号伝送経路14a〜14cと、電子部品45を外部回路に接続する複数の外部接続端子15,15,…が配置されている。上記の接合用金属層9は、電子部品の実装領域であるキャビティ1と各信号伝送経路14a〜14cとを取り囲むように配置されており、該接合用金属層9は、実施の形態1で説明した電子部品モジュール50Aにおけるのと同様に、セラミック基板20B内に設けられた複数の第2ビア(図示せず)によって接地用第1金属層3に接続されている。また、各信号伝送経路14a〜14cおよび各外部接続端子15は、セラミック基板20B内に形成された内部配線(図示せず)により所定のパターンで接続されている。
一方、リッド30Bは、平板状を呈するリッド本体部21と、リッド本体部21の上面側に形成された電磁シールド用第1金属層23aと、リッド本体部21の下面側に形成された電磁シールド用第2金属層23bと、リッド本体部21の下面側、具体的には電磁シールド用第2金属層23b上に配置されて各接着材35によりセラミック基板20Bの接合用金属層9に接合される金属パターン25(図6参照)とを有している。さらには、リッド本体部21を貫通して電磁シールド用第1金属層23aと電磁シールド用第2金属層23bとを接続する複数のビア27と、電磁シールド用第2金属層23b外表面のうちで金属パターン25によって覆われていない領域を覆う保護層29(図6参照)も有している。
上記のリッド本体部21は、セラミック基板20Bとの熱膨張係数の差が小さいセラミック、例えばセラミック基板20Bを形成しているセラミックと同組成のセラミックにより作製される。また、電磁シールド用第1金属層23aおよび電磁シールド用第2金属層23bは、それぞれ、電子部品45の駆動時に該電子部品45から発生する高周波がリッド本体部21を透過して電子部品モジュール50Bの外部に漏洩するのを防止し、金属パターン25は、リッド30Bに対する接着材35のぬれ性を向上させて、接着材35によるセラミック基板20Bとリッド30Bとの接着強力を高める。電磁シールド用第1金属層23a、電磁シールド用第2金属層23b、および金属パターン25は、例えば実施の形態1で説明した電子部品モジュール50Aにおける電磁シールド用金属層23(図2参照)と同様の材料により作製される。
図示の例では、矩形状を呈する1つの電磁シールド用第1金属層23aによって電子部品45が平面視上覆われており、電磁シールド用第2金属層23bはリッド本体部21の下面全体を覆っている。また、金属パターン25は、図5に示すように、リッド30Bをセラミック基板20Bに接合したときにキャビティ1および各信号伝送経路14a〜14cを取り囲むことになる複数の金属パッド25a,25a,…によって構成されている。前述したビア27(図6参照)は、1つの金属パッド25aに1つが対応付けられて、金属パッド25a上に配置されている。
電子部品45で使用される高周波信号の基板内実効波長のうちで最も短い波長をλとしたとき、各ビア27の配設ピッチをλ/4以下に設定すると、実施の形態1で説明した電子部品モジュール50Aにおけるのと同様に、高い電磁シールド効果を得易くなる。また、キャビティ1および各信号伝送経路14a〜14cを取り囲むことになるようにして各金属パッド25a、ひいてはビア27が配置されているので、周辺回路から各信号伝送経路14a〜14dに伝搬されてくる不要な電磁波に対しても、高い電磁シールド効果を得易くなる。各ビア27の配設ピッチをλ/8以下に設定すれば、更に高い電磁シールド効果を得易くなる。このとき、セラミック基板20Bでの各第2ビアの配設ピッチも上記と同様に設定することが好ましい。
リッド30Bにおける保護層29(図6参照)は、例えばガラスによって形成されて、電磁シールド用第2金属層23bを覆っている。当該保護層29は、例えば化学的気相蒸着法やゾル−ゲル法によって形成することができる。
接着材35は、実施の形態1で説明した電子部品モジュール50Aにおける接着材35と同様の機能を果たすものであり、例えば実施の形態1で説明した材料によって作製される。リッド30Bに形成されている金属パッド25a毎に1つの接着材35が対応付けられて、熱圧着等の方法により接合用金属層9に予め接合される。図示の接着材35は、上述の材料からなるバンプであり、個々の接着材35の大きさは、各金属パッド25aの配設ピッチ、ひいては各ビア27の配設ピッチに応じて適宜選定される。
上述の電子部品収容用パッケージ40Bを用いた電子部品モジュール50Bは、例えば、セラミック基板20Bに電子部品45を実装した後、実施の形態1で説明した方法によって各接着材35によりリッド30Bをセラミック基板20Bに接合することで作製される。
このように構成された電子部品モジュール50Bは、実施の形態1で説明した理由と同様の理由から、部品の製造が容易であると共にセラミック基板20Aとリッド30Aとの接合も容易である。さらには、当該電子部品モジュール50Bの製造過程でセラミック基板20Bに大きな熱応力が生じるのを抑えることが容易であると共に、当該電子部品モジュール50Bの製造後にセラミック基板20Bに大きな熱応力が生じるのを抑えることも容易である。
これらの結果として、電子部品モジュール50Bでは、製造過程でのセラミック基板20Bの破損や当該電子部品モジュール50Bを製造した後でのセラミック基板20Bの破損を抑えることができる。信頼性の高いものを低い製造コストで得ることが容易である。また、電子部品45a〜45dで発生した高周波が当該電子部品モジュール50Aの外部に漏洩してしまうのを防止する高い電磁シールド効果、および周辺回路から各信号伝送経路14a〜14dに伝搬されてくる不要な電磁波によって電子部品45の電気特性が不安定化してしまうのを防止する高い電磁シールド効果を得ることも容易である。
なお、電子部品モジュール50Bにおいても、実施の形態1で説明した電子部品モジュール50Aにおけるのと同様に、隣り合う接着材35,35同士を接合させることもできるし、互いに離隔させることもできる。隣り合う接着材35,35を互いに離隔させて電子部品モジュール50Bを作製した場合には、実施の形態1で既に説明した技術的効果と同様の技術的効果を得ることができる。
以上、本発明の電子部品収容用パッケージについて実施の形態を挙げて説明したが、前述のように、本発明は上述の形態に限定されるものではない。例えば、セラミック基板に電子部品収容用のキャビティを設けるか否かは適宜選択可能である。また、本発明の電子部品収容用パッケージを用いた電子部品モジュールに高い電磁シールド性をもたせるか否かについても、電子部品収容用パッケージに実装する電子部品の種類に応じて適宜選択可能である。本発明の電子部品収容用パッケージにどのような電子部品を実装するかは、製造しようとする電子部品モジュールの用途等に応じて適宜選定される。
また、本発明の電子部品収容用パッケージを用いて電子部品モジュールを組み立てるにあたって、各接着材をリフローさせたのちに冷却することでセラミック基板とリッドとを互いに接合させる場合、各接着材のリフローの時期は、電子部品の実装形態や電子部品モジュールの実装形態に応じて適宜選定可能である。
例えば、セラミック基板に電子部品を表面実装する場合には、当該表面実装時に各接着材をリフローさせて、セラミック基板とリッドとの接合および電子部品の表面実装を一時に行うこともできる。同様に、セラミック基板の下面にボールグリッドアレイ等を設けて本発明の電子部品収容用パッケージを用いた電子部品モジュールを表面実装型のモジュールとする場合には、電子部品収納用パッケージを回路基板に表面実装する際に各接着材もリフローさせて、セラミック基板とリッドとの接合および電子部品モジュールの組立て、実装を一時に行うこともできる。
各接着材のリフローの時期を上述のように選定すると、電子部品モジュールの生産性や、当該電子部品モジュールを用いた電子機器の生産性を向上させることができる。本発明の電子部品収容用パッケージについては、上述したもの以外にも種々の変形、修飾、組み合わせ等が可能である。
本発明の電子部品収容用パッケージを用いた電子部品モジュールの一例を概略的に示す分解斜視図である。 図1に示した電子部品モジュールを概略的に示す断面図である。 図1および図2に示した電子部品モジュールで電子部品収容用パッケージを構成しているリッドを概略的に示す底面図である。 本発明の電子部品収容用パッケージを用いた電子部品モジュールの他の例を概略的に示す一部切欠き平面図である。 図4に示した電子部品モジュールで電子部品収容用パッケージを構成しているリッドを概略的に示す底面図である。 図5に示したリッドを概略的に示す断面図である。
符号の説明
1,1a,1b キャビティ
9 接合用金属層
20A,20B セラミック基板
21 リッド本体部
23,23a,23b 電磁シールド用金属層
25 金属パターン
25a 金属パッド
27 ビア
30A,30B リッド
35 接着材
40A,40B 電子部品収容用パッケージ
45,45a〜45d 電子部品
50A,50B 電子部品モジュール

Claims (5)

  1. 電子部品が実装されるセラミック基板と、該セラミック基板上に固着されて前記電子部品を覆うリッドとを備えた電子部品収容用パッケージであって、
    前記セラミック基板は、前記電子部品の実装領域を取り囲むように配置された接合用金属層を上面側に有し、
    前記リッドは、平板状を呈するセラミック製のリッド本体部と、該リッド本体部の下面側に配置されて接着材により前記接合用金属層に接合される金属パターンとを有する、
    ことを特徴とする電子部品収容用パッケージ。
  2. 前記実装領域は、前記セラミック基板に形成されたキャビティであることを特徴とする請求項1に記載の電子部品収容用パッケージ。
  3. 前記接着材は、前記接合用金属層および前記金属パターンのいずれかに予め接合された複数の金属バンプであることを特徴とする請求項1または2に記載の電子部品収容用パッケージ。
  4. 前記金属パターンは複数の金属パッドにより構成され、
    前記リッドは、
    前記リッド本体部の上面側に形成された電磁シールド用金属層と、
    前記リッド本体部を貫通して前記電磁シールド用金属層と前記複数の金属パッドの各々とを接続する複数のビアと、
    を更に有する、
    ことを特徴とする請求項1〜3のいずれか1つに記載の電子部品収容用パッケージ。
  5. 前記複数のビアの各々は、前記キャビティに収容される電子部品で用いられる高周波信号の基板内実効波長の1/4以下のピッチで配置されていることを特徴とする請求項4に記載の電子部品収容用パッケージ。
JP2007257522A 2007-10-01 2007-10-01 電子部品収容用パッケージ Pending JP2009088338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007257522A JP2009088338A (ja) 2007-10-01 2007-10-01 電子部品収容用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007257522A JP2009088338A (ja) 2007-10-01 2007-10-01 電子部品収容用パッケージ

Publications (1)

Publication Number Publication Date
JP2009088338A true JP2009088338A (ja) 2009-04-23

Family

ID=40661346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007257522A Pending JP2009088338A (ja) 2007-10-01 2007-10-01 電子部品収容用パッケージ

Country Status (1)

Country Link
JP (1) JP2009088338A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066176A (ja) * 2009-09-17 2011-03-31 Kyocera Kinseki Corp 電子デバイス及び電子デバイスの製造方法
US8912453B2 (en) 2009-12-18 2014-12-16 Mitsubishi Electric Corporation Electronic component package
JP2015084456A (ja) * 2015-02-02 2015-04-30 株式会社東芝 半導体装置
US9401333B2 (en) 2011-01-31 2016-07-26 Kabushiki Kaisha Toshiba Semiconductor device
CN110610925A (zh) * 2019-09-17 2019-12-24 苏州日月新半导体有限公司 集成电路封装体及其制造方法
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066176A (ja) * 2009-09-17 2011-03-31 Kyocera Kinseki Corp 電子デバイス及び電子デバイスの製造方法
US8912453B2 (en) 2009-12-18 2014-12-16 Mitsubishi Electric Corporation Electronic component package
US9401333B2 (en) 2011-01-31 2016-07-26 Kabushiki Kaisha Toshiba Semiconductor device
JP2015084456A (ja) * 2015-02-02 2015-04-30 株式会社東芝 半導体装置
CN110610925A (zh) * 2019-09-17 2019-12-24 苏州日月新半导体有限公司 集成电路封装体及其制造方法
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺

Similar Documents

Publication Publication Date Title
US7816794B2 (en) Electronic device and method of fabricating the same
US6815869B2 (en) Surface acoustic wave device
JPH11214578A (ja) Mmicパッケージ
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
JP2009088338A (ja) 電子部品収容用パッケージ
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP4903470B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP6477421B2 (ja) 半導体装置
JPWO2008066087A1 (ja) 微小構造体装置およびその製造方法ならびに封止用基板
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
JP2013211368A (ja) パッケージ
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP3808357B2 (ja) 配線基板
JP3847220B2 (ja) 配線基板
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP3881542B2 (ja) 配線基板