TWI557871B - 具有線路式電子元件的封裝結構及其製造方法 - Google Patents

Description

具有線路式電子元件的封裝結構及其製造方法

本發明提供一種封裝結構及其製造方法，且特別是一種具有線路式電子元件的封裝結構及其製造方法。

在一些電路板模組的設計中，會將一些電子元件內埋至電路板中，或者是印刷形成於電路板上，前者內埋設計過程中電子元件會考慮電路板的介電常數(dielectric constant)與損失係數(dissipation factor)，後者例如微帶型傳輸線(Micro-strip Transmission Line)或是共平面波導(Coplanar waveguide，CPW)架構。共平面波導架構與微帶型傳輸線比較起來最大的優點就是所有金屬均在同一平面上，因此可省去一些製程。

然而，在設計電子模組或具電路基板的封裝結構過程中，有些電子元件的尺寸較大，需要較大的空間，也會佔據基板上較大的面積，而其它相對較小的電子元件與其並存時，大、小電子元件高度上的落差變成是無法使用的空間而形成一種浪費；另一方面，隨著電路板模組功能的提升，所需電子元件的數量將跟著增加，因此增加了電路板上接墊、線路的複雜與密度。

在不增加電路板模組的尺寸，卻要擁有更多功能的條件下，如何使電子模組、電路板模組達到微小化成為產業追求的目標。

本發明主要目的在於利用模封層材料之特性，將線路式電子元件設計製造整併於模封層中，並且透過模封層提供三維的電性 連接路線。

基於上述目的，本發明提供一種具有線路式電子元件的封裝結構之製造方法，其包括：根據預設電子元件的規格，計算出其相對應的線路式電子元件所需的多個參數；轉換前述參數，轉換過程之計算依據至少包括封裝結構所選定之模封層之介電常數；依據前述轉換後的參數形成封裝結構，此封裝結構包括基板、線路式電子元件與模封層。其中轉換過程可依預設電子元件規格可容許誤差範圍選擇性地利用模擬軟體來微調參數值。

本發明提供一種具有線路式電子元件的封裝結構，其包括基板、線路式電子元件以及模封層。線路式電子元件包括至少一傳輸線，每一傳輸線具至少三個連接段，第一連接段位於基板上，第二連接段位於模封層中，第三連接段位於模封層上表面，第二連接段連接第一連接段以及第三連接段。

為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。

1、1’、1”‧‧‧封裝結構

10‧‧‧基板

20、20’、20”‧‧‧模封層

210、210”‧‧‧孔洞

30‧‧‧線路式濾波器

310、410、910‧‧‧傳輸線

320‧‧‧電容

312、412、912‧‧‧第一連接段

314、414、914‧‧‧第二連接段

316、416、916‧‧‧第三連接段

318、418‧‧‧連接端

40‧‧‧線路式耦合器

50‧‧‧電子元件

60‧‧‧焊料

70‧‧‧基材

80‧‧‧第二模封層

90‧‧‧線路式電子元件

920‧‧‧第二傳輸線

922‧‧‧第四連接段

924‧‧‧第五連接段

926‧‧‧第六連接段

d1、d2‧‧‧間距

L1、L2‧‧‧長度

w1、w2‧‧‧寬度

S101、S102、S103‧‧‧步驟

圖1為本發明實施例具有線路式電子元件之封裝結構的製造流程圖。

圖2為本發明第一實施例之封裝結構立體示意圖。

圖3A-3E為本發明第一實施例之封裝結構製造流程剖面示意圖。

圖4為本發明一實施例之線路式濾波器模擬之頻率響應圖。

圖5為本發明第二實施例之封裝結構立體示意圖。

圖6A-6E為本發明第二實施例之封裝結構製造流程剖面示意圖。

圖7為本發明第三實施例之封裝結構剖面示意圖。

本發明所稱之線路式電子元件係指其整體電子元件中的一部份存在於模封層或封裝結構之中，意即，電子元件的設計及其製造會考量模封層材料的介電常數與損失係數，即為本發明之線路式電子元件。

以下實施例中的線路式電子元件將以濾波器以及耦合器為例，說明線路式電子元件形成於立體封裝結構及其製造方法，實際應用上線路式電子元件的種類還可以是巴倫器、電感或任何集成元件，本發明不以此為限。

圖1為本發明實施例的製造流程圖，其對應的封裝結構1、1’繪示於圖2以及圖5中。圖2為本發明第一實施例之的立體示意圖，此封裝結構1中的線路式電子元件為線路式濾波器30。圖3A-3E為製造流程剖面示意圖，對應圖2的剖面線A-A。

請參照圖2及圖3E，封裝結構1包括基板10、模封層20’、線路式濾波器30以及電子元件50。基板10可以是印刷電路板(print circuit board,PCB)、半導體基板或者是低溫共燒多層陶瓷基板(low-temperature cofired ceramics,LTCC)。模封層材料例如是環氧樹脂成形模料(Epoxy Molding Compounds,EMCs)。電子元件50可以是主動元件，例如是裸晶或者是封裝後的晶片，或是被動元件，例如是電容器、電阻器、電感器。當然，在實際應用上，封裝結構1可以包括基板10、模封層20’和線路式濾波器30，而不包含電子元件50，如後述之第二實施例。

在本實施例中，線路式濾波器30包括三條傳輸線310以及三個電容320，其中每一個電容320分別和一條傳輸線310的一端相連接。三條傳輸線310彼此互相並排，相鄰兩條傳輸線310之間距d1。傳輸線310的數目、電容320的電容值、兩相鄰傳輸線310的間距d1、傳輸線310的長度以及寬度w1等數值，可視為本發 明線路式濾波器30的參數。所述參數是根據預設濾波器的規格進行計算而得，所有參數會根據不同需求與規格進行調整。

本實施例中，每條傳輸線310皆由導電線路所形成，包含三個第一連接段312、四個第二連接段314以及兩個第三連接段316。位於兩側的傳輸線310進一步包括連接端318用以分別和鄰近的第一連接段312相連接，以作為線路式濾波器30的輸入端或者是輸出端。

接下來，介紹封裝結構1的製造方法，請參閱圖1以及圖3A-3E。如步驟S101，首先依照預設濾波器的規格及設計程序完成平面(X-Y)印刷式濾波器，此時可得多個參數，例如電容值及等效於電感之並聯耦合線段(parallel coupled line)長度。此時要注意到的是，並聯耦合線段之線寬、線距(width/gap)此時要參考後續製程的模封層中進行局部線路式電子元件製程的最小設計規範，否則會發生元件設計出來卻面臨到製程無法配合的狀況。另外，此時的平面(X-Y)並聯耦合線段長度也不會是最終長度，主要是提供後續在模封層中進行三維佈局時參考用。也就是此步驟所得的多個參數會需要一個轉換計算的過程，即下一步驟S102，為方便理解，可稱轉換前的參數為平面參數，而轉換後的參數稱為三維參數。

接著步驟S102轉換參數，即，將前一步驟的平面參數轉換成三維參數，此三維參數是考量模封層材料之介電常數與損失係數、以及連接段結構、連接點之電性阻抗。一般而言，轉換前的參數數值與轉換後的參數數值會有所差異。轉換後，可依預設濾波器可容許誤差範圍選擇性地利用模擬軟體來微調、驗證，使線路式濾波器30符合預設濾波器的規格，最後做出三維參數，以作為後續製造線路式濾波器的製程依據。在此步驟中，除了對線路式濾波器進行參數的微調與驗證，可更進一步對封裝結構1做整體特性優化的微調與驗證，意即其內部包含線路式電子元件在內 的所有電子元件間電性連接的相關參數亦進行微調與驗證。

接著步驟S103，依據轉換後的參數形成封裝結構，意即，將線路式濾波器30相關參數落實形成於基板10及模封層20’中，以形成封裝結構1。電性連接的相關參數亦可於此步驟製作形成。

在此針對步驟S103進一步舉例說明，請參考圖3A-3E並對照圖2。圖3A，提供基板10，形成電子元件50、電容320、第一連接段312以及連接端318於基板10上。圖3B，形成模封層20於基板10上。模封層20會覆蓋基板10、電容320、三個第一連接段312、連接端318以及電子元件50。圖3C，形成四個孔洞210於模封層20’中。位於左右兩側的兩個孔洞210會暴露出位於左右兩側的第一連接段312的一端。位於中間的兩個孔洞210會暴露出位於中間的第一連接段312的兩端。圖3D，分別形成四個第二連接段314於孔洞210中，並分別連接第一連接段312。圖3E，形成兩個第三連接段316於模封層20’之上表面，並且分別與第二連接段314相連接，以使第一連接段312、第二連接段314以及第三連接段316形成一傳輸路徑。

上述第二連接段314的形成方法例如是利用直通模封穿孔(through molding via,TMV)，然而在其他實施例中，也可以是利用堆疊式導電凸塊(stacked stud bump)來形成第二連接段314，意即，將堆疊式導電凸塊當做一種電子元件，跟第一連接段、電容等其它電子元件一起先形成在基板上方，並使其分別連接於第一連接段；之後再形成模封層覆蓋電容等其它電子元件、第一連接段，並且暴露出堆疊式導電凸塊的一端。

傳輸線310除了可以佈線於基板10之上，還可以佈線於模封層20’之中以及模封層20’的表面，模封層20’實際上提供了傳輸線310更多的佈線空間。

傳輸線310只有部分長度存在基板10表面，其它部份則存在於模封層之中或表面，所以傳輸線310在封裝結構1中佔有的直 線距離L1會小於傳輸線310的總長度。因而線路式濾波器30在基板10上的空間可以大幅的減少，增加了基板10的面積使用率，使用者可以根據實際需求將傳輸線310設計在模封層20’之中或者是之上。

另一方面，由於電子元件50以及傳輸線310皆設置於模封層20’中或模封層20’上，電子元件50可以和其它其電子元件50或任一連接段的傳輸線電性連接。如此，提供了線路式電子元件和其它電子元件50空間利用上相當大的設計彈性。

圖4為本發明第一實施例之線路式濾波器30頻率響應模擬結果圖。預設濾波器的工作頻率可大約等於2.45GHz，利用插入損耗(insertion loss)以及折返損耗(return loss)來表示線路式濾波器30在工作頻率為2.45GHz的情況下濾波的情形。

以下說明本發明第二實施例，請參閱圖5，此實施例和前一實施例不同的地方在於封裝結構1’中僅有線路式電子元件，例如是線路式耦合器40，而沒有其它的電子元件。和前一實施例相似的部份在此不再贅述。在本實施例中，線路式耦合器40包括兩條彼此平行的傳輸線410，並沿同一方向延伸。

圖6A-6E為本發明第二實施例之封裝結構1’的製造流程剖面示意圖。圖6A-6E的剖面圖是沿著圖5中封裝結構1’的剖面線B-B進行剖面而得。製造方法與步驟和前一實施例相似，在此不多做贅述。

本發明還可以用於層疊封裝(package on package,PoP)。圖7為本發明第三實施例之封裝結構1”的剖面示意圖，不同於第一實施例的地方在於本實施例中，封裝結構1”除了基板10以及模封層20’外，更包括第二模封層80以及焊料60、基材70。而線路式電子元件90包括模封層20’中的傳輸線910以及第二模封層80中的第二傳輸線920。其中，傳輸線910可劃分為第一連接段912、第二連接段914以及第三連接段916，而第二傳輸線920還可以劃 分成第四連接段922、第五連接段924以及第六連接段926。

另外，第三連接段916與焊料60位於模封層20’以及基材70之間，第二傳輸線920位於基材70上，第二模封層80位於基材上。詳細而言，第二模封層80覆蓋基材70、第四連接段922與第五連接段924，第六連接段926位於第二模封層80上表面。傳輸線910透過焊料60電性連接第二傳輸線920，而第五連接段連接第四連接段與第六連接段。基板10、模封層20’以及傳輸線910的材料、結構、相對元件關係大致與第一實施例相同，在此不多做贅述。

此層疊封裝的製造方法包括上述步驟S101、S102及S103，相似的部份在此不多做贅述，需特別注意部份說明如下。其中步驟S101的參數在計算時需同時包含個別的模封層20’內及第二模封層80內計畫轉換成線路式電子元件的預設電子元件的規格。

步驟S102在轉換計算前一步驟的參數時，需考量個別模封層20’、第二模封層80之介電常數與損失係數、以及焊料60之電性阻抗。在其它應用上，若此封裝結構1”更具有如第一實施例之其它電子元件50，則亦需同時考量線路式電子元件、電子元件50之間連接段的電性阻抗。

步驟S103，形成線路式電子元件90於封裝結構1”中，意即將線路式電子元件90相關參數落實形成於基板10與模封層20’、焊料60，以及基材70與第二模封層80，以形成封裝結構1”。此步驟中，可以分別完成傳輸線910於模封層20’中，以及第二傳輸線920於第二模封層80中，再透過焊料60連接此兩部份。也可以先形成基板10、模封層20’以及傳輸線910，而方法和第一實施例相同，在此不多做贅述；之後，形成焊料60以及基材70於模封層20’上，接著形成第四連接段922於基材70上，再形成第五連接段924與第二模封層80，最後形成第六連接段926。其中第五連接段924的形成方法例如前述之直通模封穿孔(through molding via,TMV)或是堆疊式導電凸塊(stacked stud bump)。

本發明實施例中所舉之數量、間距、長度、寬度，以及排列方式僅為舉例參數的種類，以說明本發明如何將預設電子元件的規格轉換成線路式電子元件並實現在封裝結構中，在其他實施例中，也可以針對其他種類的電子元件來進行各項參數的設計，本發明不限制參數的種類。另需特別說明的是，在實際應用上，線路式電子元件也可以是一條傳輸線所構成，例如電感，所以本發明所舉傳輸線數目僅為舉例說明。

綜上所述，本發明線路式電子元件利用模封層做為佈線的空間，相較於以往的二維平面電性連接路線，本發明透過模封層提供三維的電性連接路線。另，因本發明可以整合模封層材料之特性，例如介電常數(dielectric constant)、損失係數(dissipation factor)，連接點之材料，例如焊料，連接段的連接結構，例如直通模封穿孔、堆疊式導電凸塊等等，將線路式電子元件設計製造整併於封裝結構中，封裝結構的設計因而更有彈性；且，將局部線路式電子元件形成於垂直基板面積方向的空間中，可以減少線路式電子元件在基板上佔據的面積，達到微小化的目的。

以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。

S101、S102、S103‧‧‧步驟

Claims (10)

1. 一種具有線路式電子元件的封裝結構之製造方法，其包括：根據一預設電子元件的規格，計算出一線路式電子元件所需的多個參數；轉換該些參數；依據轉換後的該些參數形成該封裝結構，該封裝結構至少包括一基板、該線路式電子元件與一模封層；其中該轉換步驟至少參考該模封層之介電常數，及其中該線路式電子元件中的一部分係形成於該模封層中。
2. 如申請專利範圍第1項所述的封裝結構之製造方法，其中該轉換步驟更包括：利用模擬軟體來微調該些參數。
3. 如申請專利範圍第1項所述的封裝結構之製造方法，其中形成該線路式電子元件於該封裝結構中的步驟更包括：形成至少一傳輸線，其中該傳輸線之至少一第一連接段位於該基板上；形成該模封層於該基板上，該模封層包含該傳輸線的至少一第二連接段；形成該傳輸線的至少一第三連接段於該模封層上方；其中該第一連接段、該第二連接段以及該第三連接段相互電性連接。
4. 如申請專利範圍第3項所述的封裝結構之製造方法，更包括：形成至少一焊料以及一基材於該模封層上；形成至少一第四連接段於該基材上，該些第四連接段至少其中之一透過該焊料連接該第三連接段；形成至少一第五連接段與一第二模封層；形成至少一第六連接段於該第二模封層上方；其中，該些第五連接段個別對應地連接該些第四連接段與該 些第六連接段。
5. 一種具有線路式電子元件的封裝結構，其包括：一基板；一線路式電子元件，該線路式電子元件包括至少一傳輸線；一模封層，該模封層位於該基板上，其中該傳輸線具有至少一第一連接段、至少一第二連接段以及至少一第三連接段，該第一連接段位於該基板上且為該模封層覆蓋，該第二連接段位於該模封層中，該第三連接段位於該模封層上，且該第二連接段連接該第一連接段以及該第三連接段；其中該線路式電子元件是根據多個參數進行設計，該些參數是根據一預設電子元件的規格以及參考該模封層之介電常數、該傳輸線之電性阻抗後計算而得，使得該線路式電子元件符合該預設電子元件的規格。
6. 如申請專利範圍第5項所述之封裝結構，更包括一電子元件，該電子元件位於該基板上，且該模封層覆蓋該電子元件。
7. 如申請專利範圍第5項所述之封裝結構，其中該封裝結構更包括：一基材，該基材位於該模封層上，其中該第三連接段位於該模封層以及該基材之間；一第二傳輸線，位於該基材上，該第二傳輸線具有至少一第四連接段、至少一第五連接段以及至少一第六連接段，該第四連接段電性連接該第三連接段；一第二模封層，該第二模封層位於該基材上，且覆蓋該第四連接段以及該第五連接段，而該第六連接段於該第二模封層上，該第五連接段連接該第四連接段與該第六連接段，其中該傳輸線以及該第二傳輸線構形成一傳輸路徑。
8. 如申請專利範圍第7項所述之封裝結構，其中該第二連接段或該第五連接段係為直通模封穿孔(through molding via,TMV)或堆疊式導電凸塊(stacked stud bump)。
9. 如申請專利範圍第5項所述之封裝結構，其中該些參數包括該傳輸線的長度及寬度。
10. 如申請專利範圍第5項所述之封裝結構，其中該基板包括印刷電路板、半導體基板或是低溫共燒多層陶瓷基板。