JPH08274248A - 超広帯域集積回路装置 - Google Patents

超広帯域集積回路装置

Info

Publication number
JPH08274248A
JPH08274248A JP7100197A JP10019795A JPH08274248A JP H08274248 A JPH08274248 A JP H08274248A JP 7100197 A JP7100197 A JP 7100197A JP 10019795 A JP10019795 A JP 10019795A JP H08274248 A JPH08274248 A JP H08274248A
Authority
JP
Japan
Prior art keywords
metal pattern
integrated circuit
ultra
circuit device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7100197A
Other languages
English (en)
Inventor
Yuuki Imai
祐記 今井
Satoshi Yamaguchi
山口　　聡
Zuidou Shibata
随道 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7100197A priority Critical patent/JPH08274248A/ja
Publication of JPH08274248A publication Critical patent/JPH08274248A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 直流からマイクロ波、ミリ波まで動作可能な
超広帯域集積回路装置を提供することを目的とするもの
である。 【構成】 信号用金属パタンを基板の内部に設け、蓋と
基板表面のグランド金属パタンとを設け、この基板表面
のグランド金属パタンと基板裏面側のグランド金属とを
接続するスルーホールまたはヴィアを設け、ＩＣチップ
を外部から電磁界的に密閉したものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣチップを搭載した
直流からマイクロ波、ミリ波帯まで動作可能な超広帯域
集積回路装置に関するものである。
【０００２】
【従来の技術】図９は、従来の超広帯域集積回路装置の
うちの代表的な超広帯域集積回路装置Ｄの構造を示す図
であり、図９（２）は、蓋を省略した超広帯域集積回路
装置Ｄを上からみた平面図であり、図（１）は、図９
（２）におけるａ−ｂ面の縦断面図である。
【０００３】この従来の超広帯域集積回路装置Ｄにおい
て、ＩＣチップ２と信号用誘電体基板３と電源用誘電体
基板４とが、金属板１上に搭載され、信号用金属パタン
５が基板３の表面に形成され、電源用金属パタン６が基
板４の表面に形成されている。なお、超広帯域集積回路
装置Ｄにおいては、信号用パタン５がコプレーナ線路で
形成されている例を示しているが、マイクロストリップ
線路を用いる場合も多く、この場合、信号用誘電体基板
３上のグランド導体７は形成されない。
【０００４】また、金属製の蓋８は、誘電体ブロック９
によって、金属パタン５、６と電気的に絶縁された状態
で取り付けられ、ＩＣチップ２を外部から密閉する構造
になっている。なお、ＩＣ電極１２と、電源用金属パタ
ン６または信号用金属パタン５とは、通常、ボンディン
グワイヤ１０によって接続されている。なお、符号Ｌは
キャビティの寸法を示すものであり、符号１３は金属ブ
ロックを示すものである。
【０００５】
【発明が解決しようとする課題】上記従来の超広帯域集
積回路装置Ｄにおいては、まず、基板３、４の工作精
度、金属板１と基板３、４との間の組み立て精度、基板
３、４とブロック９との間の組み立て精度をそれほど小
さくすることができず、したがって、通常は、ＩＣチッ
プ２の寸法に比べて、キャビティの寸法Ｌが大きくな
る。ここで、キャビティ内の電磁波の共振は、キャビテ
ィ寸法にほぼ反比例して下がるので、キャビティの寸法
Ｌが増加すると共振周波数が低下し、高周波での使用が
困難になる。たとえば、上記従来例において、２mm角の
ＩＣチップを搭載すると、キャビティの寸法Ｌは、４mm
×４mm以上になり、この場合、共振周波数は３５ＧＨｚ
以下になり、これ以上の周波数では使用することができ
ないという問題がある。
【０００６】また、超広帯域集積回路装置Ｄにおいて
は、誘電体基板３、４と誘電体ブロック９とが存在する
ので、この部分を介して、キャビティ内部から外部へ電
磁波が漏れ、キャビティ寸法が実効的に大きくなり、共
振周波数がさらに低くなるという問題がある。
【０００７】図１０は、上記従来の超広帯域集積回路装
置Ｄの共振特性を示す図であり、ボンディングされない
状態において、上記影響による実験結果と解析結果とを
調べたものである。
【０００８】図１０から、通過特性Ｓ１２が０ｄＢにな
る点で、共振がおきる周波数を判定することができる。
本来のキャビティ寸法で決まる周波数３５ＧＨｚに比べ
て、３割以上も低い２０ＧＨｚで共振していることがわ
かる。
【０００９】さらに、図９に示すように、上記従来の超
広帯域集積回路装置Ｄでは、信号用パタン５と電源用パ
タン６とが基板の表面に形成され、したがって、空間を
介して、信号用パタン５と電源用パタン６とが電磁界的
に結合しており、この電磁界的な結合によって、高周波
信号が入力から出力へ漏れ、つまり、信号用パタン５か
ら電源用パタン６への漏れが、高周波特性の劣化の原因
となっているという問題がある。
【００１０】したがって、従来の超広帯域集積回路装置
Ｄは、実用化されているものの、その使用周波数帯は最
大でも直流から１０ＧＨｚ程度に限られている。
【００１１】本発明は、直流からマイクロ波、ミリ波ま
で動作可能な超広帯域集積回路装置を提供することを目
的とするものである。
【００１２】
【課題を解決するための手段】本発明は、信号用金属パ
タンを基板の内部に設け、蓋と基板表面のグランド金属
パタンと基板裏面のグランド金属とを設け、この基板表
面のグランド金属パタンと基板裏面のグランド金属とを
スルーホールまたはヴィアとによって接続し、ＩＣチッ
プを外部から電磁界的に密閉したものである。
【００１３】
【作用】本発明は、信号用金属パタンを基板の内部に設
け、蓋と基板表面のグランド金属パタンと基板裏面のグ
ランド金属とを設け、この基板表面のグランド金属パタ
ンと基板裏面のグランド金属とをスルーホールまたはヴ
ィアとによって接続し、ＩＣチップを外部から電磁界的
に密閉したので、超広帯域集積回路装置の高周波特性が
向上し、直流からマイクロ波、ミリ波まで動作可能であ
る。
【００１４】
【実施例】図１は、本発明の第１の実施例である超広帯
域集積回路装置Ｄ１を示す図であり、図１（２）は、蓋
を省略した超広帯域集積回路装置Ｄ１を上から見た平面
図、図１（１）は、図１（２）におけるａ−ｂ面の縦断
面図である。図１（３）、図１（４）は、超広帯域集積
回路装置Ｄ１における基板中の金属配線（伝送線路）２
１の信号の進行方向と垂直の方向の縦断面図である。
【００１５】超広帯域集積回路装置Ｄ１において、誘電
体基板１４がアルミナや窒化アルミ等で構成され、この
誘電体基板１４の表面のほぼ全領域に、交流的にグラン
ドとなるグランド金属パタン１５が形成され、つまり、
誘電体基板１４の表面の領域のうちで、信号端子金属パ
タン１６、電源端子金属パタン１７、パッド金属パタン
１８を除いたほとんどの領域に、グランド金属パタン１
５が形成されている。このグランド金属パタン１５は、
スルーホールまたはヴィア１９によって、グランドとな
る基板裏面のグランド金属２０に接続されている。
【００１６】そして、基板表面のグランド金属パタン１
５をグランド導体とし、基板中の金属配線２１をストリ
ップ導体とするマイクロストリップ線路またはストリッ
プ線路が、基板の伝送線路として使用されている。な
お、上記各金属パタン１５、１６、１７、１８として、
金、タングステン等を使用できる。
【００１７】また、蓋２５は、表面が金メッキ等の金属
で覆われた材料、誘電体中に金属を埋め込んだ材料また
はコバール等の金属で形成され、基板表面のグランド金
属パタン１５に電気的に接続され、ＩＣチップ２２を取
り囲む形態で取り付けられている。なお、蓋２５の具体
例の縦断面図を図２（３）に示してあり、蓋２５は、誘
電体２５１の表面が金属膜２５２で覆われ、誘電体２５
１中に金属２５３が埋め込まれている蓋である。
【００１８】信号端子金属パタン１６とパッド金属パタ
ン１８とが、基板中の金属配線２１とスルーホールまた
はヴィア１９とを介して接続され、また、電源端子金属
パタン１７とパッド金属パタン１８とが、基板中の金属
配線２１とスルーホールまたはヴィア１９とを介して接
続されている。さらに、上記実施例では、ＩＣチップ２
２の電極２３とパッド金属パタン１８とは、ボンディン
グワイヤ２４によって接続されている。なお、符号Ｌ１
は、キャビティ寸法を示すものであり、符号２７は、蓋
２５と基板表面のグランド金属パタン１５とが接続され
る領域を示すものである。
【００１９】次に、超広帯域集積回路装置Ｄ１の動作に
ついて説明する。
【００２０】まず、図１から明らかなように、超広帯域
集積回路装置Ｄ１において、スルーホールまたはヴィア
１９を介して、基板中の金属配線２１とパッド金属パタ
ン１８とを接続しており、スルーホールまたはヴィア１
９の位置決め精度が、従来例における基板の工作精度、
組み立て精度よりも高いので、キャビティ寸法Ｌ１が大
きくなることがなく、従来例よりもキャビティ寸法Ｌ１
が非常に小さくなり、ＩＣチップ２２の寸法に比べて、
たとえば、キャビティ寸法Ｌ１が０．２mm程度大きくな
るだけですむ。したがって、超広帯域集積回路装置Ｄ１
は、キャビティの寸法の増加による共振周波数の低下が
非常に少ない。
【００２１】また、超広帯域集積回路装置Ｄ１におい
て、信号用金属パタン２１が誘電体基板１４の表面に存
在せず、また、蓋２５と、基板表面のグランド金属パタ
ン１５と、スルーホールまたはヴィア１９とによって、
ＩＣチップ２２が電磁界的に外部から完全に密閉されて
いるので、超広帯域集積回路装置Ｄ１は、誘電体を介す
る電磁界の外部への漏れによるキャビティ寸法の実効的
な増加もないので、超高周波でも使用が可能である。
【００２２】また、図１（３）は、超広帯域集積回路装
置Ｄ１において、基板中の金属配線（伝送線路）２１の
信号の進行方向と垂直の方向の断面図であり、基板表面
のグランド金属パタン１５と、スルーホールまたはヴィ
ア１９と、基板裏面のグランド金属２０とによって、基
板中の金属配線２１が、他の配線と電磁界的にシールド
されている。したがって、従来生じていた信号の漏れ込
みがなく、この点でも、超広帯域集積回路装置Ｄ１は、
高周波特性の劣化を防ぐことができる。
【００２３】図１（４）は、図１（３）と同様に、超広
帯域集積回路装置Ｄ１において、基板中の金属配線（伝
送線路）２１の信号の進行方向と垂直の方向の断面図で
あり、基板中の金属配線２１は、基板表面のグランド金
属パタン１５とスルーホールまたはヴィア１９と基板裏
面のグランド金属２０とによって、他の配線と電磁界的
にシールドされており、従来生じていた信号の漏れ込み
がないが、基板中の金属配線２１の直下に、基板裏面の
グランド金属２０が存在していない点が、図１（３）と
は異なるものの、図１（３）に示す場合と基本的な性能
の差はなく、使用可能である。
【００２４】図２は、本発明の第２の実施例である超広
帯域集積回路装置Ｄ２を示す図であり、図２（２）は、
蓋を省略した超広帯域集積回路装置Ｄ２を上から見た平
面図、図２（１）は、図２（２）におけるａ−ｂ面から
見た縦断面図である。
【００２５】超広帯域集積回路装置Ｄ２において、第１
の誘電体２８と第２の誘電体２９とによって誘電体基板
が構成され、第１の誘電体２８は、ポリイミド等の薄層
であり、スパッタリング、蒸着等で形成され、第２の誘
電体２９は、アルミナ、窒化アルミ等で構成されてい
る。また、第１の誘電体２８は、たとえば５μｍ〜２０
μｍの厚みを有するものであり、第２の誘電体２９は、
たとえば０．４ｍｍの厚みを有するものである。
【００２６】また、第１の誘電体２８の表面の第１のグ
ランド金属パタン３０をグランド導体とし、第１の誘電
体２８中の金属配線２１をストリップ導体としたマイク
ロストリップ線路が、基板の伝送線路として使用されて
いる。
【００２７】また、第２のグランド金属パタン３１が、
第１の誘電体２８と第２の誘電体２９との界面に形成さ
れ、スルーホールまたはヴィア１９と第２のグランド金
属パタン３１とを介して、第１のグランド金属パタン３
０が基板裏面のグランド金属２０に接続されている。
【００２８】さらに、信号端子金属パタン１６と電源端
子金属パタン１７とが、第２の誘電体２９の上に形成さ
れている。
【００２９】つまり、第１の誘電体２８が、超広帯域集
積回路装置Ｄ１における誘電対基板１４に対応するもの
であり、換言すれば、超広帯域集積回路装置Ｄ１におい
て、誘電体基板１４（第１の誘電体２８）と基板裏面の
グランド金属２０との間に、第２の誘電体２９と第２の
グランド金属パタン３１とを設けたものが、超広帯域集
積回路装置Ｄ２であるといえる。ただし、超広帯域集積
回路装置Ｄ２における第１の誘電体２８が薄層である点
は、超広帯域集積回路装置Ｄ１と異なる点である。
【００３０】超広帯域集積回路装置Ｄ２においては、超
広帯域集積回路装置Ｄ１と比較すると、ポリイミド等の
薄層の誘電体２８中に配線２１が形成されているので、
パッド金属パタン１８、電極２３等のパタンを、蒸着等
によって微細化でき（横幅、奥行き、高さの全てにおけ
る微細化ができ）、このパタン微細化によってキャビテ
ィを小型化できる。また、パタン微細化によって、配線
同士のシールド効果も増加することができる。
【００３１】なお、超広帯域集積回路装置Ｄ２におい
て、パタン微細化によるキャビティの小型化を達成する
ためには、第２のグランド金属パタン３１を使用する必
要はないが、超広帯域集積回路装置Ｄ２において第２の
グランド金属パタン３１を使用すると、第２の誘電体２
９の影響を遮蔽し、ＩＣチップ２２のシールドをより確
実にすることができる。
【００３２】図３は、上記各実施例の変形例である超広
帯域集積回路装置Ｄ１１、Ｄ２１を示す縦断面図であ
り、図３（１）は、超広帯域集積回路装置Ｄ１のＩＣチ
ップ２２をバンプ３２で接続している超広帯域集積回路
装置Ｄ１１を示す図であり、図３（２）は、超広帯域集
積回路装置Ｄ２のＩＣチップ２２をバンプ３２で接続し
ている超広帯域集積回路装置Ｄ２１を示す図である。
【００３３】超広帯域集積回路装置Ｄ１１、Ｄ２１は、
フリップチップを用いたバンプ３２によって、ＩＣチッ
プ２２を接続する装置であり、バンプ３２として、金や
錫鉛等を使用することができる。
【００３４】超広帯域集積回路装置Ｄ１１、Ｄ２１にお
いて、ＩＣチップ２２の電極２３の直下にパッド金属パ
タン１８を配置することができるので、この分だけキャ
ビティの寸法Ｌ１１、Ｌ２１をさらに小さくすることが
でき、これによって、共振周波数の低下を阻止でき、高
周波特性の劣化を防ぐことができる。つまり、超広帯域
集積回路装置Ｄ１１、Ｄ２１は、ボンディングワイヤ２
４でＩＣチップ２２を配線している超広帯域集積回路装
置Ｄ１、Ｄ２よりも、高周波特性の劣化が少ない。
【００３５】図４は、本発明の第３の実施例である超広
帯域集積回路装置Ｄ３を示す図であり、図４（２）は、
蓋を省略した超広帯域集積回路装置Ｄ３を上から見た平
面図であり、図４（１）は、図４（２）におけるａ−ｂ
面から見た縦断面図であり、図４（３）は、超広帯域集
積回路装置Ｄ３の右側面図である。
【００３６】超広帯域集積回路装置Ｄ３は、基本的に
は、超広帯域集積回路装置Ｄ１と同じであるが、蓋２５
の代りに、それとは形状が異なる蓋２５ａを使用してい
る点が、超広帯域集積回路装置Ｄ１とは異なる。つま
り、蓋２５ａは、ＩＣチップ２２を取り囲むとともに、
信号端子金属パタン１６を外部へ接続させる方向と、電
源端子金属パタン１７を外部へ接続させる方向とを除い
て、基板表面のグランド金属パタン１５と接続され、Ｉ
Ｃチップ２２を密閉するように形成されている。
【００３７】超広帯域集積回路装置Ｄ３において、蓋２
５ａ、スルーホールまたはヴィア１９、基板裏面のグラ
ンド金属２０によって、信号端子金属パタン１６、電源
端子金属パタン１７は、電磁界的に他の端子とシールド
される。このために、超広帯域集積回路装置Ｄ１の長所
に加えて、端子間（信号端子金属パタン１６と電源端子
金属パタン１７との間）においても、信号の漏れ込みを
防ぐことが可能であり、高周波性能がさらに改善され
る。なお、超広帯域集積回路装置Ｄ３においても、図３
に示したフリップチップを用いたバンプ３２によってＩ
Ｃチップ２２を接続するようにしてもよい。
【００３８】図５は、本発明の第４の実施例である超広
帯域集積回路装置Ｄ４、Ｄ４１の構造を示す縦断面図で
あり、図６は、超広帯域集積回路装置Ｄ４、Ｄ４１にお
けるＩＣチップ２２ａの配線構成を示す図である。な
お、図６（２）は、ＩＣチップ２２ａの配線構成を示す
平面図であり、図６（１）は、図６（２）のａ−ｂ面の
縦断面図である。
【００３９】図６に示すように、ＩＣチップ２２ａの配
線構成は、誘電体層３３と半導体層３４とで構成され、
誘電体層３３の表面には、電源供給用電極３５と信号引
き出し用電極３６とを除くほぼ全領域にグランド用電極
３７が形成され、半導体層３４の表面に形成されたトラ
ンジスタ等の素子と、電源供給用電極３５、信号引き出
し用電極３６との接続は、配線３９とスルーホール３８
とによって行われている。
【００４０】超広帯域集積回路装置Ｄ４、Ｄ４１におい
ては、ＩＣチップ２２ａの表面にグランド用電極３７が
形成されているので、基板表面のグランド金属パタン１
５とグランド用電極３７とを多数のバンプ３９で接続可
能であり、したがって、ＩＣチップ２２ａと基板１４と
の間の空間を実効的に電気的グランドで埋めることがで
き、超広帯域集積回路装置Ｄ１、Ｄ２、Ｄ３よりも、キ
ャビティ寸法Ｌ４、Ｌ４１をさらに小さくすることがで
き、より高周波まで使用可能になる。なお、超広帯域集
積回路装置Ｄ４、Ｄ４１においても、超広帯域集積回路
装置Ｄ３における蓋２５ａの形状を採用するようにして
もよい。
【００４１】図７は、超広帯域集積回路装置Ｄ１、Ｄ１
１、Ｄ２、Ｄ２１、Ｄ３、Ｄ４、Ｄ４１において、ＩＣ
チップ２２、２２ａの電極と基板のパッド電極パタン１
８とを電気的に接続していない状態における共振特性を
示す図である。
【００４２】この結果から、通過特性Ｓ１２は、５０Ｇ
Ｈｚ付近で０ｄＢになっており、上記各実施例の超広帯
域集積回路装置Ｄ１〜Ｄ４１では、共振周波数は５０Ｇ
Ｈｚの極めて高い周波数になっていることがわかる。な
お、Ｓ１１は反射係数を示すカーブである。
【００４３】図８は、ＧａＡｓを用いた超広帯域のアン
プＩＣを上記各実施例の超広帯域集積回路装置に搭載し
た場合の特性を示す図である。図８に示すように、上記
各実施例における利得の周波数特性は、ほぼ５０ＧＨｚ
まで平坦性が良好であり、正常動作していることがわか
る。
【００４４】なお、上記各実施例において、ＩＣチップ
２２、２２ａの電極とパッド金属パタン１８とが、ボン
ディングワイヤ２４、フリップチップのバンプ３２によ
って接続されているが、この代わりに、タブ等の他の接
続手段を使用するようにしてもよい。
【００４５】上記各実施例において、基板裏面のグラン
ド金属パタン２０を省略するようにしてもよい。通常の
実装では、基板裏面をグランドとなる金属のブロックに
接着する場合が多く、この場合、基板の裏面が必然的に
グランドになるので、グランド金属パタン２０を超広帯
域集積回路装置に設ける必要がなくなる。
【００４６】
【発明の効果】本発明によれば、超広帯域集積回路装置
において、直流からマイクロ波、ミリ波まで動作可能で
あるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例である超広帯域集積回路
装置Ｄ１を示す図である。
【図２】本発明の第２の実施例である超広帯域集積回路
装置Ｄ２を示す図である。
【図３】上記各実施例の変形例である超広帯域集積回路
装置Ｄ１１、Ｄ２１を示す縦断面図である。
【図４】本発明の第３の実施例である超広帯域集積回路
装置Ｄ３を示す図である。
【図５】本発明の第４の実施例である超広帯域集積回路
装置Ｄ４、Ｄ４１の構造を示す縦断面図である。
【図６】超広帯域集積回路装置Ｄ４、Ｄ４１におけるＩ
Ｃチップ２２ａの配線構成を示す図である。
【図７】超広帯域集積回路装置Ｄ４において、ＩＣチッ
プ２２ａの電極と基板のパッド電極パタン１８とを電気
的に接続していない状態における共振特性を示す図であ
る。
【図８】ＧａＡｓを用いた超広帯域のアンプＩＣチップ
を本発明の超広帯域集積回路装置に搭載した場合の特性
を示す図である。
【図９】従来の超広帯域集積回路装置のうちの代表的な
超広帯域集積回路装置Ｄの構造を示す図であル。
【図１０】上記従来の超広帯域集積回路装置Ｄの共振特
性を示す図である。
【符号の説明】
Ｄ１、Ｄ１１、Ｄ２、Ｄ２１、Ｄ３、Ｄ４、Ｄ４１…超
広帯域集積回路装置、 Ｌ１、Ｌ１１、Ｌ２、Ｌ２１、Ｌ３、Ｌ４、Ｌ４１…キ
ャビティの寸法、 １４…誘電体基板、 １５…基板表面のグランド金属パタン、 １６…信号端子金属パタン、 １７…電源端子金属パタン、 １８…パッド金属パタン、 １９、３８…スルーホールまたはヴィア、 ２０…基板裏面のグランド金属パタン、 ２１…基板中の金属配線、 ２２、２２ａ…ＩＣチップ、 ２３…電極、 ２４…ボンディングワイヤ、 ２５、２５ａ…蓋、 ２８…第１の誘電体、 ２９…第２の誘電体、 ３０…第１のグランド金属パタン、 ３１…第２のグランド金属パタン、 ３２…バンプ、 ３３…誘電体層、 ３４…半導体層、 ３７…グランド用電極、 ３９…配線。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップが誘電体基板に搭載され、上
    記ＩＣチップとの電気的接続を確保するパッド金属パタ
    ンと、外部との電気的接続を確保する信号端子金属パタ
    ンと、電源端子金属パタンとが上記誘電体基板上に設け
    られている超広帯域集積回路装置において、 上記誘電体基板の表面のうちで、上記パッド金属パタン
    と上記信号端子金属パタンと上記電源端子金属パタンと
    を除く部分に設けられている基板表面のグランド金属パ
    タンと；上記基板表面のグランド金属パタンに接続さ
    れ、上記誘電体基板中に形成されているスルーホールま
    たはヴィアと；上記信号端子金属パタンまたは上記電源
    端子金属パタンと、上記パッド金属パタンとを接続する
    伝送線路として使用され、上記誘電体基板の内部に形成
    されているマイクロストリップ線路またはストリップ線
    路と；上記ＩＣチップが搭載されている領域を密閉し、
    表面が金属で覆われた材料、誘電体中に金属を埋め込ん
    だ材料または金属で形成されている蓋と；を有すること
    を特徴とする超広帯域集積回路装置。
  2. 【請求項２】 請求項１において、 上記誘電体基板が、薄層の誘電体で構成され、この薄層
    の誘電体が第２の誘電体に固定されていることを特徴と
    する超広帯域集積回路装置。
  3. 【請求項３】 請求項２において、 上記薄層の誘電体と上記第２の誘電体との間に、第２の
    グランド金属パタンが設けられていることを特徴とする
    超広帯域集積回路装置。
  4. 【請求項４】 請求項１〜請求項３のいずれか１項にお
    いて、 上記ＩＣチップの電極と上記パッド金属パタンとがバン
    プで接続されていることを特徴とする超広帯域集積回路
    装置。
  5. 【請求項５】 請求項１〜請求項４のいずれか１項にお
    いて、 上記蓋は、上記ＩＣチップ２２を取り囲むものであると
    ともに、上記信号端子金属パタンを外部へ接続させる方
    向と、上記電源端子金属パタンを外部へ接続させる方向
    とを除いて、上記基板表面のグランド金属パタンと接続
    されているものであることを特徴とする超広帯域集積回
    路装置。
  6. 【請求項６】 請求項１〜請求項５のいずれか１項にお
    いて、 上記ＩＣチップの表面にグランド用電極が形成され、上
    記基板表面のグランド金属パタンと上記グランド用電極
    とがバンプで接続されていることを特徴とする超広帯域
    集積回路装置。
JP7100197A 1995-03-31 1995-03-31 超広帯域集積回路装置 Pending JPH08274248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7100197A JPH08274248A (ja) 1995-03-31 1995-03-31 超広帯域集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7100197A JPH08274248A (ja) 1995-03-31 1995-03-31 超広帯域集積回路装置

Publications (1)

Publication Number Publication Date
JPH08274248A true JPH08274248A (ja) 1996-10-18

Family

ID=14267584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7100197A Pending JPH08274248A (ja) 1995-03-31 1995-03-31 超広帯域集積回路装置

Country Status (1)

Country Link
JP (1) JPH08274248A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130483A (en) * 1997-03-05 2000-10-10 Kabushiki Kaisha Toshiba MMIC module using flip-chip mounting
KR100892226B1 (ko) * 2001-07-23 2009-04-09 에이저 시스템즈 가디언 코포레이션 집적회로들의 직류(ｄｃ) 및 무선 주파수(ｒｆ) 차폐 방법 및 구조
CN104282664A (zh) * 2013-07-12 2015-01-14 联华电子股份有限公司 具有屏蔽结构的半导体装置
CN106206546A (zh) * 2016-07-14 2016-12-07 中国电子科技集团公司第五十五研究所 一种应用于18GHz的陶瓷墙型外壳
KR20200135951A (ko) * 2018-03-23 2020-12-04 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니 반도체 패키지들

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130483A (en) * 1997-03-05 2000-10-10 Kabushiki Kaisha Toshiba MMIC module using flip-chip mounting
KR100892226B1 (ko) * 2001-07-23 2009-04-09 에이저 시스템즈 가디언 코포레이션 집적회로들의 직류(ｄｃ) 및 무선 주파수(ｒｆ) 차폐 방법 및 구조
CN104282664A (zh) * 2013-07-12 2015-01-14 联华电子股份有限公司 具有屏蔽结构的半导体装置
CN104282664B (zh) * 2013-07-12 2018-09-04 联华电子股份有限公司 具有屏蔽结构的半导体装置
CN106206546A (zh) * 2016-07-14 2016-12-07 中国电子科技集团公司第五十五研究所 一种应用于18GHz的陶瓷墙型外壳
KR20200135951A (ko) * 2018-03-23 2020-12-04 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니 반도체 패키지들

Similar Documents

Publication Publication Date Title
EP0503200B1 (en) Package for microwave integrated circuit
US8592957B2 (en) Semiconductor device having shield layer and chip-side power supply terminal capacitively coupled therein
US5229727A (en) Hermetically sealed microstrip to microstrip transition for printed circuit fabrication
CN110556365A (zh) 用于集成电路晶片的匹配电路
JP3457802B2 (ja) 高周波用半導体装置
JP2005150345A (ja) 高周波パッケージ
US6936921B2 (en) High-frequency package
US6717255B2 (en) Chip carrier for a high-frequency electronic package
JPH08274248A (ja) 超広帯域集積回路装置
JP3217677B2 (ja) 高周波用半導体装置
JP2603310B2 (ja) 高周波集積回路用パッケージ
JPH10308478A (ja) 半導体モジュール
JP3935082B2 (ja) 高周波用パッケージ
JPH0575313A (ja) 混成集積回路装置
JP3409767B2 (ja) 高周波回路基板
JP3556470B2 (ja) 高周波用モジュール
JP3410673B2 (ja) 半導体装置及び半導体チップの実装方法
JP2008263360A (ja) 高周波基板装置
JPH02135802A (ja) 混成集積回路装置
JPH05199019A (ja) 高周波回路パッケージ
JP5720261B2 (ja) 電子回路及び送受信システム
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3569481B2 (ja) ミリ波半導体装置
JPH06244602A (ja) マイクロ波集積回路およびそのパッケージ
JP3176337B2 (ja) 高周波用半導体パッケージの実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees