JP3609935B2 - 高周波半導体装置 - Google Patents
高周波半導体装置 Download PDFInfo
- Publication number
- JP3609935B2 JP3609935B2 JP05819298A JP5819298A JP3609935B2 JP 3609935 B2 JP3609935 B2 JP 3609935B2 JP 05819298 A JP05819298 A JP 05819298A JP 5819298 A JP5819298 A JP 5819298A JP 3609935 B2 JP3609935 B2 JP 3609935B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency semiconductor
- ground
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波やミリ波などの高周波領域で使用される高周波半導体装置に関し、特に、高周波特性に優れた高周波半導体装置に関する。
【０００２】
【従来の技術】
近年、情報処理装置の処理速度の向上や、画像処理装置の高解像度化等に伴い、３０Ｇ〜３００ＧＨｚのミリ波帯、その前後の周波数のセンチ波帯、または準ミリ波帯のような高周波での高速、大容量のパーソナル通信が注目されている。このような通信においては、高周波の特性を生かすことはもちろん、小サイズで、低コストであり、さらに開発期間の短い高周波パッケージの開発が必要となる。
【０００３】
一般に、高周波パッケージでは、電磁波的、気密的、およびメカニカル的な３つの観点から、封止を施す必要があることが多い。メカニカル的な観点からすると、封止することの理由は一般の半導体パッケージと同様である。気密的な観点からすると、封止することの理由は一般に高周波半導体チップは湿気や温度の変化によって高周波特性に影響することが多いためである。
【０００４】
電磁波的な観点からの封止に関しては、ミリ波帯やその前後の周波数の高周波パッケージにおいては、携帯電話またはＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ−ｐｈｏｎｅ Ｓｙｓｔｅｍ ）等のミリ波帯でもやや低い周波数の高周波パッケージでは問題にならなかったファクタが、高周波半導体装置の設計において重要なポイントとなる。すなわち、ミリ波帯の領域では、波長が大気中で１〜１０ミリという長さであり、パッケージを構成する材料の誘電率を考慮すると実効波長は１００ミクロン程度から数ミリとなる。この長さは、高周波半導体チップ、パッケージまたは高周波回路のサイズのスケールに相当するため、これらの３次元的形状と誘電率や誘電体損等の材料特性とが高周波パッケージの高周波特性に及ぼす影響は大きい。このため、パッケージ内部での３次元的形状の設計が重要なファクタとなってくる。
【０００５】
図１７は、最初の従来の高周波パッケージの断面を示す図である。この高周波パッケージは、配線基板１０、高周波回路３２が形成された高周波半導体チップ３０、複数のバンプ４０およびキャップ５０を含む。配線基板１０上には高周波半導体チップ３０がチップボンディングによって接続されている。高周波半導体チップ３０のバンプ４０には、入力用、出力用、電源用、バイアス用等の信号バンプといくつかのグランドバンプとが含まれる。これらのバンプは、専ら高周波半導体チップ３０の接続のために使用されている。また、キャップ５０は、気密的およびメカニカル的にだけでなく、電磁波的にも封止するために、たとえばメタル製のものが使用されている。
【０００６】
図１８は、２番目の従来の高周波パッケージの断面を示す図である。この高周波パッケージは、特開平４−７９２５５号公報に開示された発明である。図１７に示す最初の従来技術と異なる点は、キャップ５０の内部に高周波半導体チップ３０と配線基板１０とのギャップから放射される電磁波を吸収し、不要な干渉や反射を防ぐための電磁波吸収ブロック７０が設けられている点である。
【０００７】
図１９は、３番目の従来の高周波パッケージの断面を示す図である。図１７に示す最初の従来技術と異なる点は、高周波半導体の多機能化や高周波特性の良化等を目的として、配線基板１０とキャップ５０によって構成されるパッケージの内部空間に、複数の高周波半導体チップ３０ａおよび３０ｂを搭載した点である。
【０００８】
図２０は、４番目の従来の高周波パッケージの断面およびその作製手順を示す図である。この高周波パッケージは、配線基板１０、個別パッケージ５２ａと５２ｂ、およびガードキャップ５６を含む。図２０（ｂ）に示すように、高周波半導体チップ３０ａおよび３０ｂはそれぞれ個別パッケージ５２ａおよび５２ｂに収められ、この個別パッケージ５２ａおよび５２ｂが反転されて配線基板１０のパッケージ挿入孔２８に収められる。このようにして作製された高周波パッケージは、図２０（ａ）に示すように、個別パッケージ５２ｂ側の高周波信号線５８と配線基板１０側の高周波信号線５９とが接続され、さらに配線基板１０の高周波信号線５９の露出部がガードキャップ５６で覆われる。
【０００９】
【発明が解決しようとする課題】
しかし、図１７に示す最初の従来技術においては、高周波半導体チップ３０の周縁部にバンプ４０が接続されるが、このバンプは専ら高周波半導体チップ３０の接続のために使用される。したがって、高周波半導体チップ３０の内側にあるチップ高周波回路３２から放射される電磁波が、高周波半導体チップ３０と配線基板１０とのギャップから洩れ出してしまう。このため、メタル製のキャップ５０の内面で電磁波の反射や干渉が起こり、雑音レベルの増加やリップルの発生等が起こり、低ノイズで広帯域などの優れた特性を有する高性能な高周波パッケージを実現することは困難であるという問題点があった。
【００１０】
また、図１８に示す２番目の従来技術においては、高周波半導体チップ３０と配線基板１０とのギャップから洩れ出す電磁波に対して、高周波特性を損なわないように適切な形状の電磁波吸収ブロック７０を適切な位置に配置しようとするものである。しかし、電磁波吸収ブロック７０の形状や配置の設計は難しく、シミュレーション→試作→測定評価という一連の過程を何回も繰返すことにより、ようやく最適化ができるようになる。したがって、開発期間が長くなり、設計コストも多大なものとなる。また、多品種化に対応して、さまざまな機能、さまざまなサイズおよびさまざまな電磁波の放射の仕方をする高周波半導体チップを収めた高周波パッケージが必要となるが、これらに対応した設計を個別に行わなければならない。また、通常は高周波半導体チップの開発設計と並行して高周波パッケージの開発設計を進めるのが望ましいが、高周波半導体チップを入手できないうちは高周波パッケージを試作して電磁波の放射の測定評価を行うことはできない。さらには、コスト引下げのためにウェハから取れるチップ数を増やしてチップ自体を小サイズ化しようとしたり、あるいはそれまで別のチップで別パッケージにしていたものをまとめて１チップ化し１パッケージ化しようとすると、チップサイズや配線基板の変更が必要となる。したがって、これを実現するためには、パッケージの３次元的形状の設計も最初からやり直す必要があるという問題点があった。
【００１１】
また、図１９に示す３番目の従来技術においては、高周波半導体チップ３０と配線基板１０とのギャップから電磁波が漏れ出し、キャップ５０を配線基板１０全体に被せても、高周波半導体チップ３０ａからの電磁波と高周波半導体チップ３０ｂからの電磁波が影響し合い、良好な高周波特性を達成することができない。このため、図１８に示す電磁波吸収ブロック等を配置することが試みられているが、高周波半導体チップの個数の増加により電磁波吸収ブロックの設計はその困難さが倍加し、また電磁波吸収ブロックだけでは対応しきれないという問題点もあった。
【００１２】
図２０に示す４番目の従来技術においては、高周波半導体チップ３０ａを収めた個別パッケージ５２ａと高周波半導体チップ３０ｂを収めた個別パッケージ５２ｂとが個別のユニットとなっているため、高周波パッケージの設計も容易となっている。しかし、個別パッケージ５２の高周波信号線５８と配線基板１０の高周波信号線５９との間に接続点が必要となる。したがって、高周波半導体チップを直接配線基板にフリップチップボンディングした場合に比べて、チップ高周波回路３２と図示しない基板高周波回路との間に、１チップにつき接続点が２カ所増加することになる。接続点は一般に不要反射が生じやすく、この不要反射の増加は高周波特性の低下を招くことなる。また、個別高周波パッケージの作製においては、フリップチップボンディングと個別のキャップ封止の２回の接続を要する。さらに、個別高周波パッケージの配線基板への搭載の接続を１回要する。したがって、１チップにつき合計３回の接続が必要となり、高周波特性の低下を招くという問題点があった。また、高周波半導体チップの搭載数が増えるにつれ、生産工程数が増えることになり、生産性が悪化することになる。また、高周波半導体チップの搭載数が増えるにつれて、配線基板のサイズもかなり大きなものとなる。さらには、個別パッケージ５２ａおよび５２ｂの高周波信号線５８と配線基板１０の高周波信号線５９とが同一平面上にあることが高周波的には望ましいため、配線基板１０にパッケージ挿入孔２８が必要となり、生産工程がさらに増えることになる。
【００１３】
なお、図２０に示す従来技術においては、配線基板１０上の高周波信号線５９のうち個別パッケージによって覆われなかった部分にガードキャップ５６を搭載している。このような個別パッケージには覆われない高周波信号線の部分が１チップにつき１カ所程度生ずることを考慮すれば、その数だけガードキャップ５６の搭載が必要となることになる。
【００１４】
本発明は、上記問題点を解決するためになされたものであり、請求項１〜９に記載の発明の目的は、良好な高周波特性の発揮および小サイズ化が可能であり、開発期間およびコストの削減が可能な電磁波的な封止構造を備えた高周波半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
請求項１に記載の高周波半導体装置は、一方の面に第１のグランドを含む基板高周波回路が形成され、他方の面に第２のグランドが形成された配線基板と、チップ高周波回路が形成された高周波半導体チップを囲むようにチップ周縁部に第１の所定長さ以下の間隔で設けられたグランドバンプを含む周縁バンプと、高周波半導体チップの信号バンプが接続される信号線から第１の所定長さ以下で、かつ周縁バンプから第１の所定長さ以下の領域に設けられた第１のグランドと第２のグランドとを接続する導電貫通孔とを含み、第１の所定長さは、高周波信号の実効波長の１／４である。
【００１６】
周縁バンプは、高周波半導体チップを囲むようにチップ周縁部に設けられるので、導波管モードとして発生する電磁波がカットオフになり、電磁波の漏れを防ぐことが可能となる。また、周縁バンプの間隔を高周波信号の実効波長の１／４以下とすることにより、確実に電磁波の漏れを防ぐことが可能になる。
【００１７】
請求項２に記載の高周波半導体装置は、請求項１記載の高周波半導体装置であって、基板高周波回路のチップ搭載エリアの周囲領域はコプレーナ型線路である。
【００１８】
基板高周波回路のチップ搭載エリアの周囲領域がコプレーナ型線路になっているため、狭い間隔で周縁バンプを配置することが可能となる。
【００２１】
請求項３に記載の高周波半導体装置は、請求項１または２記載の高周波半導体装置であって、周縁バンプはワイヤによるバンピングによって形成される。
【００２２】
周縁バンプがワイヤによるバンピングによって形成されるので、ウェハ工程終了後またはダイシング後に、任意の位置に周縁バンプを配置することが可能となり、さまざまな高周波半導体チップを所望する位置に配置変更することができ、形成条件の変更により生ずる形状の変更が容易となる。
【００２３】
請求項４に記載の高周波半導体装置は、請求項１〜３のいずれかに記載の高周波半導体装置であって、高周波半導体チップは、一方の面に第３のグランドを含むチップ高周波回路が形成され、他方の面に第３のグランドとスルーホールで接続される第４のグランドが形成される。
【００２４】
高周波半導体チップの第３のグランドと第４のグランドとをスルーホールで接続するので、高周波半導体チップの背面からの電磁波の放射防止を強化することが可能となる。
【００２５】
請求項５に記載の高周波半導体装置は、請求項１〜４のいずれかに記載の高周波半導体装置であって、高周波半導体装置はさらに信号線から第２の所定長さ以下の領域に第２の所定長さ以下の間隔で設けられた第１のグランドと第２のグランドとを接続する導電貫通孔群を含み、第２の所定長さは、高周波信号の実効波長の１／４である。
【００２６】
高周波信号線を囲むように導電貫通孔群が設けられるので、高周波信号線からの電磁波の放射を防止することが可能となる。また、高周波信号線を実効波長の１／４以下の間隔で囲むように導電貫通孔群を設けるので、電磁波の放射を確実に防止することが可能となる。
【００２９】
請求項６に記載の高周波半導体装置は、請求項１〜５のいずれかに記載の高周波半導体装置であって、高周波半導体装置はさらに配線基板の基板高周波回路が形成される面を気密封止するキャップを含む。
【００３０】
キャップにより、高周波半導体チップが気密的に封止されるので、湿度や温度の影響を受けにくくなり、高周波半導体チップの高周波特性を良好に保つことが可能になる。
【００３１】
請求項７に記載の高周波半導体装置は、請求項１〜６のいずれかに記載の高周波半導体装置であって、基板高周波回路に複数の高周波半導体チップが搭載される。
【００３２】
複数の高周波半導体チップが搭載された場合にも、各々の高周波半導体チップからの電磁波の漏れが防止されるので、高周波半導体チップ間の干渉を防ぐことができ、良好な高周波特性を実現できるとともに、複雑な電磁波吸収ブロックを配置等する必要がなくなる。
【００３３】
【発明の実施の形態】
［実施の形態１］
図１は、本発明の実施の形態１における高周波半導体装置の平面図である。高周波半導体装置は、配線基板１０、図示しない高周波半導体チップおよび導電性のキャップ５０を含む。配線基板１０の表側には、基板高周波回路１２および外縁グランド１５が形成される。基板高周波回路１２には、入力、出力、電源およびバイアス等の信号配線１３と表グランド１４とから構成される。信号配線１３の周囲には、基板基材を貫いて導電貫通孔２２が形成されている。
【００３４】
点線１９は、高周波半導体チップ３０を実装するチップ搭載エリアを示しており、その周囲領域２０を含めコプレーナ線路を形成している。高周波半導体チップは、チップ搭載エリアに、バンプ４０によってフリップチップボンディングで実装されている。
【００３５】
図２は、図１に示す本実施の形態における高周波半導体装置のＸ−Ｙにおける断面を示す図である。高周波半導体チップ３０が図１に示すチップ搭載エリア１９に搭載されているところを示しており、また導電貫通孔２２が基板基材１１を貫いて外縁グランド１５および裏グランド１６に接続されているところを示している。
【００３６】
図３は、図１に示すチップ搭載エリア１９を詳細に説明するための平面図である。図３（ａ）は、チップ搭載エリア１９の領域を示している。また、図３（ｂ）に示す周囲領域２０は、コプレーナ線路で形成されることを示している。図３（ｃ）に示すチップ搭載エリア１９の中央部２１は、チップ高周波回路３２と基板高周波回路１２とが不要なカップリングを起こさないように、グランドまたはコプレーナ型線路とすることが望ましい。この不要なカップリングは、バンプ４０のインダクタンスを低くするためにバンプ高さを低くした場合等において起こりやすくなる。特に、出力の信号線は高周波信号が通過するので、コプレーナ型である方が望ましい。しかし、これに限られるものではなく、設計の意図するところに従って、たとえばチップ高周波回路３２と電磁気的に接続するためのスロットパターンを形成してもよく、またパターンを形成しなくてもよい。
【００３７】
図４は、信号線１３および表グランド１４を拡大した斜視図である。図４に示すように、表グランド１４と裏グランド１６とを接続する導電貫通孔群２２は、各々が信号線１３の中心線から実効波長の１／４以下の距離で設けられる。また、導電貫通孔群２２の各々は、実効波長の１／４以下の間隔で設けられる。このように導電貫通孔群２２を配置することにより、表グランド１４と裏グランド１６との高周波電位が等しくなり、表グランド１４は裏グランド１６に高周波的に短絡終端されることになる。これは、高周波信号の出力レベルが大きい場合に特に有効となる。
【００３８】
一方、チップ高周波回路３２からの電磁波を封止することも必要である。本実施の形態における高周波半導体装置は、従来のようにチップ高周波回路にキャップを被せて電磁波的に封止するのではなく、図１に示すようにチップ搭載エリア１９の内側にバンプ４０を配置することにより電磁波的に封止している。すなわち、基板高周波回路１２のチップ搭載エリア１９の周囲領域２０を少なくともコプレーナ型線路とする。そして、後述するようにチップ高周波回路３２のチップ周縁部３７に周縁バンプ４１を配置し、図１に示すように信号バンプが接続される信号線１３を挟む表グランド１４の所定エリアに、表グランド１４と裏グランド１６とを接続する導電貫通孔２２を形成している。
【００３９】
図５は、高周波半導体チップ３０の平面図である。高周波半導体チップ３０の内側を中心としてチップ高周波回路３２が形成され、チップ周縁部３７には半導体パターンとして信号電極３３を挟んでチップ周縁グランド３８が形成されている。また、チップ周縁部３７には、チップ内側を取り囲むように、周縁バンプ４１が配置されている。この周縁バンプ４１は、周縁グランドバンプ４３と周縁信号バンプ４２とに大別される。周縁信号バンプ４２は、互いに隣接することなく配置され、周縁グランドバンプ４３の間隔は、原則として実効波長の１／４以下となっている。
【００４０】
実効波長は、使用周波数、高周波半導体チップ３０の半導体基材、半導体基材上に形成された各種の層、配線基板１０の基板基材１１等の誘電率、バンプによって高周波半導体チップ３０と配線基板１０との間に構成されるギャップ空間等の誘電率、または各種導体を含めた３次元的形状等から決まり、一般的にはミリ波では数ミリから百ミクロン程度になる。
【００４１】
周縁バンプ４１の間隔がこの実効波長の１／４以下（ミリ波では１ミリ前後から数十ミクロン前後）であれば、この周縁バンプ４１を超えて電磁波は出ていくことができない。すなわち、互いに隣り合った周縁グランドバンプ４３とその周縁グランドバンプ４３が接続される表グランド１４と裏グランド１６とで囲まれた部分を導波管と見なすことができ、導波管モードとして発生する電磁波がカットオフとなり、電磁波の漏れを防ぐことができるからである。なお、理論的には、隙間の２倍がカットオフ周波数、すなわち実効波長の１／２以下の間隔で減衰が急に大きくなることが知られている。しかし、それは理論的な導波管の場合であって、上述した見なし導波管の場合には、マクロ的にもミクロ的にも凹凸があり管長も短いため、十分に安定してカットオフするためには実効波長の１／４以下とするのが適当であることがわかった。
【００４２】
このように、高周波半導体チップに周縁バンプ４１を配置することにより、高周波半導体チップ３０の周囲すべてを導電体のキャップ５０で囲む必要がなくなり、チップ高周波回路３２から放射される電磁波をギャップ空間に閉じ込めて電磁波的に封止することが可能となる。この方法によると、グランドバンプを含むバンプ数が従来よりも増加することになるが、これは配線基板１０との接合に際してメカニカル的な強度が増す点、および配線基板１０側の高周波回路１２および高周波半導体チップ３０側の高周波回路３２をグランド強化することになる点からも望ましいものである。また、図６に示すように、信号電極３３等を除きチップ周縁部３７に壁状グランドバンプ３９を断続的に配してチップ内側を取り囲むようにしてもよい。
【００４３】
また、高周波半導体チップ３０を図７に示すように、高周波半導体チップ３０の背面に背面グランド３５を形成し、チップ高周波回路３２の表面グランド３４と背面グランド３５の間にスルーホール３６を設けることにより、高周波半導体チップ３０の背面方向からの電磁波的な封止を強化するようにしてもよい。電磁波は誘電率が高い場合より低い場合の方が空間への放射が強いため、半導体基材の誘電率が低い場合や、高出力の場合に図７に示す構造をとるのが望ましい。
【００４４】
図８は、フリップチップボンディングをまだ行わない状態におけるワイヤバンピングによるバンプの一般的な形状を示す側面図である。バンプの一般的な寸法としては、直径５０〜１５０ミクロン程度であり、フリップチップ後の高さは２０〜６０ミクロン程度である。このバンプは、ウェハ工程終了後またはダイシング後に形成できるので、バンプの配置は全く自由であり、ワイヤ径、バンピング条件およびフリップチップボンディング条件を変えることにより所望するギャップを形成することができるため、非常に好適である。これは、すべてのさまざまな形状を有する高周波半導体チップに対して簡単に適用できる。
【００４５】
なお、バンプを電解メッキ等によって形成する場合、バンプの配置を変更しようとすれば、マスクの変更はもちろん、メッキ条件をやり直す必要がある。また、バンプの高さを変更しようとすると、レジスト厚さの変更にもなる。また、露光によるレジストの開口を安定して行なえるのは、２０数ミクロンが限度であり、この数値がバンプ高さの限界値となる。これらはウェハ工程で行わなければいけないため、検討に要する期間とコストとが上述したバンピングの場合と比較して比べものにならないほど増加することになる。
【００４６】
図９は、高周波半導体チップ３０の周縁信号バンプ４２と配線基板上の高周波信号線１３とを拡大した斜視図である。信号線１３の両側には、信号線１３とコプレーナを構成する表グランド１４ａおよび１４ｂが配置され、信号線１３を挟んで高周波半導体チップ３０に近い位置（黒丸で示す位置）に表グランド１４ａおよび１４ｂと裏グランド１６とを接続する導電貫通孔２２ａおよび２２ｂが設けられる。また、高周波半導体チップ３０の信号電極３３に形成された周縁信号バンプ４２は、周縁グランドバンプ４３ａおよび４３ｂに挟まれている。周縁信号バンプ４２、周縁グランドバンプ４３ａおよび４３ｂは、それぞれ配線基板の信号線１３の内部端子１８、表グランド１４ａおよび１４ｂに接続される。
【００４７】
導電貫通孔２２ａおよび２２ｂの位置は、それぞれ周縁グランドバンプ４３ａおよび４３ｂから実効波長の１／４以下の距離である。また、導電貫通孔２２ａおよび２２ｂは、信号線１３の中心線から実効波長の１／４以下の距離のエリア内にある。信号線の出入口であるこの位置に、導電貫通孔２２ａおよび２２ｂを配置することにより、この付近の表グランド１４ａと１４ｂとの高周波電位が等しくなり、表グランドと裏グランドとが短絡終端され良好な伝送線路として使用することが可能となる。
【００４８】
なお、導電貫通孔２２の長さは、表グランド１４と裏グランド１６との距離、すなわち図９に示す高周波半導体装置の場合には基板基材１１の厚さに相当する。この基板基材１１の厚さが厚すぎては導電貫通孔のインダクタンスが大きくなり、表グランド１４と裏グランド１６との高周波電位の差が大きくなる。さらに、信号線１３の配線幅およびその両側の表グランド１４ａと１４ｂとの間に位置する両スペースの幅が広くなるため、周縁バンプ４３ａと４３ｂとの距離が離れてしまい、実効波長の１／４以下にすることができなくなる。一方、基板基材１１の厚さが薄すぎては基板高周波回路１２の配線幅が細くなるため伝送ロスが大きくなって不適当であり、また、各種の製造バラツキが高周波特性上、無視できなくなる。さらに、メカニカル的な面からも好ましくない。したがって、好適な高周波特性を備えた高周波半導体装置を実現するためには、基板基材１１の厚さの範囲がある程度決まってくる。本実施の形態における高周波半導体装置は上述した条件で１５０ミクロンが最適であるとして選択したが、一般にマイクロ波やミリ波で使用される場合、基板基材１１の厚さは１００〜１０００ミクロンの範囲内で適当な値が見出される場合が多い。
【００４９】
図１０は、本実施の形態における高周波半導体装置の外縁グランド１５とキャップ５０との接合部を拡大した断面図である。外縁グランド１５とキャップ５０との接合に導電性接合材６０として高温半田を使用しリフローしている。そのため、半田が内外へ流れ出さないように、基板高周波回路１２の表グランド１４と外縁グランド１５とがつながる導体パターンにし、その上に半田流れ止めとして半田ダム２５を配している。また、図１１に示すように、表グランド１４と外縁グランド１５とを分離した導体パターンにしてもよい。導電性接合部６０にＡｕとＡｕとの熱圧着の接続を使用した場合、図１０に示す半田ダム２５を省略でき、また図１１に示すような表グランド１４と外縁グランド１５とを分離する必要がなくなる。また、溶接によって接続してもよい。
【００５０】
図１２は、キャップ５０を拡大した斜視図である。キャップ５０は、主にセラミックのキャップ基材からなり、外縁グランド１５と接するキャップ縁部５５およびキャップ５０の内面部５７に、磁性粉を含んだ導電材料を塗布し焼成したものを使用しているため電磁波吸収作用も有している。しかし、本実施の形態においては、上述したように高周波半導体チップ３０からの電磁波の放出を封止しているため、キャップ５０にメカニカル的な封止機能と気密的な封止機能を持たせればよい。したがって、キャップ５０に導電性のない、たとえばセラミックのみからなるキャップを用いてもよい。
【００５１】
本実施の形態における高周波半導体装置においては、高周波半導体チップ３０に湿度や温度の影響を受けやすい性質のものを使用しているため、気密封止は必須である。したがって、キャップ縁部５５に導体を形成し、高温半田を用いて気密化している。しかし、構成素材や用途に応じ、気密封止の必要性が低ければ、ガラスシールを用いてもよく、この場合キャップ縁部に導体を施す必要はなくなる。同様に、気密封止の必要性が低ければ、樹脂キャップや樹脂ポッティングを用いてもよい。なお、キャップではなく樹脂ポッティングを使用した場合、基板高周波回路上および高周波半導体チップのギャップも樹脂で満たされてしまう。このため、キャップを用いた場合と違い基板高周波回路および高周波半導体チップの周囲が大気ではなくなるため、樹脂の高周波特性を考慮した高周波設計が必要となる。したがって、ミリ波のような高周波における比誘電率や誘電体損などを考慮すると、用途は限られたものとなる。
【００５２】
図１３は、外部端子１７へ延びる信号線１３とキャップ縁部５５とが交わる部分を拡大した断面図であり、図１４はその平面図である。信号線１３の上には、信号線１３の両側の外縁グランド１５にもかかるように交差部セラミック層２６およびその上部に交差部導体層２７が設けられる。このようにして、信号線１３と導電接合材６０とが短絡しないようにしている。この部分では、交差部セラミック層２６等により実効誘電率が変化するので、整合がとれるように信号線１３の幅等を変えている。
【００５３】
以上説明したように、本実施の形態における高周波半導体装置によれば、高周波半導体チップに実効波長の１／４以下の間隔をおいて周縁バンプを設け、基板高周波回路の信号線の出入口の所定のエリア内に表グランドと裏グランドとを接続する導電貫通孔を設けているので、高周波半導体チップ内側の高周波回路を電磁波的に封止することができる。このため、高周波半導体装置における高周波設計が容易となり、サイズを小型化することができる。また、高周波信号線に沿って所定のエリア内に導電貫通孔群を設けているので、高周波信号線の電磁波的封止を強化することができる。したがって、高周波半導体チップを収納する高周波パッケージの設計作成が極めて容易となる。
【００５４】
［実施の形態２］
図１５は、本発明の実施の形態２における高周波半導体装置の断面を示す図である。図１および図２に示す実施の形態１における高周波半導体装置と比較して、裏グランド１６の下方に基板下層基材２４を設けた点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰返さない。このように、基板下層基材２４を設けることにより、実施の形態１における高周波半導体装置の効果に加え、さらにメカニカル的に強度なものとなる。
【００５５】
［実施の形態３］
図１６は、本発明の実施の形態３における高周波半導体装置の断面を示す図である。図１および図２に示す実施の形態１における高周波半導体装置と比較して、基板高周波回路１２上に複数の高周波半導体チップ３０ａおよび３０ｂを搭載した点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。実施の形態１における高周波半導体装置において述べたのと同様に、高周波半導体チップ３０ａおよび３０ｂには高周波信号の実効波長の１／４以下の間隔で周辺バンプ４１が形成されている。さらに、高周波半導体チップ３０の信号バンプと信号線１３とが接続される付近には、周縁バンプ４１から実効波長の１／４以下の距離で、かつ信号線１３から実効波長の１／４以下の距離のエリア内に、表グランド１４と裏グランド１６とを接続する導電貫通孔２２が形成されている。
【００５６】
高周波半導体チップ３０ａおよび３０ｂの各々は、周縁バンプ４１によりチップ高周波回路３２からの電磁波の放出が封止されているので、従来技術で説明したような複雑な電磁波吸収ブロックを配置したり、高周波半導体チップをそれぞれ個別パッケージに収めてから配線基板に搭載する必要はない。したがって、図１９または図２０に示す従来の複数の高周波半導体チップを搭載した高周波半導体装置と比較して、良好な高周波特性を発揮することができ、サイズを小型化でき、さらにコスト面でも有利である。
【００５７】
また、図１６には高周波半導体チップを２個搭載しているが、高周波半導体チップの数がさらに増えた場合でも、各高周波半導体チップの周縁部に周縁バンプを形成することにより電磁波的な封止が行えるので、設計が非常に容易となる。
【００５８】
なお、実施の形態１〜３における高周波半導体装置としてミリ波のものを用いて説明したが、ミリ波よりも低い周波数や、ミリ波より高い周波数の高周波半導体装置においても本発明を適用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態１における高周波半導体装置の平面図である。
【図２】図１に示す高周波半導体装置のＸ−Ｙにおける断面を示す図である。
【図３】本発明の実施の形態１における高周波半導体装置のチップ搭載エリアをさらに詳細に説明するための図である。
【図４】本発明の実施の形態１における高周波半導体装置の信号線を拡大した斜視図である。
【図５】本発明の実施の形態１における高周波半導体装置の高周波半導体チップの平面図である。
【図６】本発明の実施の形態１における高周波半導体装置のバンプの他の配置方法を説明するための斜視図である。
【図７】本発明の実施の形態１における高周波半導体装置の他の高周波半導体チップを説明するための断面図である。
【図８】本発明の実施の形態１における高周波半導体装置のバンプの形状を説明するための図である。
【図９】本発明の実施の形態１における高周波半導体装置の高周波半導体チップの周縁信号バンプと信号線とが接続される部分を拡大した斜視図である。
【図１０】本発明の実施の形態１における高周波半導体装置の外縁グランドとキャップとの接合部を拡大した断面図である。
【図１１】他の外縁グランドとキャップとを接合する方法を説明するための断面図である。
【図１２】本発明の実施の形態１における高周波半導体装置のキャップの斜視図である。
【図１３】本発明の実施の形態１における高周波半導体装置の信号線とキャップ縁部との交差部の断面図である。
【図１４】本発明の実施の形態１における高周波半導体装置の信号線とキャップ縁部との交差部の平面図である。
【図１５】本発明の実施の形態２における高周波半導体装置の断面を示す図である。
【図１６】本発明の実施の形態３における高周波半導体装置の断面を示す図である。
【図１７】最初の従来技術における高周波パッケージの断面を示す図である。
【図１８】２番目の従来技術における高周波パッケージの断面を示す図である。
【図１９】３番目の従来技術における高周波パッケージの断面を示す図である。
【図２０】４番目の従来技術における高周波パッケージの断面を示す図である。
【符号の説明】
１０ 配線基板
１１ 基板基材
１２ 基板高周波回路
１３ 信号線
１４ 表グランド
１５ 外縁グランド
１６ 裏グランド
１８ 内部端子部
１９ チップ搭載エリア
２０ 周囲領域
２２ 導電貫通孔
３０ 高周波半導体チップ
３２ チップ高周波回路
３７ チップ周縁部
４１ 周縁バンプ
４２ 周縁信号バンプ
４３ 周縁グランドバンプ
５０ キャップ
【発明の属する技術分野】
本発明は、マイクロ波やミリ波などの高周波領域で使用される高周波半導体装置に関し、特に、高周波特性に優れた高周波半導体装置に関する。
【０００２】
【従来の技術】
近年、情報処理装置の処理速度の向上や、画像処理装置の高解像度化等に伴い、３０Ｇ〜３００ＧＨｚのミリ波帯、その前後の周波数のセンチ波帯、または準ミリ波帯のような高周波での高速、大容量のパーソナル通信が注目されている。このような通信においては、高周波の特性を生かすことはもちろん、小サイズで、低コストであり、さらに開発期間の短い高周波パッケージの開発が必要となる。
【０００３】
一般に、高周波パッケージでは、電磁波的、気密的、およびメカニカル的な３つの観点から、封止を施す必要があることが多い。メカニカル的な観点からすると、封止することの理由は一般の半導体パッケージと同様である。気密的な観点からすると、封止することの理由は一般に高周波半導体チップは湿気や温度の変化によって高周波特性に影響することが多いためである。
【０００４】
電磁波的な観点からの封止に関しては、ミリ波帯やその前後の周波数の高周波パッケージにおいては、携帯電話またはＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ−ｐｈｏｎｅ Ｓｙｓｔｅｍ ）等のミリ波帯でもやや低い周波数の高周波パッケージでは問題にならなかったファクタが、高周波半導体装置の設計において重要なポイントとなる。すなわち、ミリ波帯の領域では、波長が大気中で１〜１０ミリという長さであり、パッケージを構成する材料の誘電率を考慮すると実効波長は１００ミクロン程度から数ミリとなる。この長さは、高周波半導体チップ、パッケージまたは高周波回路のサイズのスケールに相当するため、これらの３次元的形状と誘電率や誘電体損等の材料特性とが高周波パッケージの高周波特性に及ぼす影響は大きい。このため、パッケージ内部での３次元的形状の設計が重要なファクタとなってくる。
【０００５】
図１７は、最初の従来の高周波パッケージの断面を示す図である。この高周波パッケージは、配線基板１０、高周波回路３２が形成された高周波半導体チップ３０、複数のバンプ４０およびキャップ５０を含む。配線基板１０上には高周波半導体チップ３０がチップボンディングによって接続されている。高周波半導体チップ３０のバンプ４０には、入力用、出力用、電源用、バイアス用等の信号バンプといくつかのグランドバンプとが含まれる。これらのバンプは、専ら高周波半導体チップ３０の接続のために使用されている。また、キャップ５０は、気密的およびメカニカル的にだけでなく、電磁波的にも封止するために、たとえばメタル製のものが使用されている。
【０００６】
図１８は、２番目の従来の高周波パッケージの断面を示す図である。この高周波パッケージは、特開平４−７９２５５号公報に開示された発明である。図１７に示す最初の従来技術と異なる点は、キャップ５０の内部に高周波半導体チップ３０と配線基板１０とのギャップから放射される電磁波を吸収し、不要な干渉や反射を防ぐための電磁波吸収ブロック７０が設けられている点である。
【０００７】
図１９は、３番目の従来の高周波パッケージの断面を示す図である。図１７に示す最初の従来技術と異なる点は、高周波半導体の多機能化や高周波特性の良化等を目的として、配線基板１０とキャップ５０によって構成されるパッケージの内部空間に、複数の高周波半導体チップ３０ａおよび３０ｂを搭載した点である。
【０００８】
図２０は、４番目の従来の高周波パッケージの断面およびその作製手順を示す図である。この高周波パッケージは、配線基板１０、個別パッケージ５２ａと５２ｂ、およびガードキャップ５６を含む。図２０（ｂ）に示すように、高周波半導体チップ３０ａおよび３０ｂはそれぞれ個別パッケージ５２ａおよび５２ｂに収められ、この個別パッケージ５２ａおよび５２ｂが反転されて配線基板１０のパッケージ挿入孔２８に収められる。このようにして作製された高周波パッケージは、図２０（ａ）に示すように、個別パッケージ５２ｂ側の高周波信号線５８と配線基板１０側の高周波信号線５９とが接続され、さらに配線基板１０の高周波信号線５９の露出部がガードキャップ５６で覆われる。
【０００９】
【発明が解決しようとする課題】
しかし、図１７に示す最初の従来技術においては、高周波半導体チップ３０の周縁部にバンプ４０が接続されるが、このバンプは専ら高周波半導体チップ３０の接続のために使用される。したがって、高周波半導体チップ３０の内側にあるチップ高周波回路３２から放射される電磁波が、高周波半導体チップ３０と配線基板１０とのギャップから洩れ出してしまう。このため、メタル製のキャップ５０の内面で電磁波の反射や干渉が起こり、雑音レベルの増加やリップルの発生等が起こり、低ノイズで広帯域などの優れた特性を有する高性能な高周波パッケージを実現することは困難であるという問題点があった。
【００１０】
また、図１８に示す２番目の従来技術においては、高周波半導体チップ３０と配線基板１０とのギャップから洩れ出す電磁波に対して、高周波特性を損なわないように適切な形状の電磁波吸収ブロック７０を適切な位置に配置しようとするものである。しかし、電磁波吸収ブロック７０の形状や配置の設計は難しく、シミュレーション→試作→測定評価という一連の過程を何回も繰返すことにより、ようやく最適化ができるようになる。したがって、開発期間が長くなり、設計コストも多大なものとなる。また、多品種化に対応して、さまざまな機能、さまざまなサイズおよびさまざまな電磁波の放射の仕方をする高周波半導体チップを収めた高周波パッケージが必要となるが、これらに対応した設計を個別に行わなければならない。また、通常は高周波半導体チップの開発設計と並行して高周波パッケージの開発設計を進めるのが望ましいが、高周波半導体チップを入手できないうちは高周波パッケージを試作して電磁波の放射の測定評価を行うことはできない。さらには、コスト引下げのためにウェハから取れるチップ数を増やしてチップ自体を小サイズ化しようとしたり、あるいはそれまで別のチップで別パッケージにしていたものをまとめて１チップ化し１パッケージ化しようとすると、チップサイズや配線基板の変更が必要となる。したがって、これを実現するためには、パッケージの３次元的形状の設計も最初からやり直す必要があるという問題点があった。
【００１１】
また、図１９に示す３番目の従来技術においては、高周波半導体チップ３０と配線基板１０とのギャップから電磁波が漏れ出し、キャップ５０を配線基板１０全体に被せても、高周波半導体チップ３０ａからの電磁波と高周波半導体チップ３０ｂからの電磁波が影響し合い、良好な高周波特性を達成することができない。このため、図１８に示す電磁波吸収ブロック等を配置することが試みられているが、高周波半導体チップの個数の増加により電磁波吸収ブロックの設計はその困難さが倍加し、また電磁波吸収ブロックだけでは対応しきれないという問題点もあった。
【００１２】
図２０に示す４番目の従来技術においては、高周波半導体チップ３０ａを収めた個別パッケージ５２ａと高周波半導体チップ３０ｂを収めた個別パッケージ５２ｂとが個別のユニットとなっているため、高周波パッケージの設計も容易となっている。しかし、個別パッケージ５２の高周波信号線５８と配線基板１０の高周波信号線５９との間に接続点が必要となる。したがって、高周波半導体チップを直接配線基板にフリップチップボンディングした場合に比べて、チップ高周波回路３２と図示しない基板高周波回路との間に、１チップにつき接続点が２カ所増加することになる。接続点は一般に不要反射が生じやすく、この不要反射の増加は高周波特性の低下を招くことなる。また、個別高周波パッケージの作製においては、フリップチップボンディングと個別のキャップ封止の２回の接続を要する。さらに、個別高周波パッケージの配線基板への搭載の接続を１回要する。したがって、１チップにつき合計３回の接続が必要となり、高周波特性の低下を招くという問題点があった。また、高周波半導体チップの搭載数が増えるにつれ、生産工程数が増えることになり、生産性が悪化することになる。また、高周波半導体チップの搭載数が増えるにつれて、配線基板のサイズもかなり大きなものとなる。さらには、個別パッケージ５２ａおよび５２ｂの高周波信号線５８と配線基板１０の高周波信号線５９とが同一平面上にあることが高周波的には望ましいため、配線基板１０にパッケージ挿入孔２８が必要となり、生産工程がさらに増えることになる。
【００１３】
なお、図２０に示す従来技術においては、配線基板１０上の高周波信号線５９のうち個別パッケージによって覆われなかった部分にガードキャップ５６を搭載している。このような個別パッケージには覆われない高周波信号線の部分が１チップにつき１カ所程度生ずることを考慮すれば、その数だけガードキャップ５６の搭載が必要となることになる。
【００１４】
本発明は、上記問題点を解決するためになされたものであり、請求項１〜９に記載の発明の目的は、良好な高周波特性の発揮および小サイズ化が可能であり、開発期間およびコストの削減が可能な電磁波的な封止構造を備えた高周波半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
請求項１に記載の高周波半導体装置は、一方の面に第１のグランドを含む基板高周波回路が形成され、他方の面に第２のグランドが形成された配線基板と、チップ高周波回路が形成された高周波半導体チップを囲むようにチップ周縁部に第１の所定長さ以下の間隔で設けられたグランドバンプを含む周縁バンプと、高周波半導体チップの信号バンプが接続される信号線から第１の所定長さ以下で、かつ周縁バンプから第１の所定長さ以下の領域に設けられた第１のグランドと第２のグランドとを接続する導電貫通孔とを含み、第１の所定長さは、高周波信号の実効波長の１／４である。
【００１６】
周縁バンプは、高周波半導体チップを囲むようにチップ周縁部に設けられるので、導波管モードとして発生する電磁波がカットオフになり、電磁波の漏れを防ぐことが可能となる。また、周縁バンプの間隔を高周波信号の実効波長の１／４以下とすることにより、確実に電磁波の漏れを防ぐことが可能になる。
【００１７】
請求項２に記載の高周波半導体装置は、請求項１記載の高周波半導体装置であって、基板高周波回路のチップ搭載エリアの周囲領域はコプレーナ型線路である。
【００１８】
基板高周波回路のチップ搭載エリアの周囲領域がコプレーナ型線路になっているため、狭い間隔で周縁バンプを配置することが可能となる。
【００２１】
請求項３に記載の高周波半導体装置は、請求項１または２記載の高周波半導体装置であって、周縁バンプはワイヤによるバンピングによって形成される。
【００２２】
周縁バンプがワイヤによるバンピングによって形成されるので、ウェハ工程終了後またはダイシング後に、任意の位置に周縁バンプを配置することが可能となり、さまざまな高周波半導体チップを所望する位置に配置変更することができ、形成条件の変更により生ずる形状の変更が容易となる。
【００２３】
請求項４に記載の高周波半導体装置は、請求項１〜３のいずれかに記載の高周波半導体装置であって、高周波半導体チップは、一方の面に第３のグランドを含むチップ高周波回路が形成され、他方の面に第３のグランドとスルーホールで接続される第４のグランドが形成される。
【００２４】
高周波半導体チップの第３のグランドと第４のグランドとをスルーホールで接続するので、高周波半導体チップの背面からの電磁波の放射防止を強化することが可能となる。
【００２５】
請求項５に記載の高周波半導体装置は、請求項１〜４のいずれかに記載の高周波半導体装置であって、高周波半導体装置はさらに信号線から第２の所定長さ以下の領域に第２の所定長さ以下の間隔で設けられた第１のグランドと第２のグランドとを接続する導電貫通孔群を含み、第２の所定長さは、高周波信号の実効波長の１／４である。
【００２６】
高周波信号線を囲むように導電貫通孔群が設けられるので、高周波信号線からの電磁波の放射を防止することが可能となる。また、高周波信号線を実効波長の１／４以下の間隔で囲むように導電貫通孔群を設けるので、電磁波の放射を確実に防止することが可能となる。
【００２９】
請求項６に記載の高周波半導体装置は、請求項１〜５のいずれかに記載の高周波半導体装置であって、高周波半導体装置はさらに配線基板の基板高周波回路が形成される面を気密封止するキャップを含む。
【００３０】
キャップにより、高周波半導体チップが気密的に封止されるので、湿度や温度の影響を受けにくくなり、高周波半導体チップの高周波特性を良好に保つことが可能になる。
【００３１】
請求項７に記載の高周波半導体装置は、請求項１〜６のいずれかに記載の高周波半導体装置であって、基板高周波回路に複数の高周波半導体チップが搭載される。
【００３２】
複数の高周波半導体チップが搭載された場合にも、各々の高周波半導体チップからの電磁波の漏れが防止されるので、高周波半導体チップ間の干渉を防ぐことができ、良好な高周波特性を実現できるとともに、複雑な電磁波吸収ブロックを配置等する必要がなくなる。
【００３３】
【発明の実施の形態】
［実施の形態１］
図１は、本発明の実施の形態１における高周波半導体装置の平面図である。高周波半導体装置は、配線基板１０、図示しない高周波半導体チップおよび導電性のキャップ５０を含む。配線基板１０の表側には、基板高周波回路１２および外縁グランド１５が形成される。基板高周波回路１２には、入力、出力、電源およびバイアス等の信号配線１３と表グランド１４とから構成される。信号配線１３の周囲には、基板基材を貫いて導電貫通孔２２が形成されている。
【００３４】
点線１９は、高周波半導体チップ３０を実装するチップ搭載エリアを示しており、その周囲領域２０を含めコプレーナ線路を形成している。高周波半導体チップは、チップ搭載エリアに、バンプ４０によってフリップチップボンディングで実装されている。
【００３５】
図２は、図１に示す本実施の形態における高周波半導体装置のＸ−Ｙにおける断面を示す図である。高周波半導体チップ３０が図１に示すチップ搭載エリア１９に搭載されているところを示しており、また導電貫通孔２２が基板基材１１を貫いて外縁グランド１５および裏グランド１６に接続されているところを示している。
【００３６】
図３は、図１に示すチップ搭載エリア１９を詳細に説明するための平面図である。図３（ａ）は、チップ搭載エリア１９の領域を示している。また、図３（ｂ）に示す周囲領域２０は、コプレーナ線路で形成されることを示している。図３（ｃ）に示すチップ搭載エリア１９の中央部２１は、チップ高周波回路３２と基板高周波回路１２とが不要なカップリングを起こさないように、グランドまたはコプレーナ型線路とすることが望ましい。この不要なカップリングは、バンプ４０のインダクタンスを低くするためにバンプ高さを低くした場合等において起こりやすくなる。特に、出力の信号線は高周波信号が通過するので、コプレーナ型である方が望ましい。しかし、これに限られるものではなく、設計の意図するところに従って、たとえばチップ高周波回路３２と電磁気的に接続するためのスロットパターンを形成してもよく、またパターンを形成しなくてもよい。
【００３７】
図４は、信号線１３および表グランド１４を拡大した斜視図である。図４に示すように、表グランド１４と裏グランド１６とを接続する導電貫通孔群２２は、各々が信号線１３の中心線から実効波長の１／４以下の距離で設けられる。また、導電貫通孔群２２の各々は、実効波長の１／４以下の間隔で設けられる。このように導電貫通孔群２２を配置することにより、表グランド１４と裏グランド１６との高周波電位が等しくなり、表グランド１４は裏グランド１６に高周波的に短絡終端されることになる。これは、高周波信号の出力レベルが大きい場合に特に有効となる。
【００３８】
一方、チップ高周波回路３２からの電磁波を封止することも必要である。本実施の形態における高周波半導体装置は、従来のようにチップ高周波回路にキャップを被せて電磁波的に封止するのではなく、図１に示すようにチップ搭載エリア１９の内側にバンプ４０を配置することにより電磁波的に封止している。すなわち、基板高周波回路１２のチップ搭載エリア１９の周囲領域２０を少なくともコプレーナ型線路とする。そして、後述するようにチップ高周波回路３２のチップ周縁部３７に周縁バンプ４１を配置し、図１に示すように信号バンプが接続される信号線１３を挟む表グランド１４の所定エリアに、表グランド１４と裏グランド１６とを接続する導電貫通孔２２を形成している。
【００３９】
図５は、高周波半導体チップ３０の平面図である。高周波半導体チップ３０の内側を中心としてチップ高周波回路３２が形成され、チップ周縁部３７には半導体パターンとして信号電極３３を挟んでチップ周縁グランド３８が形成されている。また、チップ周縁部３７には、チップ内側を取り囲むように、周縁バンプ４１が配置されている。この周縁バンプ４１は、周縁グランドバンプ４３と周縁信号バンプ４２とに大別される。周縁信号バンプ４２は、互いに隣接することなく配置され、周縁グランドバンプ４３の間隔は、原則として実効波長の１／４以下となっている。
【００４０】
実効波長は、使用周波数、高周波半導体チップ３０の半導体基材、半導体基材上に形成された各種の層、配線基板１０の基板基材１１等の誘電率、バンプによって高周波半導体チップ３０と配線基板１０との間に構成されるギャップ空間等の誘電率、または各種導体を含めた３次元的形状等から決まり、一般的にはミリ波では数ミリから百ミクロン程度になる。
【００４１】
周縁バンプ４１の間隔がこの実効波長の１／４以下（ミリ波では１ミリ前後から数十ミクロン前後）であれば、この周縁バンプ４１を超えて電磁波は出ていくことができない。すなわち、互いに隣り合った周縁グランドバンプ４３とその周縁グランドバンプ４３が接続される表グランド１４と裏グランド１６とで囲まれた部分を導波管と見なすことができ、導波管モードとして発生する電磁波がカットオフとなり、電磁波の漏れを防ぐことができるからである。なお、理論的には、隙間の２倍がカットオフ周波数、すなわち実効波長の１／２以下の間隔で減衰が急に大きくなることが知られている。しかし、それは理論的な導波管の場合であって、上述した見なし導波管の場合には、マクロ的にもミクロ的にも凹凸があり管長も短いため、十分に安定してカットオフするためには実効波長の１／４以下とするのが適当であることがわかった。
【００４２】
このように、高周波半導体チップに周縁バンプ４１を配置することにより、高周波半導体チップ３０の周囲すべてを導電体のキャップ５０で囲む必要がなくなり、チップ高周波回路３２から放射される電磁波をギャップ空間に閉じ込めて電磁波的に封止することが可能となる。この方法によると、グランドバンプを含むバンプ数が従来よりも増加することになるが、これは配線基板１０との接合に際してメカニカル的な強度が増す点、および配線基板１０側の高周波回路１２および高周波半導体チップ３０側の高周波回路３２をグランド強化することになる点からも望ましいものである。また、図６に示すように、信号電極３３等を除きチップ周縁部３７に壁状グランドバンプ３９を断続的に配してチップ内側を取り囲むようにしてもよい。
【００４３】
また、高周波半導体チップ３０を図７に示すように、高周波半導体チップ３０の背面に背面グランド３５を形成し、チップ高周波回路３２の表面グランド３４と背面グランド３５の間にスルーホール３６を設けることにより、高周波半導体チップ３０の背面方向からの電磁波的な封止を強化するようにしてもよい。電磁波は誘電率が高い場合より低い場合の方が空間への放射が強いため、半導体基材の誘電率が低い場合や、高出力の場合に図７に示す構造をとるのが望ましい。
【００４４】
図８は、フリップチップボンディングをまだ行わない状態におけるワイヤバンピングによるバンプの一般的な形状を示す側面図である。バンプの一般的な寸法としては、直径５０〜１５０ミクロン程度であり、フリップチップ後の高さは２０〜６０ミクロン程度である。このバンプは、ウェハ工程終了後またはダイシング後に形成できるので、バンプの配置は全く自由であり、ワイヤ径、バンピング条件およびフリップチップボンディング条件を変えることにより所望するギャップを形成することができるため、非常に好適である。これは、すべてのさまざまな形状を有する高周波半導体チップに対して簡単に適用できる。
【００４５】
なお、バンプを電解メッキ等によって形成する場合、バンプの配置を変更しようとすれば、マスクの変更はもちろん、メッキ条件をやり直す必要がある。また、バンプの高さを変更しようとすると、レジスト厚さの変更にもなる。また、露光によるレジストの開口を安定して行なえるのは、２０数ミクロンが限度であり、この数値がバンプ高さの限界値となる。これらはウェハ工程で行わなければいけないため、検討に要する期間とコストとが上述したバンピングの場合と比較して比べものにならないほど増加することになる。
【００４６】
図９は、高周波半導体チップ３０の周縁信号バンプ４２と配線基板上の高周波信号線１３とを拡大した斜視図である。信号線１３の両側には、信号線１３とコプレーナを構成する表グランド１４ａおよび１４ｂが配置され、信号線１３を挟んで高周波半導体チップ３０に近い位置（黒丸で示す位置）に表グランド１４ａおよび１４ｂと裏グランド１６とを接続する導電貫通孔２２ａおよび２２ｂが設けられる。また、高周波半導体チップ３０の信号電極３３に形成された周縁信号バンプ４２は、周縁グランドバンプ４３ａおよび４３ｂに挟まれている。周縁信号バンプ４２、周縁グランドバンプ４３ａおよび４３ｂは、それぞれ配線基板の信号線１３の内部端子１８、表グランド１４ａおよび１４ｂに接続される。
【００４７】
導電貫通孔２２ａおよび２２ｂの位置は、それぞれ周縁グランドバンプ４３ａおよび４３ｂから実効波長の１／４以下の距離である。また、導電貫通孔２２ａおよび２２ｂは、信号線１３の中心線から実効波長の１／４以下の距離のエリア内にある。信号線の出入口であるこの位置に、導電貫通孔２２ａおよび２２ｂを配置することにより、この付近の表グランド１４ａと１４ｂとの高周波電位が等しくなり、表グランドと裏グランドとが短絡終端され良好な伝送線路として使用することが可能となる。
【００４８】
なお、導電貫通孔２２の長さは、表グランド１４と裏グランド１６との距離、すなわち図９に示す高周波半導体装置の場合には基板基材１１の厚さに相当する。この基板基材１１の厚さが厚すぎては導電貫通孔のインダクタンスが大きくなり、表グランド１４と裏グランド１６との高周波電位の差が大きくなる。さらに、信号線１３の配線幅およびその両側の表グランド１４ａと１４ｂとの間に位置する両スペースの幅が広くなるため、周縁バンプ４３ａと４３ｂとの距離が離れてしまい、実効波長の１／４以下にすることができなくなる。一方、基板基材１１の厚さが薄すぎては基板高周波回路１２の配線幅が細くなるため伝送ロスが大きくなって不適当であり、また、各種の製造バラツキが高周波特性上、無視できなくなる。さらに、メカニカル的な面からも好ましくない。したがって、好適な高周波特性を備えた高周波半導体装置を実現するためには、基板基材１１の厚さの範囲がある程度決まってくる。本実施の形態における高周波半導体装置は上述した条件で１５０ミクロンが最適であるとして選択したが、一般にマイクロ波やミリ波で使用される場合、基板基材１１の厚さは１００〜１０００ミクロンの範囲内で適当な値が見出される場合が多い。
【００４９】
図１０は、本実施の形態における高周波半導体装置の外縁グランド１５とキャップ５０との接合部を拡大した断面図である。外縁グランド１５とキャップ５０との接合に導電性接合材６０として高温半田を使用しリフローしている。そのため、半田が内外へ流れ出さないように、基板高周波回路１２の表グランド１４と外縁グランド１５とがつながる導体パターンにし、その上に半田流れ止めとして半田ダム２５を配している。また、図１１に示すように、表グランド１４と外縁グランド１５とを分離した導体パターンにしてもよい。導電性接合部６０にＡｕとＡｕとの熱圧着の接続を使用した場合、図１０に示す半田ダム２５を省略でき、また図１１に示すような表グランド１４と外縁グランド１５とを分離する必要がなくなる。また、溶接によって接続してもよい。
【００５０】
図１２は、キャップ５０を拡大した斜視図である。キャップ５０は、主にセラミックのキャップ基材からなり、外縁グランド１５と接するキャップ縁部５５およびキャップ５０の内面部５７に、磁性粉を含んだ導電材料を塗布し焼成したものを使用しているため電磁波吸収作用も有している。しかし、本実施の形態においては、上述したように高周波半導体チップ３０からの電磁波の放出を封止しているため、キャップ５０にメカニカル的な封止機能と気密的な封止機能を持たせればよい。したがって、キャップ５０に導電性のない、たとえばセラミックのみからなるキャップを用いてもよい。
【００５１】
本実施の形態における高周波半導体装置においては、高周波半導体チップ３０に湿度や温度の影響を受けやすい性質のものを使用しているため、気密封止は必須である。したがって、キャップ縁部５５に導体を形成し、高温半田を用いて気密化している。しかし、構成素材や用途に応じ、気密封止の必要性が低ければ、ガラスシールを用いてもよく、この場合キャップ縁部に導体を施す必要はなくなる。同様に、気密封止の必要性が低ければ、樹脂キャップや樹脂ポッティングを用いてもよい。なお、キャップではなく樹脂ポッティングを使用した場合、基板高周波回路上および高周波半導体チップのギャップも樹脂で満たされてしまう。このため、キャップを用いた場合と違い基板高周波回路および高周波半導体チップの周囲が大気ではなくなるため、樹脂の高周波特性を考慮した高周波設計が必要となる。したがって、ミリ波のような高周波における比誘電率や誘電体損などを考慮すると、用途は限られたものとなる。
【００５２】
図１３は、外部端子１７へ延びる信号線１３とキャップ縁部５５とが交わる部分を拡大した断面図であり、図１４はその平面図である。信号線１３の上には、信号線１３の両側の外縁グランド１５にもかかるように交差部セラミック層２６およびその上部に交差部導体層２７が設けられる。このようにして、信号線１３と導電接合材６０とが短絡しないようにしている。この部分では、交差部セラミック層２６等により実効誘電率が変化するので、整合がとれるように信号線１３の幅等を変えている。
【００５３】
以上説明したように、本実施の形態における高周波半導体装置によれば、高周波半導体チップに実効波長の１／４以下の間隔をおいて周縁バンプを設け、基板高周波回路の信号線の出入口の所定のエリア内に表グランドと裏グランドとを接続する導電貫通孔を設けているので、高周波半導体チップ内側の高周波回路を電磁波的に封止することができる。このため、高周波半導体装置における高周波設計が容易となり、サイズを小型化することができる。また、高周波信号線に沿って所定のエリア内に導電貫通孔群を設けているので、高周波信号線の電磁波的封止を強化することができる。したがって、高周波半導体チップを収納する高周波パッケージの設計作成が極めて容易となる。
【００５４】
［実施の形態２］
図１５は、本発明の実施の形態２における高周波半導体装置の断面を示す図である。図１および図２に示す実施の形態１における高周波半導体装置と比較して、裏グランド１６の下方に基板下層基材２４を設けた点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰返さない。このように、基板下層基材２４を設けることにより、実施の形態１における高周波半導体装置の効果に加え、さらにメカニカル的に強度なものとなる。
【００５５】
［実施の形態３］
図１６は、本発明の実施の形態３における高周波半導体装置の断面を示す図である。図１および図２に示す実施の形態１における高周波半導体装置と比較して、基板高周波回路１２上に複数の高周波半導体チップ３０ａおよび３０ｂを搭載した点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。実施の形態１における高周波半導体装置において述べたのと同様に、高周波半導体チップ３０ａおよび３０ｂには高周波信号の実効波長の１／４以下の間隔で周辺バンプ４１が形成されている。さらに、高周波半導体チップ３０の信号バンプと信号線１３とが接続される付近には、周縁バンプ４１から実効波長の１／４以下の距離で、かつ信号線１３から実効波長の１／４以下の距離のエリア内に、表グランド１４と裏グランド１６とを接続する導電貫通孔２２が形成されている。
【００５６】
高周波半導体チップ３０ａおよび３０ｂの各々は、周縁バンプ４１によりチップ高周波回路３２からの電磁波の放出が封止されているので、従来技術で説明したような複雑な電磁波吸収ブロックを配置したり、高周波半導体チップをそれぞれ個別パッケージに収めてから配線基板に搭載する必要はない。したがって、図１９または図２０に示す従来の複数の高周波半導体チップを搭載した高周波半導体装置と比較して、良好な高周波特性を発揮することができ、サイズを小型化でき、さらにコスト面でも有利である。
【００５７】
また、図１６には高周波半導体チップを２個搭載しているが、高周波半導体チップの数がさらに増えた場合でも、各高周波半導体チップの周縁部に周縁バンプを形成することにより電磁波的な封止が行えるので、設計が非常に容易となる。
【００５８】
なお、実施の形態１〜３における高周波半導体装置としてミリ波のものを用いて説明したが、ミリ波よりも低い周波数や、ミリ波より高い周波数の高周波半導体装置においても本発明を適用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態１における高周波半導体装置の平面図である。
【図２】図１に示す高周波半導体装置のＸ−Ｙにおける断面を示す図である。
【図３】本発明の実施の形態１における高周波半導体装置のチップ搭載エリアをさらに詳細に説明するための図である。
【図４】本発明の実施の形態１における高周波半導体装置の信号線を拡大した斜視図である。
【図５】本発明の実施の形態１における高周波半導体装置の高周波半導体チップの平面図である。
【図６】本発明の実施の形態１における高周波半導体装置のバンプの他の配置方法を説明するための斜視図である。
【図７】本発明の実施の形態１における高周波半導体装置の他の高周波半導体チップを説明するための断面図である。
【図８】本発明の実施の形態１における高周波半導体装置のバンプの形状を説明するための図である。
【図９】本発明の実施の形態１における高周波半導体装置の高周波半導体チップの周縁信号バンプと信号線とが接続される部分を拡大した斜視図である。
【図１０】本発明の実施の形態１における高周波半導体装置の外縁グランドとキャップとの接合部を拡大した断面図である。
【図１１】他の外縁グランドとキャップとを接合する方法を説明するための断面図である。
【図１２】本発明の実施の形態１における高周波半導体装置のキャップの斜視図である。
【図１３】本発明の実施の形態１における高周波半導体装置の信号線とキャップ縁部との交差部の断面図である。
【図１４】本発明の実施の形態１における高周波半導体装置の信号線とキャップ縁部との交差部の平面図である。
【図１５】本発明の実施の形態２における高周波半導体装置の断面を示す図である。
【図１６】本発明の実施の形態３における高周波半導体装置の断面を示す図である。
【図１７】最初の従来技術における高周波パッケージの断面を示す図である。
【図１８】２番目の従来技術における高周波パッケージの断面を示す図である。
【図１９】３番目の従来技術における高周波パッケージの断面を示す図である。
【図２０】４番目の従来技術における高周波パッケージの断面を示す図である。
【符号の説明】
１０ 配線基板
１１ 基板基材
１２ 基板高周波回路
１３ 信号線
１４ 表グランド
１５ 外縁グランド
１６ 裏グランド
１８ 内部端子部
１９ チップ搭載エリア
２０ 周囲領域
２２ 導電貫通孔
３０ 高周波半導体チップ
３２ チップ高周波回路
３７ チップ周縁部
４１ 周縁バンプ
４２ 周縁信号バンプ
４３ 周縁グランドバンプ
５０ キャップ
Claims (7)
- 一方の面に第１のグランドを含む基板高周波回路が形成され、他方の面に第２のグランドが形成された配線基板と、
チップ高周波回路が形成された高周波半導体チップを囲むようにチップ周縁部に第１の所定長さ以下の間隔で設けられたグランドバンプを含む周縁バンプと、
前記高周波半導体チップの信号バンプが接続される信号線から前記第１の所定長さ以下で、かつ前記周縁バンプから前記第１の所定長さ以下の領域に設けられた前記第１のグランドと前記第２のグランドとを接続する導電貫通孔とを含み、
前記第１の所定長さは、高周波信号の実効波長の１／４である、高周波半導体装置。 - 前記基板高周波回路のチップ搭載エリアの周囲領域はコプレーナ型線路である、請求項１記載の高周波半導体装置。
- 前記周縁バンプは、ワイヤによるバンピングによって形成される、請求項１または２記載の高周波半導体装置。
- 前記高周波半導体チップの一方の面に第３のグランドを含むチップ高周波回路が形成され、他方の面に前記第３のグランドとスルーホールで接続される第４のグランドが形成される、請求項１〜３のいずれかに記載の高周波半導体装置。
- 前記高周波半導体装置はさらに、前記信号線から第２の所定長さ以下の領域に前記第２の所定長さ以下の間隔で設けられた前記第１のグランドと前記第２のグランドとを接続する導電貫通孔群を含み、
前記第２の所定長さは、高周波信号の実効波長の１／４である、請求項１〜４のいずれかに記載の高周波半導体装置。 - 前記高周波半導体装置はさらに、前記配線基板の前記基板高周波回路が形成される面を気密封止するキャップを含む、請求項１〜５のいずれかに記載の高周波半導体装置。
- 前記基板高周波回路に複数の高周波半導体チップが搭載される、請求項１〜６のいずれかに記載の高周波半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05819298A JP3609935B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波半導体装置 |
| US09/263,934 US6232660B1 (en) | 1998-03-10 | 1999-03-08 | High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip |
| DE69941201T DE69941201D1 (de) | 1998-03-10 | 1999-03-09 | Hochfrequenz-Halbleiteranordnung |
| EP99104616A EP0942470B1 (en) | 1998-03-10 | 1999-03-09 | High-frequency semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05819298A JP3609935B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260966A JPH11260966A (ja) | 1999-09-24 |
| JP3609935B2 true JP3609935B2 (ja) | 2005-01-12 |
Family
ID=13077168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05819298A Expired - Lifetime JP3609935B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6232660B1 (ja) |
| EP (1) | EP0942470B1 (ja) |
| JP (1) | JP3609935B2 (ja) |
| DE (1) | DE69941201D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4968871B2 (ja) * | 2000-01-13 | 2012-07-04 | スカイワークス・ソリューションズ・インク | マイクロ波パッケージ |
| US6492725B1 (en) * | 2000-02-04 | 2002-12-10 | Lumileds Lighting, U.S., Llc | Concentrically leaded power semiconductor device package |
| JP3784244B2 (ja) * | 2000-06-30 | 2006-06-07 | 京セラ株式会社 | 多層配線基板 |
| JP3698305B2 (ja) * | 2000-09-07 | 2005-09-21 | シャープ株式会社 | 高周波モジュールおよびその製造方法 |
| JP4529110B2 (ja) * | 2001-02-15 | 2010-08-25 | 日本電気株式会社 | 半導体装置 |
| JP3443408B2 (ja) * | 2001-02-26 | 2003-09-02 | 松下電器産業株式会社 | 配線基板及びそれを用いた半導体装置 |
| KR100411811B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6870273B2 (en) * | 2002-04-29 | 2005-03-22 | Pmc-Sierra, Inc. | High speed I/O pad and pad/cell interconnection for flip chips |
| JP4009217B2 (ja) * | 2002-06-27 | 2007-11-14 | 京セラ株式会社 | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
| WO2004051746A1 (ja) * | 2002-12-05 | 2004-06-17 | Matsushita Electric Industrial Co., Ltd. | 高周波回路および高周波パッケージ |
| JP4185499B2 (ja) | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| KR100699488B1 (ko) * | 2005-07-19 | 2007-03-26 | 삼성전자주식회사 | 인덕터를 구비한 패키징 칩 |
| JP4947967B2 (ja) * | 2005-12-12 | 2012-06-06 | 富士通株式会社 | 回路モジュール |
| US7613009B2 (en) * | 2006-03-15 | 2009-11-03 | Tdk Corporation | Electrical transition for an RF component |
| JP2009021747A (ja) * | 2007-07-11 | 2009-01-29 | Oki Electric Ind Co Ltd | バンドパス・フィルタ |
| JP5217947B2 (ja) * | 2008-11-19 | 2013-06-19 | 日本電気株式会社 | 高周波機能素子構造及び高周波機能部品 |
| JP4888473B2 (ja) * | 2008-11-20 | 2012-02-29 | ソニー株式会社 | 実装基板 |
| FR2951321B1 (fr) * | 2009-10-08 | 2012-03-16 | St Microelectronics Sa | Dispositif semi-conducteur comprenant un guide d'ondes electro-magnetiques |
| JP5693710B2 (ja) * | 2011-04-14 | 2015-04-01 | 三菱電機株式会社 | 高周波パッケージ |
| KR102032887B1 (ko) * | 2012-12-10 | 2019-10-16 | 삼성전자 주식회사 | 반도체 패키지 및 반도체 패키지의 라우팅 방법 |
| JP6347091B2 (ja) * | 2013-03-11 | 2018-06-27 | セイコーエプソン株式会社 | センサーユニット、電子機器および運動体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479255A (ja) | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | マイクロ波／ミリ波回路用パッケージ |
| US5406125A (en) | 1993-04-15 | 1995-04-11 | Martin Marietta Corp. | Semiconductor device having a metalized via hole |
| EP0634890B1 (en) | 1993-07-12 | 1996-12-04 | Nec Corporation | Packaging structure for microwave circuit |
| EP0708481A3 (en) | 1994-10-20 | 1997-04-02 | Hughes Aircraft Co | Improved thermal bumps for higher performance flipchip type monolithic integrated circuits and manufacturing processes |
| EP0718905A1 (en) | 1994-12-21 | 1996-06-26 | Industrial Technology Research Institute | Surface mountable microwave IC package |
| JPH0982826A (ja) | 1995-09-18 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 |
-
1998
- 1998-03-10 JP JP05819298A patent/JP3609935B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-08 US US09/263,934 patent/US6232660B1/en not_active Expired - Lifetime
- 1999-03-09 EP EP99104616A patent/EP0942470B1/en not_active Expired - Lifetime
- 1999-03-09 DE DE69941201T patent/DE69941201D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6232660B1 (en) | 2001-05-15 |
| EP0942470A2 (en) | 1999-09-15 |
| EP0942470A3 (en) | 2000-07-12 |
| DE69941201D1 (de) | 2009-09-17 |
| EP0942470B1 (en) | 2009-08-05 |
| JPH11260966A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609935B2 (ja) | 高周波半導体装置 | |
| US6333552B1 (en) | Millimeter wave semiconductor device | |
| KR100541580B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0249378B1 (en) | Package for integrated circuit | |
| EP1775765B1 (en) | Multilayer dielectric substrate and semiconductor package | |
| US7436056B2 (en) | Electronic component package | |
| US20080191956A1 (en) | High-frequency module | |
| US6204448B1 (en) | High frequency microwave packaging having a dielectric gap | |
| JPH08274513A (ja) | 複合マイクロ波回路モジュール及びその製造方法 | |
| CN108649019A (zh) | 扇出型封装结构 | |
| JP4081284B2 (ja) | 高周波集積回路モジュール | |
| US6489679B2 (en) | High-frequency package | |
| TWI593332B (zh) | Wiring board and high frequency module using the same | |
| KR900004718B1 (ko) | Ic용 패키지 | |
| CN108807657B (zh) | 封装结构及其制法 | |
| CN117133720B (zh) | 一种多层陶瓷封装管壳结构及组件 | |
| JP2001068596A (ja) | 誘電体回路基板およびそれを含むミリ波半導体装置 | |
| CN114496969B (zh) | 一种双腔体陶瓷封装外壳及其制备方法 | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
| JPH10303332A (ja) | 二重モードマイクロ波ミリメートル波集積回路パッケージ | |
| JP2006073935A (ja) | 半導体パッケージ | |
| TWI526152B (zh) | 電子模組及其製造方法 | |
| CN115483193A (zh) | 陶瓷半导体封装密封环 | |
| JP2004311568A (ja) | 高周波パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |