JP2006073935A

JP2006073935A - 半導体パッケージ

Info

Publication number: JP2006073935A
Application number: JP2004258351A
Authority: JP
Inventors: Yoshihiro Iwata; 好弘岩田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-09-06
Filing date: 2004-09-06
Publication date: 2006-03-16

Abstract

【課題】高周波半導体を備えた半導体パッケージにおいて、当該高周波半導体から発生する電磁波の伝搬を効果的に抑止し、製造工程の簡素化と低コスト化を可能とすること。
【解決手段】高周波半導体（１２）と、高周波半導体（１２）を表層に載置する基板（２）と、基板（２）の表層の一部および高周波半導体（１２）を覆う蓋体（５）とを備える半導体パッケージにおいて、高周波半導体（１２）側に面する蓋体（２）の裏面に所定の間隔、所定の深さおよび所定の幅をもって配される複数のスリット（９）を備える。
【選択図】図３

Description

本発明は、半導体パッケージに関するものであり、特に、誘電体基板上に搭載された半導体デバイスを有する半導体パッケージに関するものである。

半導体パッケージの中でも、特に、マイクロ波帯またはミリ波帯などの高周波帯で動作する半導体デバイスが搭載される半導体パッケージにおいては、その耐環境性と、動作安定性を踏まえて、カバー（蓋体）、シールリング、接地導体などにより気密でかつ電気的にシールドされたキャビティ内の誘電体基板上に半導体デバイスが搭載されることが多い。

しかし、カバーなどの部材により決定されるキャビティ寸法が自由空間伝搬波長の概略１／２あるいはその整数倍となる波長に対応する周波数帯において共振が発生し、キャビティ内の半導体デバイスの動作や伝送線路の特性が不安定になる。特に、ミリ波帯（３０ＧＨｚ〜３００ＧＨｚ）で動作する高周波半導体デバイスでは、半導体デバイスの寸法と信号周波数に対応する伝搬波長の寸法とが近接してくるため、半導体デバイスを収納するためのキャビティ寸法が信号周波数に対応する伝搬波長の１／２以下とすることが困難となり、高次の共振モードが発生しやすい。例えば、７６ＧＨｚ帯で動作するミリ波レーダの周波数帯では、自由空間伝搬波長が４ｍｍ程度となって、１〜３ｍｍ角の高周波回路を複数搭載するのに必要なキャビティの大きさが１０ｍｍ程度となるため、キャビティ共振が発生しやすい。

このようなキャビティ共振は、半導体デバイスと線路との接続部で放射される電磁波が、半導体パッケージ内を伝搬することによって発生する。この電磁波の伝搬を抑止するために、下記に示す特許文献１には、蓋体の裏面などのキャビティ内に面する部位に、電波吸収体や抵抗体膜を形成する技術が開示されている。

特開平８−１８３１０号公報

しかしながら、上記特許文献１に開示された従来技術では、電波吸収体や抵抗体を付着した専用のカバーが必要になるので、抵抗体などをカバーに接着するという二次的な組み立て作業が必要となって製造工程数が増加して製造コストが増大するとともに、カバー全体に抵抗体を塗布することで抵抗体の材料費が増大するといった問題点があった。
また、電波吸収体や抵抗体をカバー裏面に付着させるために用いられる接着剤から不活性ガスが発生するおそれがあり、高周波デバイスが汚染・侵食される可能性があるといった問題点があった。

本発明は、上記に鑑みてなされたものであって、電磁波の伝搬を効果的に抑止するとともに、製造工程の簡素化と低コスト化を可能とする半導体パッケージを得ることを目的とする。

上述した課題を解決し、目的を達成するため、本発明は、高周波半導体と、該高周波半導体を表層に載置する基板と、該基板の表層の一部および該高周波半導体を覆うとともに導体面を有して成る蓋体とを備える半導体パッケージにおいて、前記高周波半導体側に面する前記蓋体の導体面に所定の間隔、所定の深さおよび所定の幅をもって配される複数のスリットを備えたことを特徴とする。

本発明によれば、高周波半導体側に面する蓋体の導体面（裏面）に、所定の間隔、所定の深さおよび所定の幅をもって配される複数のスリットが備えられ、このスリットが高周波半導体や、高周波半導体などを接続するワイヤなどによって外部に放射される電磁波に基づいて発生する表面電流成分を抑止するように作用する。

本発明によれば、高周波半導体側に面する蓋体の導体面（裏面）に所定の間隔、所定の深さおよび所定の幅を有する複数のスリットを備えるようにしているので、高周波半導体から発生する電磁波の伝搬を効果的に抑止することができるという効果を奏する。

以下に、本発明にかかる半導体パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

実施の形態１．
図１および図２は、実施の形態１にかかる半導体パッケージを示す図であり、より詳細には、図１は、本発明の実施の形態１にかかる半導体パッケージの外観を示す斜視図であり、図２は、実施の形態１にかかる半導体パッケージのカバーを外した外観を示す斜視図である。本発明は、任意の周波数帯で動作する半導体デバイス（半導体ＩＣ）が搭載された半導体パッケージに適用可能であるが、ここではマイクロ波帯、ミリ波帯などの高周波帯で動作する複数の高周波半導体デバイス（ＭＭＩＣ、以下「高周波デバイス」と呼称）３が搭載される半導体パッケージに本発明を適用した場合を示している。図示するように、半導体パッケージは、気密でかつ電気的に遮蔽されたキャビティが高周波デバイス３を実装する基板２上に形成されるように構成されている。なお、この半導体パッケージは、例えば、ＦＭ−ＣＷレーダに適用することができるものである。

図１および図２に示す半導体パッケージにおいて、基板２上には、高周波デバイス３が実装されるとともに、その両側に金属製の枠形状のカバー支持手段４がハンダや銀ろうなどのろう材で接合されている。カバー支持手段４はシールリングとして機能する。また、カバー支持手段４の上部には蓋体としての金属製のカバー５が溶接接合されている。カバー５は蓋体を構成する。
なお、カバー５の材質としては、溶接接合や、後述するスリット加工の容易性などを考慮して、金めっきの施された鉄−ニッケル−コバルト合金やアルミニウム等を用いるのが好適である。また、カバー５の形状は、図示のように必ずしも平坦な面を有している必要はないが、カバー５の周縁部は、溶接接合が容易なように平坦な面で構成されるのが好適である。

カバー支持手段４およびカバー５の接合によって、基板２上に実装された高周波デバイス３は気密封止される。また、カバー支持手段４およびカバー５は、基板２上に設けられた高周波デバイス３から外部への不要放射をシールドする。すなわち、カバー支持手段４およびカバー５によって、基板２の表層の一部および高周波デバイス３を覆う電磁シールド部材が構成されることになる。

なお、半導体パッケージ内部の気密封止とシールドの効果を得られるのであれば、カバー支持手段４とカバー５とが一体に形成されて、蓋体を形成していても良い。また、カバー支持手段４とカバー５とが一体となって蓋体を形成した後、蓋体を基板２に接合しても良い。

また、カバー支持手段４の外側の基板２上には、外部端子としての複数の導体パッド（以下、外部導体パッドという）１５が設けられている。外部導体パッド１５は、基板２内に形成される信号ビア（信号スルーホールともいう。図示省略）や、内層信号線路（図示省略）を介してカバー支持手段４の内側の基板２上に設置されている高周波デバイス３などに電源を供給する。なお、これらの外部導体パッド１５は、ワイヤ等を介して、電源回路基板や制御基板（各図示省略）などに接続される。

図３は、本発明の実施の形態１にかかる半導体パッケージの断面構造を示す断面図であり、図４は、カバー５の裏面の導体面に形成されたスリット９の配置を示す図である。図３および図４に示すように、カバー５の裏面には幅（開口長）ｗ、深さ略λ／４のスリット９が略λの間隔で略等間隔に配列され、井桁格子状に形成されている。ここで、λは、基板２およびカバー５裏面の表面上に流れる表面電流成分の波長を示しており、動作周波数における自由空間伝搬波長に略等しい。なお、この表面電流は、高周波デバイス３同士を接続し、あるいは高周波デバイス３と基板２の表層に配されているグランドパターン１８との間を接続するワイヤ１２などによって外部に放射される電磁波に基づいて発生する電流である。

ここで、スリット９の特徴（作用）を簡単に説明する。スリット９は、電磁波放射が生じた際に、半導体パッケージ内（特に、基板２の表層面や、カバー５の裏面）に発生する表面電流成分を制御して、電気エネルギーの伝達を防止する手段を具現する。より詳細には、半導体パッケージ内に形成されたキャビティとカバー５との境界条件を制御して表面電流を抑止する手段を提供する。

したがって、スリット９を設けることによって、ワイヤ１２などから外部に放射される電磁波の伝搬を抑止することが可能となり、従来技術のようにパッケージ蓋（カバー）の裏面に電波吸収体や抵抗体などを設けることなく、電磁波の伝搬を抑止する。これによって、キャビティ共振の抑止や、同一半導体パッケージ内の他の高周波半導体との空間結合を低減することができる。

また、半導体パッケージ内のＭＭＩＣに、水分と一緒にナトリウムイオンなどが侵入すると、ナトリウムイオンはシリコン酸化膜の中で自由に移動して、電位の低いところに集まり、集まったイオンがチップ表面にリーク電流を生じさせて、ＭＭＩＣの故障につながることがある。特に、ミリ波帯で動作するＭＭＩＣでは、パシベーション膜（保護膜）の厚さの製造ばらつきにより、大量生産時に均一な周波数特性を得ることが難しいので、周波数の低いＩＣと比較して、膜厚を薄くしており、ナトリウムイオンの侵入を許しやすい。そこで、電波吸収体や抵抗体は水分を吸収するため、カバーの裏面に取り付ける前に、電波吸収体や抵抗体を充分に乾燥させておく必要がある。この乾燥工程は、作業時間を増加させ、工程の複雑化や、低コスト化の阻害要因となる。

しかしながら、この実施の形態では、スリット９を設けることによって、電波吸収体や抵抗体を設ける必要がないので、製造工程の簡素化と低コスト化を実現することが可能となる。

なお、電波吸収体や抵抗体を、スリット９と併用させて用いても良い。この場合であっても、電波吸収体や抵抗体の使用量を少なくすることができる。あるいは、電磁波の伝搬の抑止効果を、より高めることができるという効果が得られる。

つぎに、カバー５に形成されたスリット９による電磁シールド作用の詳細について図５を用いて説明する。なお、図５は、スリット９による電磁シールド作用を説明するための説明図である。同図において、Ｊ₁はスリット９を通過せずに右方向に伝送する表面電流を示し、Ｊ₂はスリット９を通過した後にＪ₁と同様に右方向に伝送する表面電流を示している。これらの電流成分を仮定したときに、スリット９の深さは略λ／４に設定されているので、スリット９を通過した表面電流Ｊ₂はスリット９を通過しない表面電流Ｊ₁よりも位相が１８０度遅延する逆相成分となる。
したがって、これらの表面電流成分は互いに打ち消しあうように作用する。また、スリット９は、カバー５の裏面全体に同様に形成されているので、図５の紙面に沿った方向の電流成分に加え、紙面に直交する方向の電流成分も抑止される。

なお、上述した作用は、スリット９の深さを略λ／４に設定したことによるものである。つぎに、スリット９の各間隔を略λの等間隔に配置したことによる作用について説明する。図５において、スリット９はλ／４長のスタブ構造を有しているので、カバー５の裏面側からスリット９の内部を見たときのインピーダンスは理想的には無限大となる。すなわち、スリット９の開口端での電圧は無限大であり、開口端での電流はゼロである。したがって、同図に示すように、スリット９の開口端を境にして左側に生ずる表面電流Ｊ₃と、右側に生ずる表面電流Ｊ₄とは、開口端での電流の連続性が維持されるため逆位相となる。一方、スリット９はλ（１波長）の間隔で連続的に配置されているので、カバー５の裏面全体において表面電流が抑止されることになる。

なお、スリット９の幅ｗについての詳細な説明は省略したが、上述の２つの作用、すなわち、スリット９の深さを略λ／４に設定したことによる作用と、スリット９の各間隔を略λの等間隔に配置したことによる作用と、を効果的に生じせしめるため、波長に比して小さな値に設定する必要がある。具体的には、半導体パッケージで使用する高周波信号の自由空間伝搬波長λの略１／１０以下に設定することが好ましい。なお、７６ＧＨｚ帯で動作するミリ波レーダにおいては、当該周波数帯での自由空間伝搬波長が４ｍｍ程度であり、１／１０λの長さが４００μｍ程度となるが、レーザ加工機などを用いるようにすれば十分な加工精度が得られる。

このように、この実施の形態の半導体パッケージによれば、カバー５の裏面にスリット９を形成するようにしているので、パッケージ蓋の裏面に吸収体や抵抗体などを設けることなく、気密パッケージ内のキャビティ共振を抑止するとともに、製造工程の簡素化と低コスト化を実現することができる。また、スリット９の深さを略λ／４に設定し、スリット９の間隔を略λに設定するようにしているので、電磁波の伝搬を効果的に抑止することができる。

これによって、半導体パッケージ内でのキャビティ共振を抑圧するとともに、他の高周波半導体との空間結合量を減少されることができる。例えば、半導体パッケージ内部に設けられた送信回路から受信回路への電磁干渉や、複数の受信回路の受信チャネル間の干渉、増幅器の発振等を、効果的に防止することができる。

なお、この実施の形態では、スリット９の深さを略λ／４に設定しているが、λ／４に限定されるものではなく、λ／４の奇数倍の長さであれば同様な効果が得られる。また、スリット９の間隔についても、その長さを略λに設定しているが、λに限定されるものではなく、λの正の整数倍の長さであれば同様な効果が得られる。なお、電磁遮蔽効果を飛躍的に高める観点から言えば、これらのパラメータを上記の値に設定することが好適であるが、要求される電磁遮蔽効果のスペック如何によっては、上記パラメータの一方の値を満足させるように構成することで、所望の効果を得ることもできる。

また、この実施の形態では、カバー支持手段４の上部に蓋体としてのカバー５を溶接接合するようにしているが、カバー５とカバー支持手段４とが分離している必要はなく、一体形成された構造体であっても構わない。

また、この実施の形態では、カバー５の裏面に井桁格子状のスリットを形成するようにしているが、必ずしも井桁格子状のスリットに限定する必要はない。もし、キャビティ内のある特定方向の表面電流成分（あるいは電界成分）のみが極端に大きい場合には、当該方向に直交する方向に延びるスリット群、すなわち縦格子状のスリット群を形成するようにしてもよい。

実施の形態２．
図６は、本発明の実施の形態２にかかる半導体パッケージの断面構造を示す断面図である。図３に示した実施の形態１の半導体パッケージでは、金属製のカバー５の裏面に所定の幅、所定の深さのスリットを所定の間隔で等間隔に井桁格子状に形成するようにしていたが、この実施の形態の半導体パッケージでは、カバー５の材質が誘電体の場合に、実施の形態１と同等の作用・効果が得られるスリット構造を具現するように構成されている。

この実施の形態では、軽量化や製造コストなどの観点から、半導体パッケージのカバーとして誘電体を用いて構成することを考える。しかしながら、実施の形態１と同様な手段（手法）を用いて、機械的なスリット溝をカバーに設けた場合には、カバーの強度が不足して、カバー自身が割れる可能性がある。そこで、この実施の形態では、実施の形態１とは異なる手段（手法）を用いて、実施の形態１と同等の作用・効果が得られるスリット構造を具現化するようにしている。

つぎに、図６および図７を用いて、カバーの裏面に形成されるスリット構造について説明する。なお、図７は、図６の波線部分に位置するカバー５ａの裏面に形成された、スリット１０の配置を示す図である。図６および図７において、カバー５ａは比誘電率εｒの誘電体であり、略λｇ／４（λｇ＝λ×１／√（εｒ））の厚さを有して誘電体基板を構成している。なお、この「λｇ」は半導体パッケージで使用される高周波信号の誘電体内部を伝搬する波長（以下「誘電体内伝搬波長」と呼称）を示している。

カバー５ａの表面の表層には、グランドパターン２８ａが形成されている。一方、カバー５ａの裏面の表層には、図３および４に示したスリットの幅（ｗ）に相当する部分（スリット１０の幅（ｔ））を除いた残りの部分にグランドパターン（接地導体パターン）２８ｂが形成されている。その結果、グランドパターン２８ｂを除く、グランドパターンの抜きの部分からなり、略λの間隔で配置される複数のスリット１０によって井桁格子状のスリットが形成されることになる。なお、この井桁格子状のスリットは、エッチングなどの手法を用いることにより簡易かつ高精度に形成することができる。

なお、スリット１０は、図３などに示したスリット９とは異なり、物理的なスリット溝構造を形成してはいないが、作用的な面においてスリット９と等価な機能を果たす。

図６および図７に戻って、カバー５ａには、自身の表面のグランドパターン２８ａと裏面のグランドパターン２８ｂとを繋ぐ金属構造体として複数のスルーホール３０が設けられている。また、井桁格子状に形成されたスリット１０に沿って複数のスルーホール３０によるスルーホール群３２が構成されている。

上記のように構成されたスルーホール群３２において、任意のスルーホール３０と隣接するスルーホール３０との間隔ｄをλｇ／１０未満に設定するのが好適である。この構成により、隣接するスルーホール３０同士がカットオフ導波管として働き、スリット１０の側方（スリット１０の長手方向に直交する方向）からの高周波の進入を抑止することができる。一方、任意のスルーホール群３２とスリット１０を挟んで隣接するスルーホール群３２との間隔ｔについては、実施の形態１と同様な考え方に基づいて設定することができる。ただし、実施の形態１におけるスリット９の内部が空間であるのに対して、この実施の形態におけるスリット１０の内部は比誘電率εｒの誘電体である点を考慮すれば、この間隔ｔを誘電体内伝搬波長λｇの略１／１０以下に設定することが好ましい形態となる。

上述のように、この実施の形態の半導体パッケージでは、誘電体物質であるカバー５の表面および裏面にはグランドパターンが形成され、カバー５の裏面の表層にはグランドパターンの抜きで形成される所定の間隔、所定の深さおよび所定の幅を有する複数のスリットが形成され、カバー５の表面の表層には全面にグランドパターンが形成され、カバー５の表面のグランドパターンと裏面のグランドパターンとを繋ぎ、複数のスリットに沿って所定の間隔をもって配されるスルーホールを形成するようにしているので、パッケージ蓋の裏面に吸収体や抵抗体などを設けることなく、気密パッケージ内のキャビティ共振を抑止するとともに、製造工程の簡素化と低コスト化を実現することができる。

また、上述の構成に加えて、カバー５ａの厚さを略λｇ／４（λｇ：誘電体内伝搬波長）に設定し、スリット１０の間隔を略λｇに設定するようにしているので、実施の形態１と同様に、電磁波の伝搬を効果的に抑止することができる。

なお、この実施の形態では、カバー５ａの厚さを略λｇ／４に設定しているが、λｇ／４に限定されるものではなく、λｇ／４の奇数倍の長さであれば同様な効果が得られる。また、スリット１０の間隔についても、その長さを略λｇに設定しているが、λｇに限定されるものではなく、λｇの正の整数倍の長さであれば同様な効果が得られる。なお、電磁遮蔽効果を飛躍的に高める観点から言えば、これらのパラメータを上記の値に設定することが好適であるが、要求される電磁遮蔽効果のスペック如何によっては、上記パラメータの一方の値を満足させるように構成することで、所望の効果を得ることもできる。

また、この実施の形態では、カバー５ａの裏面に井桁格子状のスリットを形成するようにしているが、必ずしも井桁格子状のスリットに限定する必要はない。もし、キャビティ内のある特定方向の表面電流成分（あるいは電界成分）のみが極端に大きい場合には、当該方向に直交する方向に延びるスリット群、すなわち縦格子状のスリット群を形成するようにしてもよい。

実施の形態３．
図８は、本発明の実施の形態３にかかる半導体パッケージの断面構造を示す図である。実施の形態２では、カバー５として典型的な誘電体の基板（単層基板）を前提として説明してきたが、この実施の形態では、カバー５として誘電体の多層基板（同図では３層基板）を用いた構成を例示している。

実施の形態２では、軽量化や製造コストなどの観点から、半導体パッケージのカバーとして誘電体（単層基板）を用いて構成することを考えた。しかしながら、単層基板では強度が不足する場合も考えられる。そこで、この実施の形態では、カバー材として多層基板を採用し、カバー自身の強度を高めるように構成したものである。

つぎに、図８を用いて、多層基板を採用したカバーの裏面に形成されるスリット構造について説明する。なお、同図に示す半導体パッケージのカバー５ｂでは３層基板が例示されており、この３層基板の裏面層と表面層との間の層を中間層と定義する。

図８において、カバー５ｂは比誘電率εｒの誘電体であり、カバー５ｂを構成する３層基板の裏面層と中間層との関係は、図６に示した実施の形態２のカバー５ａにおける裏面と表面との関係に対応する。すなわち、カバー５ｂの裏面層と中間層との厚さｄ₁は実施の形態２と同様に略λｇ／４であり、カバー５ｂの裏面には略λｇの間隔で配置される複数のスリットによって井桁格子状のスリットが形成され、井桁格子状に形成されたスリットの周囲に沿って複数のスルーホールによるスルーホール群が構成される（図示省略）。

一方、カバー５ｂの中間層と表面層との厚さｄ₂は任意の値をとることが可能である。また、カバー５ｂの中間層のグランドパターン２８ｃと表面のグランドパターン２８ｂとの間には、多層基板であるカバー５ｂの強度を確保するため両者を繋ぐスルーホール３１が設けられている。

なお、このスルーホール３１は、多層基板自身の強度を確保する観点や、貫通スルーホールでは水分がパッケージ内部に進入する可能性あることからパッケージ内部への水分の侵入を防止する観点から、カバー５ｂの裏面層と中間層との間に設けられたスルーホール３０の挿入位置とは異なる位置に設けることが好適である。

このように、この実施の形態の半導体パッケージでは、カバー５ｂを多層基板（多層誘電体基板）で構成し、カバー５ｂの裏面上に実施の形態２と同様な井桁格子上のスリットを形成するとともに、井桁格子状のスリットに沿って所定の間隔をもって配されるスルーホールを形成するようにしているので、パッケージ蓋の裏面に吸収体や抵抗体などを設けることなく、気密パッケージ内のキャビティ共振を抑止するとともに、製造工程の簡素化と低コスト化を実現することができる。

また、上述の構成に加えて、カバー５ｂの厚さを略λｇ／４に設定し、スリット９の間隔を略λに設定するようにしているので、実施の形態１，２と同様に、電磁波の伝搬を効果的に抑止することができる。

また、カバー５ｂが多層基板で構成され、実施の形態１と等価なスリット構造を形成している層間以外の各層間の厚さを任意に設定することができるので、カバー５ｂに必要な強度を持たせるための設計の自由度が増大するといった効果が得られる。

さらに、カバー５ｂの表面は必ずしもグランドパターンである必要はないので、図８に示すように、カバー５ｂの表面に配線パターン２００を設けて、電子回路２５を実装することができる。これによって、立体的な部品配置が可能となって部品実装面積を稼ぐことができるといった効果が得られる。

なお、この実施の形態では、カバー５ｂの裏面と、裏面に隣接する中間層との間の厚さを略λｇ／４に設定しているが、λｇ／４に限定されるものではなく、λｇ／４の奇数倍の長さであれば同様な効果が得られる。また、スリット１０の間隔についても、その長さを略λに設定しているが、λｇに限定されるものではなく、λｇの正の整数倍の長さであれば同様な効果が得られる。なお、電磁遮蔽効果を飛躍的に高める観点から言えば、これらのパラメータを上記の値に設定することが好適であるが、要求される電磁遮蔽効果のスペック如何によっては、上記パラメータの一方の値を満足させるように構成することで、所望の効果を得ることもできる。

実施の形態４．
図９は、本発明の実施の形態４にかかる半導体パッケージの断面構造を示す図である。実施の形態１では、スリット９は所定の間隔をもって略等間隔に配置するように構成していたが、この実施の形態では、実施の形態１の構成において、スリットの間隔を等間隔ではなく、異なる間隔で配置するようにしている。なお、これらの構成を用いれば、電磁波の伝搬を効果的に抑止する効果の広帯域化を実現することができる。

図１０は、図９に示すカバー５ｃの裏面に形成されたスリット９の配置を示す図である。図９および図１０において、カバー５ｃの裏面に形成された複数のスリットのうち、スリット９₁とスリット９₂との間隔およびスリット９₅とスリット９₆との間隔は略λに設定され、スリット９₃とスリット９₄との間隔およびスリット９₇とスリット９₈との間隔は略λ’(＝λ±α，αは微小変化成分）に設定されている。例えば、動作周波数が７６．５ＧＨｚのときに、λ＝３．９２ｍｍとなるが、λ’の値をλの前後にずらし、λ’＝３．８９６ｍｍ〜３．９４７ｍｍとすることで、７６．０ＧＨｚ〜７７．０ＧＨｚまでの広帯域化が可能となる。

上記の場合では、カバー５ｄの裏面を多数のエリアに分割し、分割された分割エリアごとに異なる波長に対応したスリット間隔となるようにしていたが、その他の構成手法を用いてもよい。例えば、分割エリアごとにスリットの幅の異なるスリット、あるいはスリットの深さの異なるスリットを設けることによっても、電磁波の伝搬を効果的に抑止する効果の広帯域化を実現することができる。

このように、この実施の形態の半導体パッケージによれば、カバー５ｄの裏面には、高周波半導体で使用される高周波信号の自由空間伝搬波長と同等の長さの正の整数倍の間隔に設定された一対のスリットの他に、自由空間伝搬波長とは異なる波長間隔に設定された少なくとも一対のスリットが形成されるように構成されているので、電磁波の伝搬を効果的に抑止する効果の広帯域化を実現することができる。

なお、この実施の形態では、図３に示した実施の形態１の金属製のカバー５に対して上述の広帯域化手法を適用した例について示したが、この形態に限定されるものではない。例えば、図６に示した実施の形態２の単層誘電体基板や、図８に示した実施の形態３の多層誘電体基板などに対しても同様に適用することができる。

以上のように、本発明にかかる半導体パッケージは、高周波帯で問題となるキャビティ共振対策および同一半導体パッケージ内の他の高周波半導体への空間結合対策が施された半導体パッケージとして有用である。

本発明の実施の形態１にかかる半導体パッケージの外観を示す斜視図である。実施の形態１にかかる半導体パッケージのカバーを外した外観を示す斜視図である。本発明の実施の形態１にかかる半導体パッケージの断面構造を示す断面図である。図３に示したカバーの裏面に形成されたスリットの配置を示す図である。スリットによる電磁シールド作用を説明するための説明図である。本発明の実施の形態２にかかる半導体パッケージの断面構造を示す断面図である。図６の波線部分に位置するカバーの裏面に形成されたスリットの配置を示す図である。本発明の実施の形態３にかかる半導体パッケージの断面構造を示す図である。本発明の実施の形態４にかかる半導体パッケージの断面構造を示す図である。図９に示すカバーの裏面に形成されたスリットの配置を示す図である。

符号の説明

２基板
３高周波デバイス
４カバー支持手段
５，５ａ，５ｂ，５ｃ，５ｄカバー
９，９，９₁，９₂，９₃，９₄，９₅，９₆，９₇，９₈，１０スリット
１２ワイヤ
１５外部導体パッド
１８，２８ａ，２８ｂ，２８ｃグランドパターン
２５電子回路
３０，３１スルーホール
３２スルーホール群
Ｊ₁，Ｊ₂，Ｊ₃，Ｊ₄ 表面電流

Claims

高周波半導体と、該高周波半導体を表層に載置する基板と、該基板の表層の一部および該高周波半導体を覆うとともに導体面を有して成る蓋体とを備える半導体パッケージにおいて、
前記高周波半導体側に面する前記蓋体の導体面に所定の間隔、所定の深さおよび所定の幅をもって配される複数のスリットを備えたことを特徴とする半導体パッケージ。
前記スリットの深さが前記高周波半導体で使用される高周波信号の自由空間伝搬波長の略１／４の長さの奇数倍に設定されるとともに、該スリットの間隔が該高周波半導体で使用される高周波信号の自由空間伝搬波長と同等の長さの正の整数倍に設定されたことを特徴とする請求項１に記載の半導体パッケージ。
前記スリットの幅が、前記高周波半導体で使用される高周波信号の自由空間伝搬波長の略１／１０の長さ未満に設定されたことを特徴とする請求項１もしくは２に記載の半導体パッケージ。
前記スリットが、前記蓋体の導体面上の任意の方向と、該任意の方向に略直交する方向と、の両方向に形成されることを特徴とする請求項１〜３のいずれか一つに記載の半導体パッケージ。
高周波半導体と、該高周波半導体を表層に載置する基板と、該基板の表層の一部および該高周波半導体を覆うとともに誘電体基板を有して成る蓋体とを備える半導体パッケージにおいて、
前記蓋体を構成する誘電体基板は、
前記高周波半導体に面した一方面に、所定のスリット幅を成し所定の間隔で配列された複数のスリットを有する接地導体パターンが形成され、
他方面に、前記接導体パターンのスリット部分に対向する導体面を有する他の接地導体パターンが形成されるとともに、
前記接地導体パターンと前記他の接地導体パターンとを繋ぎ、前記複数のスリットに沿って所定の間隔をもって配されるスルーホールが形成されたことを特徴とする半導体パッケージ。
前記誘電体基板の厚さが、前記高周波半導体で使用される高周波信号が該誘電体基板内部を伝搬する伝搬波長の略１／４の長さの奇数倍に設定され、
前記スリットの配列間隔が、前記高周波半導体で使用される高周波信号の自由空間伝搬波長と同等の長さの正の整数倍に設定されたことを特徴とする請求項５に記載の半導体パッケージ。
前記蓋体は、前記誘電体基板の他の接地導体パターンを内層に含むように、他の誘電体基板が積層されて形成される多層誘電体基板を有し、他の誘電体基板には配線パターンが形成されたことを特徴とする請求項５に記載の半導体パッケージ。
前記蓋体は、前記高周波半導体で使用される高周波信号の自由空間伝搬波長と同等の長さの正の整数倍の間隔に設定された一対のスリットの他に、前記自由空間伝搬波長とは異なる波長間隔に設定された一対のスリットが形成されていることを特徴とする請求項１〜７のいずれか一つに記載の半導体パッケージ。