JP2007250939A - Icチップ実装モジュール、icチップ実装方法及びicチップ - Google Patents

Icチップ実装モジュール、icチップ実装方法及びicチップ Download PDF

Info

Publication number
JP2007250939A
JP2007250939A JP2006074018A JP2006074018A JP2007250939A JP 2007250939 A JP2007250939 A JP 2007250939A JP 2006074018 A JP2006074018 A JP 2006074018A JP 2006074018 A JP2006074018 A JP 2006074018A JP 2007250939 A JP2007250939 A JP 2007250939A
Authority
JP
Japan
Prior art keywords
chip
region
radio wave
wave absorber
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006074018A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
宏行 高橋
Toshihiko Kosugi
敏彦 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006074018A priority Critical patent/JP2007250939A/ja
Publication of JP2007250939A publication Critical patent/JP2007250939A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】ICチップの動作に所望の電波を損なうことなく、動作に不要な電波のみを抑圧するICチップ実装モジュール、ICチップを提供する。
【解決手段】空洞を有するモジュール本体10内の空洞に実装されるICチップに搭載の回路を第1の領域11と第2の領域12との二つの回路部に分離し、両者の回路部を接続する信号伝送線路が存在する第3の領域13を、接地された配線で絶縁体を介して該信号伝送線路を覆う構造とし、第3の領域13の上方に近接して、電波を吸収する電波吸収体5又は反射する金属板を、前記空洞を2分する状態で配置する。電波吸収体5又は金属板の大きさは、第3の領域13との間隔及び前記空洞の天井や側壁との間隔を、対象とする電波の波長の(1/4)よりも小さくし、幅は、第3の領域13よりも狭くする。さらに、第1の領域11及び/又は第2の領域12の上方に、電波吸収体7a及び/又は電波吸収体7bを配置しても良い。
【選択図】図6

Description

本発明は、ICチップ実装モジュール、ICチップ実装方法及びICチップに関し、特に、ICチップをモジュールヘ実装するに当たり、不要なモードの電波(電磁波)を抑圧する技術に関するものであり、ミリ波以上の高周波信号を扱うMMIC(Monolithic Microwave IC)チップ、該MMICチップを実装する実装モジュール、実装方法に特に好適に適用することができる。
ICチップは、使用する際に、入出力端子や電源端子などを有するモジュールに実装される。このモジュールへの実装技術は、極めて小さいICチップの使用の利便性を高めると共に、外来する電波(電磁波)、粉塵などから、ICチップを保護するという目的を有するものであり、必要不可欠である。また、高周波領域で動作するICチップを実装する場合においては、モジュールの設計精度が性能に大きく寄与するため、ICチップの性能を最大限に引き出すという点でも重要な技術となっている。
一般に、モジュールに用いられる材料としては、銅、真鍮などの金属が用いられることが多い。この理由は、金属のモジュールは、電気的に完全なシールド性を得ることが可能であり、かつ、堅牢で加工精度が高いからである。また、ICに多くの電流が流れる場合には、モジュールに対して熱設計も必要となり、熱伝導度が一般的に高い金属は、熱設計の観点からも有利となるからである。
一方、ICチップをモジュールに実装するに当たり、ICチップの入出力間アイソレーションを確保することが重要である。何故ならば、モジュールは、前述のように、外来する電磁波からICチップを保護するが、同時に、モジュール内で放射された不要モードの電磁波を封じ込める役割をも果たしてしまうからである。
以下、図8を用いて不要モードの伝搬の様子について説明する。図8は、モジュールの内の空洞にICチップを実装した様子を示す模式図であり、この例では、モジュール10の形状として直方体状の空洞内にICチップ1Aが置かれている。図8の場合において、ICチップ1A内の伝送線路として、チップ基板2上の金属メッキ3,4a,4bに示すように、コプレーナ線路を用いているものと仮定する。実際のモジュール10内は、電源端子及びその端子とICチップ1Aとを繋ぐ電線や、入出力端子及びその端子とICチップ1Aとを接続する線が存在し、ICチップ1Aを納める空洞の形状も単純な直方体でない場合が多い。しかし、今回の説明では簡単化のために、モジュール10内部の詳細な構造は省略している。
図9は、図8に示すような直方体形状のモジュール10内の電界の発生状況を模式的に示す説明図である。図9(a)は、入力端子から金属メッキ3に入力された信号が金属メッキ4a,4bのコプレーナ線路に入力され、伝搬する際に生じる所望の電波の電界を示しており、チップ基板2上のコプレーナモードの金属メッキ4a,4bへと向かう必要なモードの電波の電界を示している。一方、図9(b)は、チップ基板2上に施された金属メッキ3,4a,4bとモジュール10の空洞天井10Aとの間において、TE10モードの電波(電磁波)として伝搬する不要モード(すなわち所望の信号の伝搬には不要な電波のモード)の電界を示している。
このTE10モードの電波は、主に、入力端子とICチップ1Aとの接続部におけるインピーダンスの不整合による放射によって発生する。また、ICチップ1A内の回路を通過せずに入出力端子間を伝搬するため、入出力間アイソレーションの悪化の主たる要因となっている。入出力間アイソレーションが不十分である場合、ICチップ1Aの入力部から放射された信号が出力部へ、又は、出力部から放射された信号が入力部へと、それぞれ雑音として寄与してしまうため、特性が劣化する。また、ICチップ1A内に増幅器が存在する場合には、リング発振を生じる場合がある。
対象とする信号のカットオフ周波数を考慮しつつ、このような課題を解決するために、特許文献1の特開2000−138495号公報「高周波集積回路パッケージ」では、図10に示すように、実装したICチップ1A付近に誘電体基板を介して電波吸収体21を配置することを提案している。図10は、特許文献1に示す従来の不要モード電磁波抑圧方法を示す模式図である。なお、図10には、本発明に直接関係しない誘電体基板を省略して示している。
電波吸収体21を配置する方法によって、不要モードとしているTE10モードの電波は、図10(b)に示すように、その電波の電界と電波吸収体21とが接するため、ICチップ1Aの入力部、出力部間を伝搬する間に、電波吸収体21によって吸収される。よって、入出力間アイソレーションを向上させることができる。なお、図10(a)は、図9(a)と同様、チップ基板2上のコプレーナモードの金属メッキ4a,4b間へと向かう所望のモードの電波の電界を示している。
特開2000−138495号公報
しかしながら、前記特許文献1のような方法では、伝送線路に発生する所望のモードを妨げないようにするために、図10(a)に示すように、電波吸収体21とICチップ1Aとの距離を十分離して設置せざるを得ない。その結果、TE10モードのような不要モードの電波伝搬に必要な電界の分布が広くなるため、単位面積当たりの電界の強さが小さくなり、電波吸収体21へ吸収される効率が低下する。よって、電波吸収体21による不要モードの電波の抑圧の程度が不十分であるという問題であった。
本発明は、かかる課題に鑑みてなされたものであり、ICチップの動作に必要な電波を損なうことなく、不要モードの電波を抑圧することが可能なICチップ実装モジュール、ICチップ実装方法及びICチップを提供することに、その目的がある。
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
第1の技術手段は、空洞を有するモジュール内にICチップを実装するICチップ実装モジュールにおいて、前記ICチップに搭載する回路を任意に分割した2つの回路部それぞれが、第1の領域と第2の領域とに分離して配置され、前記第1の領域の回路部と前記第2の領域の回路部とを接続する信号伝送線路が存在する領域が、接地された配線で前記信号伝送線路が絶縁体を介して覆われている第3の領域として形成され、該第3の領域が位置する前記空洞内に、電波を吸収する電波吸収体が配置されていることを特徴とする。
第2の技術手段は、前記第1の技術手段に記載のICチップ実装モジュールにおいて、前記第3の領域の上方に配置される前記電波吸収体が、等方的に電波の吸収を行う等方性電波吸収体であることを特徴とする。
第3の技術手段は、前記第1又は第2の技術手段に記載のICチップ実装モジュールにおいて、前記電波吸収体が、前記第3の領域の幅よりも狭い幅であることを特徴とする。
第4の技術手段は、前記第1ないし第3の技術手段のいずれかに記載のICチップ実装モジュールにおいて、前記電波吸収体と前記ICチップとの間隔、及び、前記電波吸収体と前記空洞の天井、側壁との間隔が、吸収する電波の波長の(1/4)よりも小さいことを特徴とする。
第5の技術手段は、前記第1ないし第4の技術手段のいずれかに記載のICチップ実装モジュールにおいて、前記電波吸収体の代わりに、接地された金属板が用いられることを特徴とする。
第6の技術手段は、前記第1ないし第5の技術手段のいずれかに記載のICチップ実装モジュールにおいて、前記電波吸収体又は接地された前記金属板の他に、さらに、前記第1の領域及び/又は前記第2の領域の上方の前記空洞の天井に電波吸収体を配置することを特徴とする。
第7の技術手段は、前記第6の技術手段に記載のICチップ実装モジュールにおいて、前記第3の領域の上方に配置される前記電波吸収体と第1の領域及び/又は前記第2の領域の上方に配置される前記電波吸収体とが一体化されていることを特徴とする。
第8の技術手段は、空洞を有するモジュール内にICチップを実装するICチップ実装方法において、前記ICチップに搭載する回路を任意に分割した2つの回路部それぞれを、第1の領域と第2の領域とに分離して配置し、前記第1の領域の回路部と前記第2の領域の回路部とを接続する信号伝送線路が存在する領域を、接地された配線で前記信号伝送線路が絶縁体を介して覆われている第3の領域として形成し、該第3の領域が位置する前記空洞内に、電波を吸収する電波吸収体を配置していることを特徴とする。
第9の技術手段は、前記第8の技術手段に記載のICチップ実装方法において、前記電波吸収体を、等方的に電波の吸収を行う等方性電波吸収体とすることを特徴とする。
第10の技術手段は、前記第8又は第9の技術手段に記載のICチップ実装方法において、前記電波吸収体を、前記第3の領域の幅よりも狭い幅とすることを特徴とする。
第11の技術手段は、前記第8ないし第10の技術手段のいずれかに記載のICチップ実装方法において、前記電波吸収体と前記ICチップとの間隔、及び、前記電波吸収体と前記空洞の天井、側壁との間隔を、吸収する電波の波長の(1/4)よりも小さくすることを特徴とする。
第12の技術手段は、前記第8ないし第11の技術手段のいずれかに記載のICチップ実装方法において、前記電波吸収体の代わりに、接地した金属板を用いることを特徴とする。
第13の技術手段は、前記第8ないし第12の技術手段のいずれかに記載のICチップ実装方法において、前記第3の領域の上方に配置される前記電波吸収体又は接地した前記金属板の他に、さらに、前記第1の領域及び/又は前記第2の領域の上方の前記空洞の天井に電波吸収体を配置することを特徴とする。
第14の技術手段は、前記第13の技術手段に記載のICチップ実装方法において、前記第3の領域の上方に配置される前記電波吸収体と第1の領域及び/又は前記第2の領域の上方に配置される前記電波吸収体とを一体化することを特徴とする。
第15の技術手段は、空洞を有するモジュールに実装するICチップであって、当該ICチップに搭載する回路を任意に分割した複数の回路部それぞれが、異なる領域に分離して配置され、異なる領域に配置された前記回路部それぞれを接続する信号伝送線路が存在する領域が、接地された配線で前記信号伝送線路が絶縁体を介して覆われている領域として形成されていることを特徴とする。
第16の技術手段は、前記第15の技術手段に記載のICチップにおいて、前記信号伝送線路が、接地面を有するマイクロストリップ線路あるいは接地面を有するコプレーナ線路であることを特徴とする。
本発明のICチップ実装モジュール、ICチップ実装方法及びICチップによれば、モジュール本体の内部空洞にICチップを設置する際に、ICチップの回路を、第1の領域と第2の領域との二つの回路部に分けて配置し、さらに、第1の領域と第2の領域の間に、この二つの領域の回路部を接続する信号伝送線路を有する第3の領域を配置し、該第3の領域として、前記信号伝送線路を絶縁体を介して覆い、かつ、接地された配線を有するICチップとすることにより、さらには、該第3領域の上方に位置する空洞天井に電波吸収体又は金属板をICチップに近接して配置することにより、ICチップの動作に所望の電波を損なうことなく、動作に全く不要な電波のみを確実に抑圧することが可能となる。
この結果、ICチップの伝送損失を増加させずに、入出力間アイソレーションを向上させることが可能となる。而して、ICチップが実装されたICチップ実装モジュールの性能を確実に向上させることができる。
以下に、本発明に係るICチップ実装モジュール、ICチップ実装方法及びICチップの最良の実施形態についてその一例を、図面を参照しながら詳細に説明する。
(本発明の概要)
まず、本発明の概要について説明する。本発明は、モジュールに実装するICチップの回路を、任意の回路が存在する2つの領域に分割し、例えば、信号入力部が存在する第1領域と信号出力部が存在する第2領域との2つの領域に分割し、さらに、第1領域と第2領域との間の回路部を接続する信号伝送線路の領域を、前記第1領域と前記第2領域との間を分断するように介在させ、該信号伝送線路を絶縁体を介して覆う、接地された配線を、上層の配線として形成するICチップとするものである。
さらに、本発明は、モジュールに当該ICチップを実装する際に、第1領域と第2領域との間に介在する信号伝送線路の領域、すなわち、前記第3の領域の真上のみに、電波を吸収する電波吸収体又は金属板を近接して配置するように、あるいは、さらに、前記第1の領域、前記第2の領域の上方にも、電波吸収体を配置するように、実装するものである。
かかるICチップやICチップ実装モジュールの構成のように、上面の配線を接地させて覆った構造の信号伝送線路は、ICチップの表面から外に信号伝送に必要な電界が存在しないので、上面の配線を接地させた信号伝送線路のみで構成された回路領域を第3の領域として恣意的に設け、その第3の領域上に、ICチップと接するように、電波吸収体又は金属体を配置したとしても、ICチップ内の回路の信号伝送を損なうこともなく、さらには、電波吸収体又は金属体で、ICチップとの間や空洞天井、側壁との間の空間を塞ぐ構造となっているため、ICチップ表面と空洞天井や側壁との間で伝搬する不要な電波を抑圧し、もって、ICチップの入出力間のアイソレーションを向上させることを可能としている。
(第1の実施形態)
次に、本発明に係るICチップ実装モジュール、ICチップ実装方法及びICチップの第1の実施形態として、まず、ICチップの具体的な構成例を、図1を用いて説明する。図1は、本発明に係るICチップの第1の実施形態を説明する説明図であり、ICチップを斜め上から見た斜視図として示している。図1に示すように、ICチップ1は、ICチップ表面に配置されている回路が配置されている領域を3つの領域に分離して構成している。
第1の領域11と第2の領域12とは、ICチップ1の所定の動作を遂行するために搭載されている任意の回路のうち、任意に分割した2つの回路部がそれぞれ存在している領域であり、例えば、第1の領域11には、ICチップ1への信号入力部が存在し、第2の領域12には、ICチップ1からの信号出力部が存在している。また、第3の領域13は、第1の領域11に存在する回路部例えば信号入力部と第2の領域12に存在する回路部例えば信号出力部とを接続する信号伝送線路が配置されており、該第3の領域13の信号伝送線路を覆っている上層の配線例えば第3の領域13の最表面の配線は接地されている。
ここで、最表面の配線が設置された第3の領域13における信号伝送線路の構成例を図2の断面図に示す。図2に示す第3の領域13の断面図のうち、図2(a)は、第3の領域13の断面構造を示す図であり、図2(b)は、信号伝送線路に信号が伝搬する際に生じる電界の様子を示す図である。
図2(a)に示すように、第3の領域13は、ICチップ1の基板131と絶縁体132と、接地された最表面の配線133と信号伝送線路134とからなり、配線133と信号伝送線路134とは絶縁体132によって、互いに絶縁された状態になっている。ここで、実際のICチップ1は、膜はがれの抑制や、歩留まりの向上などの要求から、さらに複雑な層構造を有している場合や、ICチップ1の表面を保護する目的により、最表面の配線133の上にさらに絶縁体膜を有している場合もあるが、本実施形態の説明では詳細な構造は省いている。
ここで、最表面の配線133は、ビアホールやワイヤボンディングなどの手段によって、前述のように、接地されている。一方、絶縁体132で囲まれた下層の配線すなわち信号伝送線路134は、第1の領域11と第2の領域12とにそれぞれ存在している回路部間で送受信される所定の信号が伝送される配線となっている。図2(a)のような配線構造において、信号伝送線路134に信号が伝搬する際に生じる電界は、図2(b)に示すようになり、最表面の配線133を接地面としてマイクロストリップモードで信号が伝搬することになり、ICチップ1の外部には漏れないような構造となっている。
図3は、図1に示したような回路配置パターンを有するICチップ1をモジュールに実装した場合のICチップ1と電波吸収体との配置関係を示す説明図である。また、図3で定義した断面1、断面2におけるICチップ実装モジュールの断面形状をそれぞれ図4、図5に示す。
図3ないし図5に示すように、本実施形態のICチップ実装モジュール100においては、モジュール本体10の内部空洞の窪みに電波吸収体6が配置され、その上に、ICチップ1が配置される。さらに、ICチップ1表面の第3の領域13(すなわち図1に示すように最表面に接地された配線133を有する領域)の上方には、第3の領域13の幅よりも狭い幅で、空洞をほぼカバーするより広い奥行きと高さとを有する電波吸収体5が、モジュール本体10の天井に、ICチップ1の第3の領域13と近接するように、延在した形で配置され、モジュール本体10の内部の空洞を二つの空間に二分するようにしている。
ここで用いた電波吸収体5及び電波吸収体6は、対象とする所定の周波数の電波に対して、等方的に電波の吸収を行う等方性電波吸収体である。また、電波吸収体5とICチップ1表面との間隔は接していることが望ましいが、ICチップ1の表面の保護及び実装の利便性から、吸収する電波の波長すなわち不要信号の波長をλとしたとき、(λ/4)よりも十分小さければ、両者の間に間隔が空いていても良い。
次に、図3に示すICチップ実装モジュール100の実際の動作について以下に説明する。ICチップ実装モジュール100で処理すべき信号は、ICチップ実装モジュール100の外部から入力され、所定の信号伝達手段によってICチップ実装モジュール100の内部まで伝達され、ICチップ1の信号入力部へ入力される。また、ICチップ1から出力された信号は、所定の信号伝達手段によって伝達され、ICチップ実装モジュール100の外部へ出力される。ここで、前記信号伝達手段とICチップ1との間の接続点のインピーダンスの不整合や、前記信号伝達手段内で発生するインピーダンスの不整合などによって、信号の一部がICチップ実装モジュール100の内部空洞へ放射され、不要信号となる。
放射された不要信号は、ICチップ1の表面と、ICチップ実装モジュール100の内部空洞の天井との間で伝搬モードを形成し、ICチップ1の入出力間を伝搬する。この時、前記不要信号のICチップ1の入出力方向への伝搬経路は、電波吸収体5によって塞がれている。すなわち、電波吸収体5とICチップ1との間や、電波吸収体5と空洞天井や側壁との間は、互いに接しているか、あるいは、不要信号の波長λの(1/4)すなわち(λ/4)よりも十分小さい間隔の空間しか空いていないため、不要信号は、このような狭い間隔を通過することができない。結局、不要信号の電波は、電波吸収体5によって、反射、又は、吸収されてしまう。よって、不要信号の電波は抑圧され、ICチップ1の入出力間のアイソレーションを向上させることができる。
一方、ICチップ1内を伝搬する信号は、第3の領域13においては、最表面が接地された配線133で覆われた信号伝送線路134内を通過するものであり、信号伝搬に必要な電界は、ICチップ1表面より上方に漏れることはない。よって、第3の領域13の上方に配置された電波吸収体5の影響を受けることはなく、ICチップ1内を伝搬する信号の伝搬性能は損なわれない。
したがって、以上のようなICチップ実装方法によって構成したICチップ実装モジュール100においては、ICチップ1内を伝搬する信号の品質を損なうことなく、不要信号の電波を確実に抑圧することが可能となる。
本実施形態においては、図2で説明したように、第3の領域13で用いる信号伝送線路134として上面に接地面を有するマイクロストリップ線路を具体例として挙げたが、複数配線のうち、上面に接地面を有する伝送線路であれば如何なるものであっても良く、例えば、上面に接地面を有するコプレーナ線路などであっても良い。
また、本実施形態においては、電波吸収体5をモジュール本体10の内部空洞の天井に配置したが、第3の領域13より狭い幅と空洞をほぼカバーするより広い奥行きと高さとを有するものであり、ICチップ実装モジュール100の内部空洞を2分するように設置できれば何処でも良く、例えば、ICチップ1の横のモジュール床を用いて、ICチップ1を跨ぐように配置しても良い。なお、この場合についても、ICチップ1表面と電波吸収体5、及び、モジュール本体10の内部空洞の天井や側壁と電波吸収体5とは互いに接していることが望ましいが、ICチップ1の表面の保護及び実装の利便性などから、不要信号の波長をλとしたとき、(λ/4)よりも十分小さければ、両者の間に間隔が空いていても良い。 なお、ICチップ1に搭載される回路は、二つの回路部に分割されるのみに限るものではなく、任意の複数の回路部に分割し、分割した回路部それぞれを、異なる領域に分離して配置して、異なる領域に配置した回路部それぞれを当該ICチップ1上で接続する信号伝送線路が存在する領域が、信号伝送線路を、絶縁体を介して、接地された配線で覆われているように構成しても良い。かかる場合においては、例えば、不要な電波として最も遮蔽したい回路部間を接続する信号伝送線路が存在する領域の上方に、電波吸収体を配置するように構成すれば良い。
(第2の実施形態)
本実施形態は、前述した第1の実施形態の図3ないし図5において用いている電波吸収体5を金属板によって置き換える例を示すものである。
金属板は、図4に示す電波吸収体5の場合と同様に、モジュール本体10の内部空洞の天井と接続することにより、接地されている。
金属板とICチップ1との間は、図4に示す電波吸収体5の場合と同様に、互いに接しているか、(λ/4)よりも十分小さい間隔しか空いていないため、不要信号の電波は、このような狭い間隔を通過することができない。したがって、不要信号の電波は、金属板によって反射されてしまい、ICチップ1の入出力間のアイソレーションを向上させることができる。
なお、本実施形態では、前述のように、金属板を、モジュール本体10の内部空洞の天井に接続して配置したが、第3の領域13より狭い幅と空洞をほぼカバーするより広い奥行きと高さとを有し、ICチップ実装モジュール100の内部空洞を2分するように設置することができ、かつ、接地されておれば、何処に配置しても良く、また、モジュール本体10と一体となっていても良い。
(第3の実施形態)
本実施形態は、第1の実施形態の図3ないし5に示すICチップ実装モジュール100又は第2の実施形態のICチップ実装モジュールに対して、ICチップ1の第3の領域13の上方に配置した電波吸収体5又は金属板の他に、さらに、ICチップ1の第1の領域11及び/又は第2の領域12の上方に位置する、モジュール本体10の内部空洞の天井に、電波吸収体を配置する例を示すものである。
図6は、本発明に係るICチップの第3の実施形態を説明する説明図であり、第1の実施形態に示す図4の断面図と同じ断面を示すものである。図6に示すICチップ実装モジュール100Aにおいては、ICチップ1の第1の領域11及び第2の領域12の上方に、それぞれ、電波吸収体7a、電波吸収体7bが、モジュール本体10の内部空洞の天井に配置されている例を示している。しかし、ICチップ1の第1の領域11又は第2の領域12のいずれか一方の上方に、電波吸収体7a又は電波吸収体7bを配置するようにしても良い。
図6のICチップ実装モジュール100Aにおいて、電波吸収体7a及び/又は電波吸収体7bと第1の領域11及び/又は第2の領域12のICチップ1表面との間の距離として、高さlの距離を設けている。この高さlは、使用者が任意に決定しても良い。なお、第1の領域11及び第2の領域12は、ICチップ1表面上方にも信号の伝搬に必要な電界の電波が存在するので、高さlをあまり小さい値に設定すると、不要な電波のみならず信号の伝搬に必要な電波をも抑圧して阻害してしまう結果を招いてしまう。このような阻害を回避するためには、高さlを十分に大きくすれば良く、例えば、ICチップ1の基板厚の10倍以上にすれば良い。
本実施形態におけるICチップ実装モジュール100Aにおいては、第1の領域11及び/又は第2の領域12の上方にも、電波吸収体7a及び/又は電波吸収体7bが存在しているので、第1の実施形態のICチップ実装モジュール100よりも、さらに、不要信号を抑圧することができる。
なお、本実施形態において、電波吸収体5と、電波吸収体7aと、電波吸収体7bとは必ずしも同じ材質である必要はなく、所定の周波数で電波の吸収性を有するものであれば如何なる材料のものでも、混在して用いても良い。
(第4の実施形態)
本実施形態は、第3の実施形態の図6に示したICチップ実装モジュール100Aにおける、ICチップ1の第3の領域13の上方に配置されている電波吸収体5と、第1の領域11及び/又は第2の領域12の上方に配置されている電波吸収体7a及び/又は電波吸収体7bとが一体となっている例を示すものである。
図7は、本発明に係るICチップの第4の実施形態を説明する説明図であり、第3の実施形態に示す図6の断面図と同じ断面を示すものである。図7に示すICチップ実装モジュール100Bは、ICチップ1全体の上方のモジュール本体10の内部空洞の天井に電波吸収体8を配置するものであり、第3の実施形態における図6のICチップ実装モジュール100Aの電波吸収体5と電波吸収体7a,7bとが、電波吸収体8として一体となって構成されている。
なお、ICチップ1の第1の領域11又は第2の領域12のいずれか一方の上方に、電波吸収体7a又は電波吸収体7bを配置している場合には、配置している電波吸収体7a又は電波吸収体7bと電波吸収体5とが、電波吸収体8として一体化される。このように一体化することによって、電波を吸収するための電波吸収体の体積が増加し、実装時の取り扱いの利便性が向上するという効果が得られる。
以上に詳細に説明したように、本発明に係るICチップ実装モジュール、ICチップ実装方法及びICチップにおいては、モジュール本体10の内部空洞にICチップ1を設置する際に、ICチップ1の動作に所望の電波を損なうことなく、動作に全く不要な電波のみを確実に抑圧することが可能となる。この結果、ICチップの伝送損失を増加させずに、入出力間アイソレーションを向上させることが可能となる。而して、ICチップ1が実装されたICチップ実装モジュール100,100A,100Bの性能を確実に向上させることができる。
本発明に係るICチップの第1の実施形態を説明する説明図である。 最表面の配線が設置された第3の領域における信号伝送線路の構成例を示す説明図である。 図1に示したような回路配置パターンを有するICチップをモジュールに実装した場合のICチップと電波吸収体との配置関係を示す説明図である。 図3で定義した断面1におけるIC実装モジュールの断面形状を示す断面図である。 図3で定義した断面2におけるIC実装モジュールの断面形状を示す断面図である。 本発明に係るICチップの第3の実施形態を説明する説明図である。 本発明に係るICチップの第4の実施形態を説明する説明図である。 モジュールの内の空洞にICチップを実装した様子を示す模式図である。 直方体形状のモジュール内の電界の発生状況を模式的に示す説明図である。 従来の不要モード電磁波抑圧方法を示す模式図である。
符号の説明
1,1A…ICチップ、2…チップ基板、3,4a,4b…金属メッキ、5,6、7a,7b…電波吸収体、10…モジュール(本体)、10A…モジュール空洞天井、10B…モジュール空洞床、11…第1の領域、12…第2の領域、13…第3の領域、21…電波吸収体、100,100A…ICチップ実装モジュール、131…チップ基板、132…絶縁体、133…配線、134…信号伝送線路、

Claims (16)

  1. 空洞を有するモジュール内にICチップを実装するICチップ実装モジュールにおいて、前記ICチップに搭載する回路を任意に分割した2つの回路部それぞれが、第1の領域と第2の領域とに分離して配置され、前記第1の領域の回路部と前記第2の領域の回路部とを接続する信号伝送線路が存在する領域が、接地された配線で前記信号伝送線路が絶縁体を介して覆われている第3の領域として形成され、該第3の領域が位置する前記空洞内に、電波を吸収する電波吸収体が配置されていることを特徴とするICチップ実装モジュール。
  2. 前記電波吸収体が、等方的に電波の吸収を行う等方性電波吸収体であることを特徴とする請求項1に記載のICチップ実装モジュール。
  3. 前記電波吸収体が、前記第3の領域の幅よりも狭い幅であることを特徴とする請求項1又は2に記載のICチップ実装モジュール。
  4. 前記電波吸収体と前記ICチップとの間隔、及び、前記電波吸収体と前記空洞の天井、側壁との間隔が、吸収する電波の波長の(1/4)よりも小さいことを特徴とする請求項1ないし3のいずれかに記載のICチップ実装モジュール。
  5. 前記電波吸収体の代わりに、接地された金属板が用いられることを特徴とする請求項1ないし4のいずれかに記載のICチップ実装モジュール。
  6. 前記電波吸収体又は接地された前記金属板の他に、さらに、前記第1の領域及び/又は前記第2の領域の上方の前記空洞の天井に電波吸収体を配置することを特徴とする請求項1ないし5のいずれかに記載のICチップ実装モジュール。
  7. 前記第3の領域の上方に配置される前記電波吸収体と第1の領域及び/又は前記第2の領域の上方に配置される前記電波吸収体とが一体化されていることを特徴とする請求項6に記載のICチップ実装モジュール。
  8. 空洞を有するモジュール内にICチップを実装するICチップ実装方法において、前記ICチップに搭載する回路を任意に分割した2つの回路部それぞれを、第1の領域と第2の領域とに分離して配置し、前記第1の領域の回路部と前記第2の領域の回路部とを接続する信号伝送線路が存在する領域を、接地された配線で前記信号伝送線路が絶縁体を介して覆われている第3の領域として形成し、該第3の領域が位置する前記空洞内に、電波を吸収する電波吸収体を配置していることを特徴とするICチップ実装方法。
  9. 前記電波吸収体を、等方的に電波の吸収を行う等方性電波吸収体とすることを特徴とする請求項8に記載のICチップ実装方法。
  10. 前記電波吸収体を、前記第3の領域の幅よりも狭い幅とすることを特徴とする請求項8又は9に記載のICチップ実装方法。
  11. 前記電波吸収体と前記ICチップとの間隔、及び、前記電波吸収体と前記空洞の天井、側壁との間隔を、吸収する電波の波長の(1/4)よりも小さくすることを特徴とする請求項8ないし10のいずれかに記載のICチップ実装方法。
  12. 前記電波吸収体の代わりに、接地した金属板を用いることを特徴とする請求項8ないし11のいずれかに記載のICチップ実装方法。
  13. 前記電波吸収体又は接地した前記金属板の他に、さらに、前記第1の領域及び/又は前記第2の領域の上方の前記空洞の天井に電波吸収体を配置することを特徴とする請求項8ないし12のいずれかに記載のICチップ実装方法。
  14. 前記第3の領域の上方に配置される前記電波吸収体と第1の領域及び/又は前記第2の領域の上方に配置される前記電波吸収体とを一体化することを特徴とする請求項13に記載のICチップ実装方法。
  15. 空洞を有するモジュールに実装するICチップであって、当該ICチップに搭載する回路を任意に分割した複数の回路部それぞれが、異なる領域に分離して配置され、異なる領域に配置された前記回路部それぞれを接続する信号伝送線路が存在する領域が、接地された配線で前記信号伝送線路が絶縁体を介して覆われている領域として形成されていることを特徴とするICチップ。
  16. 前記信号伝送線路が、接地面を有するマイクロストリップ線路あるいは接地面を有するコプレーナ線路であることを特徴とする請求項15に記載のICチップ。
JP2006074018A 2006-03-17 2006-03-17 Icチップ実装モジュール、icチップ実装方法及びicチップ Pending JP2007250939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006074018A JP2007250939A (ja) 2006-03-17 2006-03-17 Icチップ実装モジュール、icチップ実装方法及びicチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006074018A JP2007250939A (ja) 2006-03-17 2006-03-17 Icチップ実装モジュール、icチップ実装方法及びicチップ

Publications (1)

Publication Number Publication Date
JP2007250939A true JP2007250939A (ja) 2007-09-27

Family

ID=38594896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006074018A Pending JP2007250939A (ja) 2006-03-17 2006-03-17 Icチップ実装モジュール、icチップ実装方法及びicチップ

Country Status (1)

Country Link
JP (1) JP2007250939A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2886637A1 (en) 2013-12-19 2015-06-24 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Textile fabric impregnated with an antimicrobial and/or cleaning ctive ingredient preparation with a olyolefin fleece-based carrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2886637A1 (en) 2013-12-19 2015-06-24 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Textile fabric impregnated with an antimicrobial and/or cleaning ctive ingredient preparation with a olyolefin fleece-based carrier
DE102013226787A1 (de) 2013-12-19 2015-06-25 Schülke & Mayr GmbH Mit einer antimikrobiellen und/oder reinigenden Wirkstoffzubereitung getränktes textiles Flächengebilde mit einem Träger auf Basis von Polyolefinvlies

Similar Documents

Publication Publication Date Title
US9099979B2 (en) High-frequency circuit module
JP4188373B2 (ja) 多層誘電体基板および半導体パッケージ
US6794961B2 (en) High frequency circuit module
JP5132760B2 (ja) 多層誘電体基板および半導体パッケージ
JP5851439B2 (ja) 高周波半導体用パッケージ
JP2014042094A (ja) 高周波回路モジュール
WO2009139210A1 (ja) 高周波収納ケースおよび高周波モジュール
JP2014099842A (ja) 高周波回路モジュール
JP6244958B2 (ja) 半導体装置
JP2011187812A (ja) 高周波モジュール
JP2571029B2 (ja) マイクロ波集積回路
JP2007250939A (ja) Icチップ実装モジュール、icチップ実装方法及びicチップ
JP2005079762A (ja) 高周波回路モジュール及び高周波回路基板
JP6316232B2 (ja) マイクロ波デバイス
JP2003031987A (ja) 電磁界遮蔽キャップ
JP2014099839A (ja) 高周波回路モジュール
US20240234355A1 (en) Module
JP2010272585A (ja) フリップチップ実装構造
WO2023053762A1 (ja) モジュール
JP4888433B2 (ja) 高周波モジュール
JP2006073935A (ja) 半導体パッケージ
JP2010199417A (ja) 電波吸収部材およびシールド蓋部材
JP2007250938A (ja) Icチップ実装モジュール及びicチップ実装方法
JP5495619B2 (ja) 多層高周波パッケージ基板
JP2008211309A (ja) 誘電体共振部品