JP2014099842A - 高周波回路モジュール - Google Patents

高周波回路モジュール Download PDF

Info

Publication number
JP2014099842A
JP2014099842A JP2013179357A JP2013179357A JP2014099842A JP 2014099842 A JP2014099842 A JP 2014099842A JP 2013179357 A JP2013179357 A JP 2013179357A JP 2013179357 A JP2013179357 A JP 2013179357A JP 2014099842 A JP2014099842 A JP 2014099842A
Authority
JP
Japan
Prior art keywords
circuit board
power amplifier
frequency
duplexer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013179357A
Other languages
English (en)
Other versions
JP5422078B1 (ja
Inventor
Hiroshi Nakamura
浩 中村
Tomohiro Igarashi
智宏 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013179357A priority Critical patent/JP5422078B1/ja
Application granted granted Critical
Publication of JP5422078B1 publication Critical patent/JP5422078B1/ja
Publication of JP2014099842A publication Critical patent/JP2014099842A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Transceivers (AREA)

Abstract

【課題】実装密度が高い高周波回路モジュールを提供する。
【解決手段】高周波回路モジュール100は、高周波信号の送信処理及び受信処理を行うRFIC160と、該RFIC160からの送信信号を増幅するパワーアンプIC155と、パワーアンプIC155からアンテナへ出力される送信信号とアンテナからRFIC160に入力される受信信号とを分離するデュプレクサ110,120とを備え、RFIC160及びパワーアンプIC155の何れか一方又は双方は回路基板200内に埋設され、且つ、デュプレクサ110,120はRFIC160とパワーアンプIC155との間に配置されている。
【選択図】図6

Description

本発明は、高周波IC・パワーアンプIC・デュプレクサが回路基板に実装された高周波回路モジュールに関し、特に各部品の配置構造に関する。
近年、所謂スマートフォンと呼ばれる多機能携帯電話に代表されるように携帯電話の多機能化及び小型化が図られている。このような携帯電話では、高周波信号の送受信に必要な各種部品を回路基板に実装した高周波回路モジュールがマザーボードに搭載されている(例えば特許文献1参照)。特許文献1に記載の高周波回路モジュールは、回路基板上に、高周波信号の送信処理及び受信処理を行う高周波IC、送信信号を電力するパワーアンプIC、送信フィルタ、受信フィルタ、高周波スイッチなどが搭載されている。パワーアンプICの出力信号は順に送信用マッチング回路・送信フィルタ・高周波スイッチを介してアンテナから送信される。一方、アンテナからの受信信号は順に高周波スイッチ・受信フィルタ・受信用マッチング回路を介して高周波ICに入力される。ここで、高周波ICから高周波スイッチまでの送信信号が通過する信号線と、高周波スイッチから高周波ICまでの受信信号が通過する信号線とは、互いに交差せず且つ近接しないように回路基板上に形成されている。また、特許文献2には、W−CDMAのRF送信信号を扱う回路系と、W−CDMAのRF受信信号を扱う受信回路との最短距離間にW−CDMAの動作とは無関係な回路であるGSM方式の回路系を配置することにより、W−CDMAの送信回路と受信回路の信号干渉の低減が可能なマルチモード高周波回路が記載されている。
特開2005−198051号公報 特開2006−340257号公報
しかし、従来技術では近年の更なる小型化・高密度化の要求に対応するには限界があった。特許文献1に記載の構成では、パワーアンプICは高周波ICの直近に配置されているため、小型化・高密度化に伴い受信信号用の信号線がパワーアンプICの近傍を通過することになる。これにより、パワーアンプICで発生するノイズや漏洩信号が高周波ICの受信回路に混入してしまうという問題があった。特許文献2に記載の構成では、第1の通信方式であるW−CDMAのブロックを確認するとパワーアンプICにあたるW−PA−IC(121)は高周波IC(310)から離れているが、デュプレクサ(100)が高周波IC(310)から離れているので、デュプレクサ(100)を通過した受信信号にパワーアンプICで発生するノイズや漏洩信号等が高周波ICの受信回路に混入してしまうという問題があった。
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、実装密度が高い高周波回路モジュールを提供することにある。
上記目的を達成するために、本願発明に係る高周波回路モジュールは、絶縁体層と導体層とを交互に積層してなる回路基板と、回路基板に実装され高周波信号の送信処理及び受信処理を行う高周波ICと、回路基板に実装され高周波ICからの送信信号を増幅するパワーアンプICと、パワーアンプICからアンテナへ出力される送信信号とアンテナから高周波ICに入力される受信信号とを分離するデュプレクサとを備え、高周波IC及びパワーアンプICの何れか一方又は双方は回路基板内に埋設され、且つ、回路基板を上面から透過してみるとデュプレクサは高周波ICとパワーアンプICとの間に配置されていることを特徴とする。
本発明によれば、デュプレクサから高周波ICへ受信信号を入力するための信号線がパワーアンプICの近傍に位置することがない。またデュプレクサから高周波ICへ受信信号を入力するための信号線の長さを短くすることができる。これにより、高周波ICの受信回路へのノイズの混入を防止しつつ小型化・高密度化を図ることが容易となる。なお高周波ICからの出力される送信信号はデュプレクサ近傍を通過してパワーアンプICに入力される。しかし当該送信信号は電力増幅前であるためデュプレクサや他の回路等への影響は極めて小さい。一方、パワーアンプICとデュプレクサとは近接しているので電力増幅後の送信信号を伝送する信号線の長さを短くすることができる。つまり、パワーアンプICにより増幅された信号をデュプレクサに伝送する信号線は、高周波ICから出力された増幅前の信号を伝送する信号線より短くすることができる。これにより電力損失や放射ノイズを小さくすることができる。なお、デュプレクサは回路基板上に実装しても回路基板内に埋設するようにしてもよい。
本発明の好適な態様の一例としては、回路基板底面にはグランド電極が形成されており、パワーアンプICは回路基板内に埋設されており、パワーアンプICの放熱用電極はビア導体を介して回路基板底面のグランド電極に接続されていることを特徴とするものが挙げられる。本発明によれば、パワーアンプICの放熱用電極と回路基板底面に形成したグランド電極間の距離を小さくすることができるので、放熱効率が向上する。
また本発明の好適な態様の一例としては、前記回路基板は他の導体層より厚みが大きく且つグランドとして機能する導体層であるコア層を含み、前記高周波IC及びパワーアンプICの何れか一方又は双方は前記コア層に形成した貫通孔又は凹部内に配置されていることを特徴とするものが挙げられる。本発明によれば、コア層により高周波IC及びパワーアンプICのシールド性及び放熱性が向上する。
また本願発明に係る高周波回路モジュールは、絶縁体層と導体層とを交互に積層してなる回路基板と、回路基板の一方の面に実装されたパワーアンプICとを備え、前記回路基板は、回路基板の他方の面であって且つ前記パワーアンプICを回路基板の厚み方向に投影した領域に形成された端子電極と、回路基板の他方の面に形成されたグランド電極と、パワーアンプICの端子と回路基板内の導体層とを接続する放熱用の第1ビア導体と、前記導体層とグランド電極とを接続する放熱用の第2ビア導体を備えたことを特徴とする。
本発明によれば、パワーアンプICで発生した熱は第1ビア導体により回路基板の厚み方向に伝導し、導体層に沿って左右方向に電動する。導体層の熱は第2ビア導体により回路基板のグランド電極に伝導し、実装先の親回路基板に放熱される。これにより、パワーアンプICを回路基板の周縁部に配置しても、該パワーアンプICで発生する熱を放熱用の第1ビア導体及び第2ビア導体並びに導体層を介して親回路基板に放熱することができる。
また本願発明に係る高周波回路モジュールは、絶縁体層と導体層とを積層してなる回路基板と、回路基板に実装され高周波信号の送信処理及び受信処理を行う高周波ICと、回路基板に実装され高周波ICからの送信信号を増幅するパワーアンプICと、パワーアンプICからアンテナへ出力される送信信号とアンテナから高周波ICに入力される受信信号とを分離するデュプレクサとを備え、前記回路基板には、パワーアンプICにより増幅された送信信号をデュプレクサに伝送する第1信号線と、高周波ICから出力された増幅前の送信信号をパワーアンプICに伝送する第2信号線が形成され、且つ、第1信号線は第2信号線よりも配線長が短く形成されていることを特徴とする。
本発明によれば、パワーアンプICにより増幅された送信信号をデュプレクサに伝送する第1信号線が、高周波ICから出力された増幅前の送信信号をパワーアンプICに伝送する第2信号線よりも短いので、高周波ICの受信回路へのノイズの混入を防止しつつ小型化・高密度化を図ることが容易となるとともに、電力損失や放射ノイズを小さくすることができる。
また本願発明に係る高周波回路モジュールは、絶縁体層と導体層とを積層してなる回路基板と、回路基板に実装され高周波信号の送信処理及び受信処理を行う高周波ICと、回路基板に実装され高周波ICからの送信信号を増幅するパワーアンプICと、パワーアンプICからアンテナへ出力される送信信号とアンテナから高周波ICに入力される受信信号とを分離するデュプレクサとを備え、前記回路基板には、高周波ICから出力された増幅前の送信信号をパワーアンプICに伝送する第2信号線と、デュプレクサから高周波ICへ受信信号を伝送する第3信号線が形成され、且つ、第3信号線は第2信号線よりも配線長が短く形成されていることを特徴とする。
本発明によれば、デュプレクサから高周波ICへ受信信号を伝送する第3信号線が、高周波ICから出力された増幅前の送信信号をパワーアンプICに伝送する第2信号線よりも短いので、高周波ICの受信回路へのノイズの混入を防止しつつ小型化・高密度化を図ることが容易となる。
以上説明したように本発明によれば、デュプレクサから高周波ICへ受信信号を入力するための信号線がパワーアンプICの近傍に位置することがない。またデュプレクサから高周波ICへ受信信号を入力するための信号線の長さを短くすることができる。これにより、高周波ICの受信回路へのノイズの混入を防止しつつ小型化・高密度化を図ることが容易となる。
高周波回路モジュールの概略回路図 第1の実施の形態に係る高周波回路モジュールの上面図 第1の実施の形態に係る高周波回路モジュールの底面図 第1の実施の形態に係る高周波回路モジュールの断面図 第1の実施の形態に係る他の例に係る高周波回路モジュールの上面図 第2の実施の形態に係る高周波回路モジュールの上面図 第2の実施の形態に係る高周波回路モジュールの底面図 第2の実施の形態に係る高周波回路モジュールの断面図
(第1の実施の形態)
本発明の第1の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。図1に高周波回路モジュールの概略回路図を示す。なお本実施の形態では、説明の簡単のため、主として本発明の要旨に係る構成についてのみ説明する。
本実施の形態に係る高周波回路モジュール100は、2つの周波数帯域に対応した携帯電話で用いられるものである。図1に示すように、高周波回路モジュール100は、高周波スイッチ101と、第1〜第2デュプレクサ110,120と、送信用の高周波電力増幅器151,152と、RFIC(Radio Frequency Integrated Circuit)160とを備えている。なお実際の回路構成ではマッチング回路や送信信号用のバンドパスフィルタなどを周波数帯域毎に備えているが、説明の簡単のため本実施の形態では省略した。
高周波スイッチ101は、第1〜第2デュプレクサ110〜120と1つの外部アンテナ10との接続を切り替える。
各デュプレクサ110,120は、それぞれ送信フィルタ112,122と受信フィルタ114,124とを備えている。送信フィルタ112,122及び受信フィルタ114,124としては、表面弾性波(SAW:Surface Acoustic Wave)フィルタやバルク弾性波(BAW:Bulk Acoustic Wave)フィルタなど種々のものを用いることができる。本実施の形態では、SAWフィルタを用いた。送信フィルタ112,122は高周波電力増幅器151,152を介してRFIC160の送信ポートに接続している。受信フィルタ114,124はRFIC160の受信ポートに接続している。高周波電力増幅器151と152は、1つのパワーアンプIC155にパッケージングされている。RFIC160は高周波信号の変復調処理や多重化処理などの送信処理及び受信処理を行う。
次に図2乃至図4を参照して高周波回路モジュール100の構造について説明する。図2は高周波回路モジュールの上面図、図3は高周波回路モジュールの底面図、図4は図2におけるA線矢視方向断面図である。
高周波回路モジュール100は、図2に示すように、回路基板200の上面にRFIC160と、第1デュプレクサ110と、パワーアンプIC155と、高周波スイッチ101とが表面実装されている。第1デュプレクサ110は、第1送信フィルタ112と第1受信フィルタ114とが表面実装用の1つのパッケージに収容されている。一方、第2デュプレクサ120は、回路基板200内に埋設されている。ここで第2デュプレクサ120は、その構成要素(送信フィルタ・受信フィルタなど)がそれぞれ個別に回路基板200内に埋設された形態となっている。すなわち第2デュプレクサ120は、第1デュプレクサ110とは異なりパッケージに収容された形態ではない。
回路基板200は、絶縁体層と導体層とを交互に積層してなる多層基板である。回路基板200は、図4に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層210と、該コア層210の一方の主面(上面)に形成された複数の絶縁体層221及び導体層222と、コア層210の他方の主面(下面)に形成された複数の絶縁体層231及び導体層232とを備えている。絶縁体層221,231及び導体層222,232はコア層210の両主面にビルドアップ工法にて形成されたものである。ここでコア層210と回路基板200の一方の主面(上面)との間に位置する導体層222のうち2つの層、及び、コア層210と回路基板200の他方の主面(下面)との間に位置する導体層232のうち1つの層は、基準電位(グランド)が与えられるグランド導体層225,226,235になっている。グランド導体層225,235は、コア層210に最も近い導体層222,232であり、それぞれビア導体241を介してコア層210に接続している。したがってコア層210もグランド導体として機能する。また、2つのグランド導体層225,226の間には導体層222が介在しており、該導体層222に形成された配線をストリップラインとして機能させることができる。回路基板200の一方の主面(上面)には部品実装用の導電性のランド201や配線202が形成されている。また、回路基板200の他方の主面(下面)の周縁部には、多数の端子電極205が形成されている。また、回路基板200の主面(下面)であって前記端子電極205の形成領域よりも内側の領域には、前記端子電極205よりも面積が大きい多数のグランド電極206が形成されている。ランド201には、RFIC160、第1デュプレクサ110、パワーアンプIC155が半田付けされている。
コア層210には部品収容用の貫通孔211が形成されている。該貫通孔211には、第2デュプレクサ120を構成する第2送信フィルタ122及び第2受信フィルタ124が配置されている。したがってコア層210は、内蔵する部品の高さよりも厚みが大きいことが好ましい。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層210を形成している。貫通孔211内であって収容部品との隙間には樹脂などの絶縁体が絶縁体層221又は231と一体となって充填されている。第2送信フィルタ122及び第2受信フィルタ124の上面には端子電極122a,124aが形成されている。端子電極122a,124aはビア導体242を介して導体層222に接続している。
本発明に係る高周波モジュール100の特徴的な点は、図2に示すように、第1デュプレクサ110及び第2デュプレクサ120が、RFIC160とパワーアンプIC155との間に配置されている点にある。これにより、第1デュプレクサ110及び第2デュプレクサ120からRFIC160に入力される受信信号を伝送する信号線170の長さを短くすることができるとともに、該信号線170へのノイズの混入を極めて小さく抑えることができる。図2の例では、第1デュプレクサ110から出力される受信信号は、回路基板200の上面に形成された信号線170を介してRFIC160に入力される。一方、RFIC160から出力される送信信号は、回路基板200の内層、より詳しくは2つのグランド導体層225,226の間に介在する導体層222に形成された信号線180を介してパワーアンプIC155に入力される。パワーアンプICから出力される増幅された送信信号は、回路基板200の上面に形成された信号線185を介して第1デュプレクサ110に入力される。ここで、パワーアンプICにより増幅された信号を伝送する信号線185は、RFIC160から出力された増幅前の信号を伝送する信号線180より短い点に留意されたい。なお、図2では第2デュプレクサ120に入出力される信号線については説明の簡単のため省略した。
また、本発明に係る高周波モジュール100の他の特徴的な点は、図2及び図3に示すように、パワーアンプIC155が回路基板200の周縁部に実装されている点にある。図3に示すように、パワーアンプIC155は、回路基板200の厚さ方向に投影した投影領域が、前記端子電極205の形成領域と重なる位置に実装されている。また図4に示すように、パワーアンプIC155のグランド端子155aが回路基板200のランド201に実装されており、該ランド201は複数の放熱用のビア導体243を介してコア層210に接続している。また、コア層210は複数の放熱用のビア導体244を介して下面のグランド電極206に接続している。このような構造により、パワーアンプIC155で発生した熱は、ビア導体243により回路基板200の厚み方向に伝導し、コア層210に沿って左右方向に伝導する。コア層210の熱はビア導体244によりグランド電極206に伝導し、実装先の親回路基板に放熱される。
このような高周波回路モジュール100によれば、デュプレクサ110,120が、RFIC160とパワーアンプIC155との間に配置されているので、デュプレクサ110,120からRFIC160へ受信信号を入力するための信号線がパワーアンプIC155の近傍に位置することがない。またデュプレクサ110,120からRFIC160へ受信信号を入力するための信号線の長さを短くすることができる。これにより、RFIC160の受信回路へのノイズの混入を防止しつつ小型化・高密度化を図ることが容易となる。なおRFIC160からの出力される送信信号はデュプレクサ110,120近傍を通過してパワーアンプIC155に入力される。しかし当該送信信号は電力増幅前であるためデュプレクサ110,120や他の回路等への影響は極めて小さい。一方、パワーアンプIC155とデュプレクサ110,120とは隣り合うので電力増幅後の送信信号を伝送する信号線の長さを短くすることができる。これにより電力損失や放射ノイズを小さくすることができる。
また本実施の形態に係る高周波回路モジュール100では、パワーアンプIC155を回路基板200の周縁部に配置しても、該パワーアンプICで発生する熱を放熱用のビア導体243,244及びコア層210を介して親回路基板に放熱することができる。したがって、RFIC160を回路基板の周縁部よりも内側に配置することが可能となる。これにより特にRFIC160の近傍における部品配置や回路パターンの設計が容易となり、しかも配線長を短くすることができるので高周波特性にも優れたものとなる。
なお上記第1の実施の形態では、RFIC160から出力される送信信号は、回路基板200の内層に形成した信号線180を介してパワーアンプIC155に入力していたが、図5に示すように、回路基板200上に形成した信号線181を介してパワーアンプIC155に入力するようにしてもよい。
(第2の実施の形態)
本発明の第2の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。本実施の形態に係る高周波回路モジュールが第1の実施の形態と相違する点は、RFIC及びパワーアンプICの実装形態にある。その他の点、例えば高周波回路モジュールの概略回路図については第1の実施の形態と同様なので、ここでは主として相違点について詳述する。
図6乃至図8を参照して第2の実施の形態に係る高周波回路モジュール300の構造について説明する。図6は高周波回路モジュールの上面図、図7は高周波回路モジュールの底面図、図8は図6におけるA線矢視方向断面図である。
高周波回路モジュール300は、図6に示すように、回路基板400の上面に高周波スイッチ101と、第1デュプレクサ110とが表面実装されている。第1デュプレクサ110は、第1送信フィルタ112と第1受信フィルタ114とが1つのパッケージに収容された個別部品である。一方、第2デュプレクサ120と、RFIC160と、パワーアンプIC155とは、回路基板400内に埋設されている。ここで第2デュプレクサ120は、第2送信フィルタ122と第1受信フィルタ124とが表面実装用の1つのパッケージに収容された個別部品である。
回路基板400は、絶縁体層と導体層とを交互に積層してなる多層基板である。回路基板400は、図8に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層410と、該コア層410の一方の主面(上面)に形成された複数の絶縁体層421及び導体層422と、コア層410の他方の主面(下面)に形成された複数の絶縁体層431及び導体層432とを備えている。絶縁体層421,431及び導体層422,432はコア層410の両主面にビルドアップ工法にて形成されたものである。ここでコア層410は基準電位(グランド)が与えられるグランド導体として機能する。回路基板400の一方の主面(上面)には部品実装用の導電性のランド401や配線402が形成されている。また、回路基板400の他方の主面(下面)の周縁部には、多数の端子電極405が形成されている。また、回路基板400の主面(下面)であって前記端子電極405の形成領域よりも内側の領域には、前記端子電極405よりも面積が大きい多数のグランド電極406が形成されている。ランド401には、高周波スイッチ101、第1デュプレクサ110が半田付けされている。
コア層410には部品収容用の貫通孔411が形成されている。該貫通孔411には、RFIC160、第2デュプレクサ120、パワーアンプIC155が配置されている。したがってコア層410は、内蔵する電子部品の高さよりも厚みが大きく且つ曲げ強度が大きいことが好ましい。またコア層410は導電性材料からなり、電気的には基準電位(グランド)が与えられる。したがって広義には、コア層410を多層回路基板400の導体層と解釈できる。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層410を形成している。貫通孔411内であって収容部品との隙間には樹脂などの絶縁体が絶縁体層421又は431と一体となって充填されている。RFIC160、第2デュプレクサ120、パワーアンプIC155の下面には端子電極160a,120a,155aが形成されている。端子電極160a,120a,155aはビア導体442を介して導体層432に接続している。
本発明に係る高周波モジュール300の特徴的な点は第1の実施の形態と同様、図6及び図7に示すように、第1デュプレクサ110及び第2デュプレクサ120が、RFIC160とパワーアンプIC155との間に配置されている点にある。これにより、第1デュプレクサ110及び第2デュプレクサ120からRFIC160に入力される受信信号を伝送する信号線170の長さを短くすることができるとともに、該信号線170へのノイズの混入を極めて小さく抑えることができる。図6の例では、第1デュプレクサ110から出力される受信信号は、回路基板400の内層に形成された信号線170を介してRFIC160に入力される。一方、RFIC160から出力される送信信号は、回路基板400の内層に形成された信号線180を介してパワーアンプIC155に入力される。パワーアンプIC155から出力される増幅された送信信号は、回路基板400の内層に形成された信号線185を介して第1デュプレクサ110に入力される。ここで、パワーアンプICにより増幅された信号を伝送する信号線185は、RFIC160から出力された増幅前の信号を伝送する信号線180より短い点に留意されたい。なお、図6では第2デュプレクサ120に入出力される信号線については説明の簡単のため省略した。
また本実施の形態では、図6及び図7に示すように、RFIC160は高周波スイッチ101を回路基板400の厚み方向に投影した領域と少なくとも一部が重なるような位置に配置されている。また、第1デュプレクサ110は第2デュプレクサ120を回路基板400の厚み方向に投影した領域と少なくとも一部が重なるような位置に配置されている。このように、部品同士が重なるように配置されているので、基板厚み方向の投影エリアにおいて実装密度が向上し、これにより小型化が可能になる。また、高周波スイッチ101、各デュプレクサ110,120、パワーアンプIC155、RFIC160間を接続する各種信号線の距離を短くすることが可能なので、信号の損失やノイズの侵入等を抑えている。
パワーアンプIC155は、図7に示すように、回路基板400の厚さ方向に投影した投影領域が、前記グランド電極406の形成領域と重なる位置に実装されている。また図8に示すように、パワーアンプIC155の放熱用電極を兼用するグランド端子155bは、複数の放熱用のビア導体443を介して回路基板400の下面のグランド電極406に接続している。このような構造により、パワーアンプIC155で発生した熱は、ビア導体443によりグランド電極406に伝導し、実装先の親回路基板に放熱される。
このような高周波回路モジュール300によれば、デュプレクサ110,120が、RFIC160とパワーアンプIC155との間に配置されているので、デュプレクサ110,120からRFIC160へ受信信号を入力するための信号線がパワーアンプIC155の近傍に位置することがない。またデュプレクサ110,120からRFIC160へ受信信号を入力するための信号線の長さを短くすることができる。これにより、RFIC160の受信回路へのノイズの混入を防止しつつ小型化・高密度化を図ることが容易となる。なおRFIC160からの出力される送信信号はデュプレクサ110,120近傍を通過してパワーアンプIC155に入力される。しかし当該送信信号は電力増幅前であるためデュプレクサ110,120や他の回路等への影響は極めて小さい。一方、パワーアンプIC155とデュプレクサ110,120とは隣り合うので電力増幅後の送信信号を伝送する信号線の長さを短くすることができる。これにより電力損失や放射ノイズを小さくすることができる。
また本実施の形態に係る高周波回路モジュール300では、パワーアンプIC155が回路基板400に埋設されているので、パワーアンプIC155の放熱用電極155bと回路基板400のグランド電極406との距離を小さくすることができる。これによりパワーアンプIC155の放熱効率が向上する。
以上本発明の実施の形態について詳述したが本発明はこれに限定されるものではない。例えば、上記第1の実施の形態ではRFIC160及びパワーアンプIC155の双方を回路基板200上に実装し、第2の実施の形態ではRFIC160及びパワーアンプIC155の双方を回路基板400内に埋設したが、RFIC160は回路基板上に実装しパワーアンプIC155は回路基板内に埋設する形態であっても、RFIC160は回路基板内に埋設しパワーアンプIC155は回路基板上に実装する形態であってもよい。なお、各形態において、デュプレクサ110,120や高周波スイッチ101を回路基板上に実装するか或いは埋設するかは不問である。
また上記各実施の形態におけるRFIC160、パワーアンプIC155、デュプレクサ110,120の間の配線についての実装構造は本願発明の一例を示すものにすぎず、高周波回路モジュールの仕様等に応じて回路基板上に配線を形成するか又は内層に形成するかは任意とすることができる。
また上記第1の実施の形態では第2デュプレクサ120を回路基板200に埋設する形態としてそれぞれ個別部品であるフィルタ122,124を埋設し、一方第2の実施の形態ではフィルタ122,124がパッケージングされた個別部品として第2デュプレクサ120を回路基板400に埋設したように、デュプレクサ110,120の実装形態は不問である。
また上記各実施の形態では、2つの高周波電力増幅器151,152を内蔵したパワーアンプIC155を1つ用いたが、パワーアンプIC155に内蔵される増幅器の回路数や、パワーアンプIC155自体の個数は不問である。図1の回路を実装する他の例としては、高周波電力増幅器151,152にそれぞれ対応して2つのパワーアンプICを回路基板200に実装するものが挙げられる。この場合、双方のパワーアンプICを回路基板200の上面に実装してもよいし、双方のパワーアンプICを回路基板200内に埋設してもよい。さらに、一方のパワーアンプICを回路基板200の上面に実装し、他方のパワーアンプICを回路基板200内に埋設するようにしてもよい。
また上記各実施の形態では、コア層210,410に貫通孔211,411を形成し、該貫通孔211,411にフィルタ、RFIC、パワーアンプICなどの電子部品を配置するようにしたが、貫通孔211,411ではなく凹部をコア層210,410に形成し、該凹部に各電子部品を配置するようにしてもよい。
また上記各実施の形態では、コア層210,410の材質として銅又は銅合金を例示したが、他の金属又は合金や樹脂など材質は不問である。またコア層210,410の導電性の有無についても不問である。さらに上記実施の形態では、回路基板200,400として比較的厚みのあるコア層210,410を備えたものを例示したが、コア層210,410のない多層回路基板であってもよい。
また上記各実施の形態では、回路基板200,400の上面には各種部品が実装された状態で露出しているが、回路基板200,400の上面の全面又は一部を覆うようにケースを装着したり樹脂等で封止するようにしてもよい。
10…アンテナ、100,300…高周波回路モジュール、101…高周波スイッチ、110,120…デュプレクサ、112,122…送信フィルタ、114,124…受信フィルタ、155…パワーアンプIC、160…RFIC、200,400…回路基板、201,401…ランド、205,405…端子電極、206,406…グランド電極、210,410…コア層、211,411…貫通孔、225,226,235…グランド導体層、243,244,442,443…ビア導体

Claims (8)

  1. 絶縁体層と導体層とを積層してなる回路基板と、
    回路基板に実装され高周波信号の送信処理及び受信処理を行う高周波ICと、
    回路基板に実装され高周波ICからの送信信号を増幅するパワーアンプICと、
    パワーアンプICからアンテナへ出力される送信信号とアンテナから高周波ICに入力される受信信号とを分離するデュプレクサとを備え、
    前記回路基板には、パワーアンプICにより増幅された送信信号をデュプレクサに伝送する第1信号線と、高周波ICから出力された増幅前の送信信号をパワーアンプICに伝送する第2信号線が形成され、且つ、第1信号線は第2信号線よりも配線長が短く形成されている
    ことを特徴とする高周波回路モジュール。
  2. 前記回路基板には、デュプレクサから高周波ICへ受信信号を伝送する第3信号線が形成され、第3信号線は第2信号線よりも配線長が短く形成されている
    ことを特徴とする請求項1記載の高周波モジュール。
  3. 絶縁体層と導体層とを積層してなる回路基板と、
    回路基板に実装され高周波信号の送信処理及び受信処理を行う高周波ICと、
    回路基板に実装され高周波ICからの送信信号を増幅するパワーアンプICと、
    パワーアンプICからアンテナへ出力される送信信号とアンテナから高周波ICに入力される受信信号とを分離するデュプレクサとを備え、
    前記回路基板には、高周波ICから出力された増幅前の送信信号をパワーアンプICに伝送する第2信号線と、デュプレクサから高周波ICへ受信信号を伝送する第3信号線が形成され、且つ、第3信号線は第2信号線よりも配線長が短く形成されている
    ことを特徴とする高周波回路モジュール。
  4. 前記回路基板は、他の導体層より厚みが大きく且つグランドとして機能する導体層であるコア層と、底面に形成されたグランド電極と、パワーアンプICの下面とコア層を接続する放熱用の第1ビア導体と、グランド電極とコア層を接続する放熱用の第2ビア導体とを備えた
    ことを特徴とする請求項1乃至3何れか1項記載の高周波回路モジュール。
  5. デュプレクサは回路基板内に埋設されている
    ことを特徴とする請求項1乃至4何れか1項記載の高周波回路モジュール。
  6. デュプレクサは回路基板のコア層に形成された貫通孔又は凹部内に配置されている
    ことを特徴とする請求項4記載の高周波回路モジュール。
  7. デュプレクサは、パワーアンプICからアンテナへ出力される送信信号を濾過する送信フィルタとアンテナから高周波ICに入力される受信信号を濾過する受信フィルタとを有するとともに、
    送信フィルタ及び受信フィルタは、コア層に形成された貫通孔又は凹部内にそれぞれ個別に配置されている
    ことを特徴とする請求項6記載の高周波回路モジュール。
  8. デュプレクサは回路基板上に実装されている
    ことを特徴とする請求項1乃至4何れか1項記載の高周波回路モジュール。
JP2013179357A 2013-08-30 2013-08-30 高周波回路モジュール Active JP5422078B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013179357A JP5422078B1 (ja) 2013-08-30 2013-08-30 高周波回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013179357A JP5422078B1 (ja) 2013-08-30 2013-08-30 高周波回路モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013143567A Division JP2014099839A (ja) 2013-07-09 2013-07-09 高周波回路モジュール

Publications (2)

Publication Number Publication Date
JP5422078B1 JP5422078B1 (ja) 2014-02-19
JP2014099842A true JP2014099842A (ja) 2014-05-29

Family

ID=50287268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013179357A Active JP5422078B1 (ja) 2013-08-30 2013-08-30 高周波回路モジュール

Country Status (1)

Country Link
JP (1) JP5422078B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101914890B1 (ko) * 2014-12-04 2018-11-02 가부시키가이샤 무라타 세이사쿠쇼 래더형 필터, 탄성파 필터 모듈 및 듀플렉서
CN108766955A (zh) * 2018-08-10 2018-11-06 付伟 Rf开关芯片电极外设的多腔室封装结构及其制作方法
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087911A (zh) * 2018-08-10 2018-12-25 付伟 带有容纳功能芯片腔室的多芯片封装结构及其制作方法
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置
KR102419331B1 (ko) * 2019-03-13 2022-07-11 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203652A (ja) * 2005-01-21 2006-08-03 Kyocera Corp 高周波モジュール及びそれを用いた通信機器
JP2008072738A (ja) * 2004-06-30 2008-03-27 Hitachi Metals Ltd 高周波回路、高周波部品及びマルチバンド通信装置
JP2011187831A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072738A (ja) * 2004-06-30 2008-03-27 Hitachi Metals Ltd 高周波回路、高周波部品及びマルチバンド通信装置
JP2006203652A (ja) * 2005-01-21 2006-08-03 Kyocera Corp 高周波モジュール及びそれを用いた通信機器
JP2011187831A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101914890B1 (ko) * 2014-12-04 2018-11-02 가부시키가이샤 무라타 세이사쿠쇼 래더형 필터, 탄성파 필터 모듈 및 듀플렉서
US10355667B2 (en) 2014-12-04 2019-07-16 Murata Manufacturing Co., Ltd. Ladder filter, elastic wave filter module, and duplexer
CN108766955A (zh) * 2018-08-10 2018-11-06 付伟 Rf开关芯片电极外设的多腔室封装结构及其制作方法
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法

Also Published As

Publication number Publication date
JP5422078B1 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5285806B1 (ja) 高周波回路モジュール
JP5117632B1 (ja) 高周波回路モジュール
JP5422078B1 (ja) 高周波回路モジュール
JP5143972B1 (ja) 高周波回路モジュール
JP5677499B2 (ja) 高周波回路モジュール
JP5505915B1 (ja) 通信モジュール
JP5342704B1 (ja) 高周波回路モジュール
JP2014099839A (ja) 高周波回路モジュール
WO2013118664A1 (ja) 高周波モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP2014039236A (ja) 高周波回路モジュール
JP5420102B1 (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP5420103B1 (ja) 高周波回路モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131122

R150 Certificate of patent or registration of utility model

Ref document number: 5422078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140221

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20140605

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250