JP2014039236A - 高周波回路モジュール - Google Patents
高周波回路モジュール Download PDFInfo
- Publication number
- JP2014039236A JP2014039236A JP2012254373A JP2012254373A JP2014039236A JP 2014039236 A JP2014039236 A JP 2014039236A JP 2012254373 A JP2012254373 A JP 2012254373A JP 2012254373 A JP2012254373 A JP 2012254373A JP 2014039236 A JP2014039236 A JP 2014039236A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- reception
- transmission
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】送信信号の受信回路への回り込みを防止でき且つ実装密度が高い高周波回路モジュールを提供する。
【解決手段】回路基板200上に第1周波数帯域に係る第1デュプレクサ110を実装し、第2周波数帯域に係る第2デュプレクサ120を構成する第2送信フィルタ122及び第2受信フィルタ124を回路基板200内に埋設する。第2送信フィルタ122及び第2受信フィルタ124は、回路基板内であって第1デュプレクサ110を回路基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なる位置に埋設されている。第1周波数帯域と第2周波数帯域とは所定周波数以上離れている。
【選択図】図3
【解決手段】回路基板200上に第1周波数帯域に係る第1デュプレクサ110を実装し、第2周波数帯域に係る第2デュプレクサ120を構成する第2送信フィルタ122及び第2受信フィルタ124を回路基板200内に埋設する。第2送信フィルタ122及び第2受信フィルタ124は、回路基板内であって第1デュプレクサ110を回路基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なる位置に埋設されている。第1周波数帯域と第2周波数帯域とは所定周波数以上離れている。
【選択図】図3
Description
本発明は、高周波回路が回路基板に実装された高周波回路モジュールに関し、特に送信回路から出力される高周波信号を濾過する送信フィルタ及び受信回路に入力される高周波信号を濾過する受信フィルタの実装構造に関する。
近年、所謂スマートフォンと呼ばれる多機能携帯電話に代表されるように携帯電話の多機能化及び小型化が図られている。このような携帯電話では、高周波信号の送受信に必要な各種部品を回路基板に実装した高周波回路モジュールがマザーボードに搭載されている(例えば特許文献1参照)。特許文献1に記載の高周波回路モジュールは、回路基板上には電力増幅用IC、送信フィルタ、受信フィルタ等が搭載されている。また回路基板内には整合回路などを構成するキャパシタなどの受動部品が埋設されている。特許文献1に記載の高周波回路モジュールは、セルラー方式800MHz帯及びPCS(Personal Communication Services)方式1.9GHz帯の周波数帯域を持った2つの送受信系とGPS(Global Positioning System)による測位機能を利用するためGPSの受信バンド1.5GHz帯を持った1つの受信系を備えている。
特許文献1に記載のものは前述したように2つの周波数帯域の送受信系を備えているが、近年では更に多種多様な周波数帯域に対応させること及び更なる小型化が要求されている。しかし、特許文献1に記載の構成において多数の周波数帯域の送受信系を高密度に実装することは困難であった。特に、送信フィルタや受信フィルタは実装面積が比較的大きいだけでなく、送信信号が受信回路に回り込みが生じやすいという問題があった。後者の問題は、第1の送受信系において送信された高周波信号が、第2の送受信系を介して受信回路に回り込む現象である。この現象は、複数の送受信系の周波数帯域の一部が重なっていたり又は近接しているために生じるものである。より具体的には、第1の送受信系の周波数帯域における送信用帯域と、第2の送受信系の周波数帯域における受信用帯域が重なっている場合を考える。そして第1の送受信系に係るデュプレクサと第2の送受信系に係るデュプレクサが隣接して回路基板上に実装されているものとする。この場合、第1の送受信系を用いて通信する際に、その送信信号が第2の送受信系に係るデュプレクサの受信フィルタと直接電磁結合し、若しくはアンテナ配線と電磁結合して第2の送受信系に係るデュプレクサの受信フィルタに流れ込み、該受信フィルタを通過して受信回路に流れ込む。近年の実装では、第1の送受信系と第2の送受信系の受信回路は共通の集積回路により実現されていることが多い。このため、集積回路の近傍において、第2の送受信系に係るデュプレクサの受信フィルタを通過して受信配線を流れる送信信号が、第1の送受信系の配線に電磁結合して、集合回路の第1の送受信系の受信回路に流れ込む現象が生じるものである。
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、送信信号の受信回路への回り込みを防止でき且つ実装密度が高い高周波回路モジュールを提供することにある。
上記目的を達成するために、本願発明に係る高周波回路モジュールは、高周波信号の送信回路及び受信回路が実装された回路基板と、第1周波数帯域において送信回路から出力される信号を濾過する第1送信フィルタ及び受信回路に入力される信号を濾過する第1受信フィルタと、第2周波数帯域において送信回路から出力される信号を濾過する第2送信フィルタ及び受信回路に入力される信号を濾過する第2受信フィルタとを備え、第1周波数帯域と第2周波数帯域とは所定周波数以上離れており、第1送信フィルタ及び第1受信フィルタは回路基板上に実装されており、第2送信フィルタ及び第2受信フィルタは、回路基板内であって第1送信フィルタ及び第1受信フィルタを回路基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なる位置に埋設されている、ことを特徴とする。
本願発明では、第1送信フィルタ及び第1受信フィルタは回路基板上に実装されている。一方、第2送信フィルタ及び第2受信フィルタは回路基板内に実装されている。また、第2送信フィルタ及び第2受信フィルタは、第1送信フィルタ及び第1受信フィルタを回路基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なる位置に埋設されている。すなわち第1送信フィルタ及び第1受信フィルタと第2送信フィルタ及び受信フィルタは距離的に比較的近い位置にある。本願発明では、第1周波数帯域と第2周波数帯域とを所定周波数以上離すことにより、第1送信フィルタを通過する送信信号が第2受信フィルタと電磁結合することを防止している。同様に、第2送信フィルタを通過する送信信号が第1受信フィルタと電磁結合することを防止している。これにより実装密度の向上と、送信信号の受信回路への回り込み防止を同時に実現している。
本発明の好適な態様の一例としては、回路基板は、第1送信フィルタ及び第2受信フィルタと第2送信フィルタ及び第2受信フィルタとの間に形成されたグランド導体層を備えているものが挙げられる。このグランド導体層により送信信号の回り込みを更に効果的に防止することができる。
また本発明の典型的な態様としては、第1送信フィルタと第1受信フィルタは第1分波回路を構成し、第2送信フィルタと第2受信フィルタは第2分波回路を構成するものが挙げられる。この場合、第1分波回路は1つのパッケージに実装し、且つ、該パッケージを回路基板上に実装する。一方、第2送信フィルタと第2受信フィルタはそれぞれ個別に回路基板内に埋設すると、送信と受信のアイソレーションの観点及び実装密度の向上の点から好適である。なお、ここで分波回路とは、FDD(Frequency Division Duplex)方式の無線通信技術において、送信と受信を共通のアンテナで行うために送信信号と受信信号を電気的に分離する回路であり「アンテナ共用回路」とも呼ばれるものである。なお、2つの周波数帯域を電気的に分離する分波器は一般的にデュプレクサと呼ばれる。
本発明の他の好適な態様の一例としては、第3周波数帯域において送信回路から出力される信号を濾過する第3送信フィルタ及び受信回路に入力される信号を濾過する第3受信フィルタを備え、第1周波数帯域と第3周波数帯域とは一部が重なっている又は近接しており、第3送信フィルタ及び第3受信フィルタは回路基板上において第1送信フィルタ及び第1受信フィルタから所定距離以上離れた位置に実装されていることを特徴とするものが挙げられる。
また本発明の他の好適な態様の一例としては、第4周波数帯域において送信回路から出力される信号を濾過する第4送信フィルタ及び受信回路に入力される信号を濾過する第4受信フィルタを備え、第2周波数帯域と第4周波数帯域とは一部が重なっている又は近接しており、第4送信フィルタ及び第4受信フィルタは回路基板内であって第2送信フィルタ及び第2受信フィルタから所定距離以上離れた位置に埋設されていることを特徴とするものが挙げられる。
以上説明したように本発明によれば、第1周波数帯域に係る第1送信フィルタ及び第1受信フィルタを回路基板上に実装し、第2周波数帯域に係る第2送信フィルタ及び第2受信フィルタを回路基板内に埋設しているので、実装効率が向上する。さらに第1周波数帯域と第2周波数帯域とを所定周波数以上離しているので、送信信号の受信回路への回り込み防止している。
本発明の第1の実施の形態に係る高周波回路モジュールについて図面を参照して説明する。図1に高周波回路モジュールの概略回路図を示す。なお本実施の形態では、説明の簡単のため、主として本発明の要旨に係る構成についてのみ説明する。
本実施の形態に係る高周波回路モジュール100は、4つの周波数帯域に対応した携帯電話で用いられるものである。図1に示すように、高周波回路モジュール100は、高周波スイッチ101と、第1〜第4デュプレクサ110,120,130,140と、送信用の高周波電力増幅器151〜154と、RFIC(Radio Frequency Integrated Circuit)160とを備えている。なお実際の回路構成ではマッチング回路や送信信号用のバンドパスフィルタなどを周波数帯域毎に備えているが、説明の簡単のため本実施の形態では省略した。
高周波スイッチ101は、第1〜第4デュプレクサ110〜140と1つの外部アンテナ10との接続を切り替える。
各デュプレクサ110〜140は、それぞれ送信フィルタ112,122,132,142と受信フィルタ114,124,134,144とを備えている。送信フィルタ112,122,132,142及び受信フィルタ114,124,134,144としては、表面弾性波(SAW:Surface Acoustic Wave)フィルタやバルク弾性波(BAW:Bulk Acoustic Wave)フィルタなど種々のものを用いることができる。本実施の形態では、SAWフィルタを用いた。送信フィルタ112,122,132,142は高周波電力増幅器151〜154を介してRFIC160の送信ポートに接続している。受信フィルタ114,124,134,144はRFIC160の受信ポートに接続している。
RFIC160は高周波信号の変復調処理や多重化処理などを行う。第1及び第3デュプレクサ110,130に接続しているRFIC160の受信ポートは隣接している。また第2及び第4デュプレクサ120,140に接続しているRFIC160の受信ポートは隣接している。
前述のように本実施の形態に係る高周波回路モジュール100は、4つの周波数帯域に対応しており、デュプレクサ110〜140は各周波数帯域の高周波信号のみが通過するようフィルタリングする。
具体的には、第1デュプレクサ110は、2100MHz帯のW−CDMA(Wideband Code Division Multiple Access)又はLTE(Long Term Evolution)に対応している。したがって、第1送信フィルタ112は1920〜1980MHzのバンドパスフィルタであり、第1受信フィルタ114は2110〜2170MHzのバンドパスフィルタである。
第2デュプレクサ120は、900MHz帯のW−CDMA又はLTEに対応している。したがって、第2送信フィルタ122は880〜915MHzのバンドパスフィルタであり、第2受信フィルタ124は925〜960MHzのバンドパスフィルタである。
第3デュプレクサ130は、1900MHz帯のW−CDMA又はLTEに対応している。したがって、第3送信フィルタ132は1850〜1910MHzのバンドパスフィルタであり、第3受信フィルタ134は1930〜1990MHzのバンドパスフィルタである。第1デュプレクサ110の送信周波数帯域と第3デュプレクサ130の受信周波数帯域は一部が重なっている。
第4デュプレクサ140は、850MHz帯のW−CDMA又はLTEに対応している。したがって、第4送信フィルタ142は824〜849MHzのバンドパスフィルタであり、第4受信フィルタ144は869〜894MHzのバンドパスフィルタである。第4デュプレクサ140の受信周波数帯域と第2デュプレクサ120の送信周波数帯域は一部が重なっている。
次に図2及び図3を参照して高周波回路モジュール100の構造について説明する。図2は高周波回路モジュールの上面図、図3は図2におけるA線矢視方向断面図である。
高周波回路モジュール100は、図2及び図3に示すように、回路基板200の上面にRFIC160と第1デュプレクサ110と第3デュプレクサ130が表面実装されている。ここで第1デュプレクサ110は、第1送信フィルタ112と第1受信フィルタ114とが表面実装用の1つのパッケージに収容されたものである。第3デュプレクサ130も同様である。一方、第2デュプレクサ120と第4デュプレクサ140は、回路基板200内に埋設されている。ここで第2デュプレクサ120と第4デュプレクサ140は、その構成要素の一部(送信フィルタ・受信フィルタなど)がそれぞれ個別に回路基板200内に埋設された形態となっている。すなわち第2デュプレクサ120及び第4デュプレクサ140は、第1デュプレクサ110及び第3デュプレクサ130とは異なりパッケージに収容された形態ではない点に留意されたい。
回路基板200は、絶縁体層と導体層とを交互に積層してなる多層基板である。回路基板200は、図3に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層210と、該コア層210の一方の主面(上面)に形成された複数の絶縁体層221及び導体層222と、コア層210の他方の主面(下面)に形成された複数の絶縁体層231及び導体層232とを備えている。絶縁体層221,231及び導体層222,232はコア層210の両主面にビルドアップ工法にて形成されたものである。ここでコア層210と回路基板200の一方の主面(上面)との間に位置する導体層222のうち2つの層、及び、コア層210と回路基板200の他方の主面(下面)との間に位置する導体層232のうち1つの層は、基準電位(グランド)が与えられるグランド導体層225,226,235になっている。グランド導体層225,235は、コア層210に最も近い導体層222,232であり、それぞれビア導体241を介してコア層210に接続している。したがってコア層210もグランド導体として機能する。また、2つのグランド導体層225,226の間には導体層222が介在しており、該導体層222に形成された配線をストリップラインとして機能させることができる。回路基板200の一方の主面(上面)には部品実装用の導電性のランド201や配線202が形成されている。また、回路基板200の他方の主面(下面)には、親基板に接続するための端子電極205が形成されている。ランド201には、RFIC160、高周波電力増幅器151〜154、第1デュプレクサ110及び第3デュプレクサ130が半田付けされている。
コア層210には部品収容用の貫通孔211が形成されている。該貫通孔211には、第2デュプレクサ120を構成する第2送信フィルタ122及び第2受信フィルタ124が配置されている。したがってコア層210は、内蔵する部品の高さよりも厚みが大きいことが好ましい。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層210を形成している。貫通孔211内であって収容部品との隙間には樹脂などの絶縁体が絶縁体層221又は231と一体となって充填されている。第2送信フィルタ122及び第2受信フィルタ124の上面には端子電極122a,124aが形成されている。端子電極122a,124aはビア導体242を介して配線用の導体層222又はグランド導体層225に接続している。第4デュプレクサ140についても第2デュプレクサ120と同様にして回路基板200内に埋設されている。
本発明の特徴的な点の1つは、(a)一部のデュプレクサが回路基板200内に埋設されていること、(b)埋設されたデュプレクサは回路基板200の一方の主面(上面)に実装されたデュプレクサとその投影領域の一部が重なること、(c)埋設されたデュプレクサは回路基板200の一方の主面(上面)に実装されたデュプレクサの周波数帯域は所定の周波数以上離れていること、である。前記(c)は、詳しくは、(c1)回路基板上のデュプレクサの送信フィルタの周波数帯域と回路基板内のデュプレクサの受信フィルタの周波数帯域が所定の周波数以上離れていること、及び、(c2)回路基板上のデュプレクサの受信フィルタの周波数帯域と回路基板内のデュプレクサの送信フィルタの周波数帯域が所定の周波数以上離れていることを意味する。ここで「所定の周波数以上離す」とは、一方の送信フィルタを通過する送信信号が他方の受信フィルタと電磁結合してRFIC160に流れ込むことを防止するのに十分な程度、すなわち電気的なアイソレーションを確保するのに十分な程度、周波数帯域間の間隔を空けることを意味する。例えば、高周波回路モジュール100で対応する周波数帯域を周波数の高低で大きく2つのグループに分け、埋設するデュプレクサを、回路基板200の一方の主面(上面)に実装されたデュプレクサの周波数帯域とは異なるグループに属する周波数帯域用とすることが考えられる。グループ分けの方法としては、特定の周波数(例えば1GHz)以上を高域側グループ、未満を低域側グループとすればよい。これにより、少なくともグループ間の周波数以上の間隔を空けることができる。
また本発明の特徴的な点の1つは、(d)回路基板200上に実装されたデュプレクサと回路基板200内に埋設されたデュプレクサの間にグランド導体層が形成されていることである。
また本発明の特徴的な点の1つは、(e)回路基板200上又は回路基板内に実装されている複数のデュプレクサは互いに所定の距離以上離れていること、である。ここで「所定の距離以上離す」とは、一方の送信フィルタを通過する送信信号が他方の受信フィルタと電磁結合してもRFIC160の所望の受信性能が確保できる程度、すなわち電気的なアイソレーションを確保するのに十分な程度、両者間の空間を設けることを意味する。
また本発明の特徴的な点の1つは、(f)複数のデュプレクサが同時期に使用される可能性がある場合には、一方のデュプレクサを回路基板200の一方の主面(上面)に実装し、他方のデュプレクサを回路基板200内に埋設することである。なお、埋設されたデュプレクサは回路基板200の一方の主面(上面)に実装されたデュプレクサとその投影領域が重ならないようにすると、電気的アイソレーションや放熱の観点からは更に好適である。
本実施の形態に係る高周波回路モジュール100における前記特徴点について説明する。本実施の形態では、図2及び図3に示すように、第1デュプレクサ110と投影領域が重なる位置に第2デュプレクサ120の送信フィルタ122及び受信フィルタ124が埋設されている。また、第3デュプレクサ130と投影領域が重なる位置に第4デュプレクサ140の送信フィルタ142及び受信フィルタ144が埋設されている。さらに第1デュプレクサ110と第3デュプレクサ130とは互いに干渉しない程度の距離D1となっている。ここで回路基板200上に実装されたデュプレクサ(第1デュプレクサ110又は第3デュプレクサ130)と回路基板200内に埋設されたデュプレクサ(第2デュプレクサ120又は第4デュプレクサ140)とは同時期に使用される可能性がある。
このような高周波回路モジュール100によれば、一部のデュプレクサ120,140が回路基板200に埋設されているので実装密度が向上する。また埋設されたデュプレクサ120,140は、回路基板200上のデュプレクサと投影領域が重なっているので、実装密度が良好で且つデュプレクサに接続する各種配線長を短くすることができ、これにより高周波特性が良好なものとなる。
さらに本実施の形態に係る高周波回路モジュール100によれば、回路基板200上に実装されたデュプレクサ110,130と回路基板200内に埋設されたデュプレクサ120,140とでは通過周波数帯域が十分に離れているので、送信信号が受信回路に回り込むことがない。すなわち電気的アイソレーションが良好である。さらに回路基板200上に実装されたデュプレクサ110,130と回路基板200内に埋設されたデュプレクサ120,140との間にはグランド導体層225,226が形成されているので、さらに電気的アイソレーションが良好である。さらに回路基板200上に実装されたデュプレクサ110,130とは所定距離以上離して実装しているので、両者の周波数帯域の一部が重なっていても或いは近接していても、電気的アイソレーションが良好である。
また、図1等では省略したが、一般的には各デュプレクサの近傍にはマッチング回路が実装されることが多い。該マッチング回路は実装後の調整後を容易にするために構成部品は回路基板上に実装される。本実施の形態においては、デュプレクサ120,140は回路基板200内に埋設されているが該デュプレクサ120,140に接続するマッチング回路の構成部品は回路基板200上であってデュプレクサ120,140の近傍に実装することとした。すなわち、第1デュプレクサ110のマッチング回路と第2デュプレクサ120のマッチング回路は、近傍に実装されている。第3及び第4のデュプレクサ130,140についても同様である。そして、本実施の形態では、第1及び第3デュプレクサ110,130と、第2及び第4デュプレクサ120,140とでは通過周波数帯域が十分に離れており、しかもグランド導体層225,226が存在することにより、マッチング回路を介した干渉を防止することができる。さらに、第1デュプレクサ110と第3デュプレクサ130は、両者の周波数帯域の一部が重なっているか或いは近接しているため、それぞれのマッチング回路は、互いに干渉しない程度の距離を離すか、結合が小さくなるように配置する。同様に第2デュプレクサ120と第4デュプレクサ140は、両者の周波数帯域の一部が重なっているか或いは近接しているため、それぞれのマッチング回路は、互いに干渉しない程度の距離を離すか、結合が小さくなるように配置する。これにより、マッチング回路を介した干渉を防止することができる。
さらに本実施の形態に係る高周波回路モジュール100によれば、同時期に使用される可能性のあるデュプレクサ110,130とデュプレクサ120,140とは、一方が回路基板200に実装され他方は回路基板200内に埋設されているので、デュプレクサの特に送信フィルタで生じる熱が集中することなく、熱を異なる経路で逃がすことができる。これにより熱による特性劣化を防止できる。
以上本発明の一実施の形態について説明したが、本発明はこれに限定されるものではない。例えば上記実施の形態では、コア層210の材質として銅又は銅合金を例示したが、他の金属又は合金や樹脂など材質は不問である。またコア層210の導電性の有無についても不問である。さらに上記実施の形態では、回路基板200として比較的厚みのあるコア層210を備えたものを例示したが、コア層210のない多層回路基板であってもよい。また上記実施の形態では、回路基板200の上面には各種部品が実装された状態で露出しているが、回路基板200の上面の全面又は一部を覆うようにケースを装着したり樹脂等で封止するようにしてもよい。
また上記実施の形態では、回路基板200上にパッケージに収容されたデュプレクサ110,130を実装したが、デュプレクサを構成する送信フィルタ・受信フィルタを個別に回路基板200上に実装するようにしてもよい。さらに上記実施の形態では、回路基板200内にはデュプレクサを構成する送信フィルタ・受信フィルタをそれぞれ個別部品として埋設したが、パッケージに収容されたデュプレクサを埋設するようにしてもよい。さらに上記実施の形態では、コア層210に形成した貫通孔211に送信フィルタ・受信フィルタをそれぞれ1つづつ配置したが、1つの貫通孔211に複数のフィルタを配置するようにしてもよい。
また、上記実施の形態で説明した周波数帯域を一例に過ぎず、他の周波数帯域であっても本発明を実施できる。また、上記実施の形態では、分波器(アンテナ共用器)の例としてデュプレクサを挙げたが、トリプレクサなど3つ以上の通過周波数帯域を有する分波器であっても本発明を実施できる。
10…アンテナ、100…高周波回路モジュール、110,120,130,140…デュプレクサ、112,122,132,142…送信フィルタ、114,124,134,144…受信フィルタ、160…RFIC、200…回路基板、210…コア層、211…貫通孔、225,226,235…グランド導体層
Claims (13)
- 高周波信号の送信回路及び受信回路が実装された回路基板と、
第1周波数帯域において送信回路から出力される信号を濾過する第1送信フィルタ及び受信回路に入力される信号を濾過する第1受信フィルタと、
第2周波数帯域において送信回路から出力される信号を濾過する第2送信フィルタ及び受信回路に入力される信号を濾過する第2受信フィルタとを備え、
第1周波数帯域と第2周波数帯域とは所定周波数以上離れており、
第1送信フィルタ及び第1受信フィルタは回路基板上に実装されており、
第2送信フィルタ及び第2受信フィルタは、回路基板内であって第1送信フィルタ及び第1受信フィルタを回路基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なる位置に埋設されており、
前記第2送信フィルタ及び第2受信フィルタはそれぞれ弾性波(Acoustic Wave)フィルタからなる
ことを特徴とする高周波回路モジュール。 - 回路基板は、第1送信フィルタ及び第2受信フィルタと第2送信フィルタ及び第2受信フィルタとの間に形成されたグランド導体層を備えている
ことを特徴とする請求項1記載の高周波回路モジュール。 - 第1送信フィルタと第1受信フィルタは第1分波回路を構成し、
第2送信フィルタと第2受信フィルタは第2分波回路を構成する
ことを特徴とする請求項1又は2何れか1項記載の高周波回路モジュール。 - 第1分波回路は1つのパッケージに実装され且つ該パッケージは回路基板上に実装され、第2送信フィルタと第2受信フィルタはそれぞれ個別に回路基板内に埋設されている
ことを特徴とする請求項3記載の高周波回路モジュール。 - 第3周波数帯域において送信回路から出力される信号を濾過する第3送信フィルタ及び受信回路に入力される信号を濾過する第3受信フィルタを備え、
第1周波数帯域と第3周波数帯域とは一部が重なっている又は近接しており、 第3送信フィルタ及び第3受信フィルタは回路基板上において第1送信フィルタ及び第1受信フィルタから所定距離以上離れた位置に実装されている
ことを特徴とする請求項1乃至4記載の高周波回路モジュール。 - 第3送信フィルタと第3受信フィルタは第3分波回路を構成する
ことを特徴とする請求項5記載の高周波回路モジュール。 - 第3分波回路は1つのパッケージに実装され且つ該パッケージが回路基板上に実装されている
ことを特徴とする請求項6記載の高周波回路モジュール。 - 第4周波数帯域において送信回路から出力される信号を濾過する第4送信フィルタ及び受信回路に入力される信号を濾過する第4受信フィルタを備え、
第2周波数帯域と第4周波数帯域とは一部が重なっている又は近接しており、
第4送信フィルタ及び第4受信フィルタは回路基板内であって第2送信フィルタ及び第2受信フィルタから所定距離以上離れた位置に埋設されており、
前記第4送信フィルタ及び第4受信フィルタはそれぞれ弾性波(Acoustic Wave)フィルタからなる
ことを特徴とする請求項1乃至7記載の高周波回路モジュール。 - 第4送信フィルタと第4受信フィルタは第4分波回路を構成する
ことを特徴とする請求項8記載の高周波回路モジュール。 - 第4送信フィルタと第4受信フィルタはそれぞれ個別に回路基板内に埋設されている
ことを特徴とする請求項9記載の高周波回路モジュール。 - 前記送信回路及び受信回路は第1の周波数帯域と第2の周波数帯域を同時期に使用する
ことを特徴とする請求項1乃至10何れか1項記載の高周波回路モジュール。 - 前記送信回路及び受信回路はFDD(Frequency Division Duplex)に係る高周波信号を送受信する
ことを特徴とする請求項1乃至11何れか1項記載の高周波回路モジュール。 - 前記回路基板は、絶縁体層と導体層とを積層してなる多層回路基板からなり、他の導体層より厚みが大きく且つグランドとして機能する導体層であるコア層を含み、
前記第2送信フィルタ及び第2受信フィルタは前記コア層に形成した貫通孔内に配置されている
ことを特徴とする請求項1乃至12何れか1項記載の高周波回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254373A JP2014039236A (ja) | 2012-11-20 | 2012-11-20 | 高周波回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254373A JP2014039236A (ja) | 2012-11-20 | 2012-11-20 | 高周波回路モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012180527A Division JP5143972B1 (ja) | 2012-06-12 | 2012-08-16 | 高周波回路モジュール |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013178327A Division JP5420102B1 (ja) | 2013-08-29 | 2013-08-29 | 高周波回路モジュール |
JP2013178324A Division JP5420101B1 (ja) | 2013-08-29 | 2013-08-29 | 高周波回路モジュール |
JP2013178329A Division JP5420104B1 (ja) | 2013-08-29 | 2013-08-29 | 高周波回路モジュール |
JP2013178328A Division JP5420103B1 (ja) | 2013-08-29 | 2013-08-29 | 高周波回路モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014039236A true JP2014039236A (ja) | 2014-02-27 |
Family
ID=50287032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012254373A Pending JP2014039236A (ja) | 2012-11-20 | 2012-11-20 | 高周波回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014039236A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021059565A1 (ja) * | 2019-09-24 | 2021-04-01 | 株式会社村田製作所 | Rfidインレイ |
CN113906683A (zh) * | 2019-06-25 | 2022-01-07 | 株式会社村田制作所 | 高频模块以及通信装置 |
US11699056B2 (en) | 2019-09-24 | 2023-07-11 | Murata Manufacturing Co., Ltd. | RFID inlay |
-
2012
- 2012-11-20 JP JP2012254373A patent/JP2014039236A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113906683A (zh) * | 2019-06-25 | 2022-01-07 | 株式会社村田制作所 | 高频模块以及通信装置 |
CN113906683B (zh) * | 2019-06-25 | 2022-11-11 | 株式会社村田制作所 | 高频模块以及通信装置 |
WO2021059565A1 (ja) * | 2019-09-24 | 2021-04-01 | 株式会社村田製作所 | Rfidインレイ |
CN112840573A (zh) * | 2019-09-24 | 2021-05-25 | 株式会社村田制作所 | 射频识别嵌体 |
JPWO2021059565A1 (ja) * | 2019-09-24 | 2021-10-07 | 株式会社村田製作所 | Rfidインレイ |
JP7001179B2 (ja) | 2019-09-24 | 2022-01-19 | 株式会社村田製作所 | Rfidインレイ |
CN112840573B (zh) * | 2019-09-24 | 2022-08-02 | 株式会社村田制作所 | 射频识别嵌体 |
US11699056B2 (en) | 2019-09-24 | 2023-07-11 | Murata Manufacturing Co., Ltd. | RFID inlay |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5143972B1 (ja) | 高周波回路モジュール | |
US8536957B1 (en) | High-frequency circuit module having a duplexer disposed between specified module integrated circuits | |
TWI493893B (zh) | 高頻電路模組 | |
JP5342704B1 (ja) | 高周波回路モジュール | |
JP6285228B2 (ja) | 通信モジュール | |
US9065539B2 (en) | Circuit module | |
JP5422078B1 (ja) | 高周波回路モジュール | |
JP2014039236A (ja) | 高周波回路モジュール | |
JP5420104B1 (ja) | 高周波回路モジュール | |
JP5420102B1 (ja) | 高周波回路モジュール | |
JP5420101B1 (ja) | 高周波回路モジュール | |
JP5420103B1 (ja) | 高周波回路モジュール | |
JP2014099839A (ja) | 高周波回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140220 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140221 |