JP4947967B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP4947967B2
JP4947967B2 JP2005357228A JP2005357228A JP4947967B2 JP 4947967 B2 JP4947967 B2 JP 4947967B2 JP 2005357228 A JP2005357228 A JP 2005357228A JP 2005357228 A JP2005357228 A JP 2005357228A JP 4947967 B2 JP4947967 B2 JP 4947967B2
Authority
JP
Japan
Prior art keywords
semiconductor circuit
circuit chip
dielectric substrate
cap
resistance film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005357228A
Other languages
English (en)
Other versions
JP2007165430A (ja
Inventor
利宏 志村
洋二 大橋
満次 布川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Sumitomo Electric Device Innovations Inc
Original Assignee
Fujitsu Ltd
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Sumitomo Electric Device Innovations Inc filed Critical Fujitsu Ltd
Priority to JP2005357228A priority Critical patent/JP4947967B2/ja
Priority to EP15183032.0A priority patent/EP2983203A1/en
Priority to EP06251576A priority patent/EP1826817A1/en
Priority to US11/392,675 priority patent/US7855450B2/en
Publication of JP2007165430A publication Critical patent/JP2007165430A/ja
Application granted granted Critical
Publication of JP4947967B2 publication Critical patent/JP4947967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、回路モジュールに関し、特にマイクロ波やミリ波等の高周波帯に使用される半導体回路チップを搭載する回路モジュールに関するものである。
図11は従来の回路モジュールを断面図で示している。同図(1)は同図(2)に示すA-A面で切断したときの部分断面図を示し、同図(2)は同図(1)に示すB-B面で切断したときの断面図を示しており、チップ実装用誘電体基板1上にグランドメタル層2を形成している。このチップ実装用誘電体基板1上には、グランドメタル層2と共に、信号線5aも形成されており、この信号線5aは、メタルバンプ3を経由して信号線５に繋がっており、グランドメタル層4は半導体回路チップ6の表面（主にデバイスが搭載されている面）に形成され、フリップチップ実装されている。
また、誘電体基板1と共に半導体回路チップ6を覆うようにキャップ9が形成されており、これによって、半導体回路チップ6の破壊防止や気密封止を図っている。なお、信号線5aは、誘電体基板1内を貫通するスルーホール8を経由して信号線5bに接続され、さらに外部回路に接続されている。
この他に、高周波用の回路モジュールとしては、半導体回路チップを誘電体基板上にフリップチップ実装した高周波パッケージモジュールであって、誘電体基板の半導体回路チップを実装する面と反対側の面で且つ該半導体回路チップと対向する領域に、該半導体回路チップの動作周波数の波長λの1/2以下の大きさの複数のランドパターンを形成した構成とし、又誘電体基板の半導体回路チップの実装領域に、金属を充填したスルーホールをλ/4以下の間隔で複数形成したものがある（例えば、特許文献1参照。）。
さらに、モジュールの回路基板における最上層及び最下層にグランドパターンを形成し、回路基板における内層に高周波の伝送線路となる回路パターンを形成する構成によって、回路基板の表面からの電磁波の放射を大幅に低減することができ、キャップ取り付けによる特性変動を抑制することができる高周波モジュールがある（例えば、特許文献2参照。）。
特開2003-78066号公報 特開2005-209921号公報
図11に示すような回路モジュールでは、高周波、特にミリ波のような波長が短い帯域において、半導体回路チップの例えば裏面（チップ実装用誘電体基板1とは反対側の回路が実装されていない面）から漏洩した不要放射波が、信号線5a→メタルバンプ3→信号線５を経由して半導体回路チップ6に戻り、アイソレーションを劣化させ半導体回路チップ6の正常動作を阻害するという問題点があった。
このため、従来は、キャップ9の内側にゴム系などの電波吸収体を貼ることで、漏洩電力を吸収していたが、ゴム系の電波吸収体は経年変化に弱く、長期信頼度に問題があった。また、ゴム系ではない有機系を用いた電波吸収体などを用いると、アウトガスが発生して半導体回路チップへの信頼性の影響が懸念されていた。
従って本発明は、半導体回路チップから漏洩した不要放射波に対するアイソレーションを向上させた回路モジュールを提供することを目的とする。
（1）上記の目的を達成するため、本発明に係る回路モジュールは、まず、該誘電体基板と、該誘電体基板に対してグランドメタル層を介して実装される半導体回路チップと、該半導体回路チップの、該誘電体基板とは反対側に形成された抵抗膜と、を備える。
すなわち、本発明に係る回路モジュールにおいて、半導体回路チップの、誘電体基板とは反対側の面（通常裏面であるが、ここではこれに限定されない。）から漏洩する不要放射波は、その裏面に形成された抵抗膜によって吸収され、また半導体回路チップの表面（これに限定されない）から漏洩しようとする不要放射波はグランドメタル層で反射されて戻り、やはり裏面に形成された抵抗膜において吸収（減衰）されるので、その放射電力は大きく減衰し、別の端子などから半導体回路チップに戻ってアイソレーションを劣化させるような事態を防ぐことができる。
（1-1）ここで、上記の抵抗膜は、半導体回路チップの裏面に直接形成するか、或いは非導電性接着剤を介して形成すればよい。
（1-2）また、上記のグランドメタル層は、半導体回路チップの表面又は誘電体基板上に直接形成され、不要放射波に対する反射層として機能する位置に置かれていればよい。
（1-3）また、上記のグランドメタル層から抵抗膜までの距離は、不要放射波において1/4波長である。これにより、半導体回路チップ6内で発生した不要放射波は、グランドメタル層で反射されて戻るとき、グランドメタル層から抵抗膜までの距離が1/4波長であることに伴い、この1/4波長の位置に形成された抵抗膜で定在波の腹が生じることとなり、この抵抗膜においてよりその吸収差（減衰度）が大きくなる。
（1-4）また、本発明に係る回路モジュールは、上記の半導体回路チップや抵抗膜に対して被せるメタルキャップを設け、この抵抗膜からメタルキャップまでの空間の距離を上記の不要放射波において1/4波長とする。
これにより、抵抗膜からメタルキャップまでの空間距離が1/4波長であるため、抵抗膜で吸収し切れずに通過した不要放射波は、メタルキャップで反射され、戻って来て抵抗膜の位置において定在波の腹が生じることとなり、この抵抗膜において大きく減衰させることが可能となる。
（1-5）さらに、上記の抵抗膜は、空気の特性インピーダンスと等しい抵抗値を有するものとすることができる。
すなわち、抵抗膜のシート抵抗値が、空気の特性インピーダンスと等しい値を有する場合には、半導体回路チップから漏洩した不要放射波は、抵抗膜とその抵抗膜の周囲の空気とがインピーダンス整合されていることに伴い、この抵抗膜において終端され、以て電力消費が最大になるので、最も減衰することになる。
（2）上記の如く、誘電体基板上に半導体回路チップ及び抵抗膜を載置した状態で、この抵抗膜に対してさらに別の誘電体基板を実装し、この誘電体基板の、該抵抗膜とは反対側の面にメタル層を形成してもよい。
すなわち、半導体回路チップ内において発生した不要放射波は、抵抗膜で吸収されるが、吸収し切れずに漏洩する不要放射波は、別の誘電体基板を経由してメタル層に到達するので、このメタル層で反射し、戻って来るときにやはり抵抗膜において吸収される形となる。これは、半導体回路チップからグランドメタル層の方に漏洩した不要放射波についても同様である。
（2-1）上記の別の誘電体基板のメタル層は、放熱用のキャップに接続してもよく、このキャップは、半導体回路チップと抵抗膜と別の誘電体基板とを覆うものである。
これにより、半導体回路チップ内で発生した熱を抵抗膜及び別の誘電体基板を介してキャップに逃がすことが可能となる。
（2-2）この場合の抵抗膜は、上記の別の誘電体基板に接着されており、且つ半導体回路チップの材質の誘電率によって決定される特性インピーダンスに等しい抵抗値を有するものであることが好ましい。
すなわち、抵抗膜は、半導体回路チップとインピーダンス整合が取れた形になっているので、半導体回路チップから漏洩した不要放射波は、抵抗膜で最大限減衰することになり、抵抗膜で減衰し切れずに漏洩する不要放射波に関しては、上記と同様に別の誘電体基板を介してメタル層で反射させ、やはり抵抗膜で減衰させることができる。
（2-3）また、上記の抵抗膜は、上記の別の誘電体基板に接着されておらず、半導体回路チップから空間を隔てて形成されたものであってもよく、上記の別の誘電体基板のメタル層を介してキャップに接続してもよい。この場合のキャップは、上記と同様に半導体回路チップと抵抗膜と別の誘電体基板とを覆うものである。
すなわち、この場合には、抵抗膜と半導体回路チップとが離れており、この場合に半導体回路チップから漏洩した不要放射波は空間を経由して抵抗膜に入り、この抵抗膜からさらに別の誘電体基板を通過するが、この別の誘電体基板のメタル層で反射されて戻って来るとき、抵抗膜で減衰することになる。
（2-4）さらに、上記の別の誘電体基板自体が半導体回路チップを覆うキャップであってもよく、この場合にこのキャップの内側に抵抗膜が、半導体回路チップから空間を隔てて形成され、その外側にはメタル層を形成すればよい。
これは上記のキャップの代わりに別の誘電体基板を用いたものであり、不要放射波は同様に減衰することとなる。
（2-5）さらに、上記の抵抗膜は、空気の特性インピーダンスと等しいシート抵抗値を有するものであることが好ましい。
すなわち、半導体回路チップと抵抗膜とは空間を隔てているので、この空間における空気の特性インピーダンスと等しいシート抵抗値を抵抗膜が有することにより、半導体回路チップから漏洩した不要放射波は、空間とインピーダンス整合された抵抗膜において最大限減衰され、それでもなお且つ漏洩した不要放射波は別の誘電体基板を経由してメタル層で反射し、戻って来たときにやはり抵抗膜で減衰することになる。
（2-6）上記の別の誘電体基板は、不要放射波において1/4波長の厚さを有することが好ましい。
すなわち、半導体回路チップから漏洩した不要放射波は、抵抗膜で一旦減衰するが、なお且つ漏洩して別の誘電体基板に入力され、反対側のメタル層で反射されたとき、誘電体基板の厚さが1/4波長であるため、やはり抵抗膜におい定在波の腹が生じるので、不要放射波を最大限減衰させることが可能となる。
上記の抵抗膜は、メッシュ状のパターンに形成してもよい。これにより、抵抗膜のシート抵抗値は、高周波においても、或いは直流的にも高めることが可能となる。
以上のように本発明の回路モジュールによれば、キャップの有無に関わらず、半導体回路チップから漏洩した不要放射波に対するアイソレーションを向上させることができるが、キャップを用いれば、半導体回路チップを、フリップチップ実装とは逆のフェイスアップ実装した場合に特に半導体回路チップからの不要放射波の吸収に対応できることとなる。
以下、本発明に係る回路モジュールの実施例を、図面を参照して説明する。
実施例[1]:図1及び図2
図1及び図2は、本発明に係る回路モジュールに用いられる実施例[1]を示しており、特に図1はその斜視図を示し、図2(1)は、図1においてA-A面で切断した時の断面図を部分的に示し、B-B面で切断した時の断面図を同図(2)に示している。
この実施例[1]において、チップ実装用誘電体基板1上にはグランドメタル層2と信号線5aが形成されており、これらのグランドメタル層2及び信号線5aの上方には半導体回路チップ6が設けられている。この半導体回路チップ6は、その表面にグランドメタル層４及び信号線5が形成されており、裏面には抵抗膜7が形成されている。信号線5は、メタルバンプ3を介して信号線5aに接続されている。すなわち、信号線5とグランドメタル層2との間には空間が存在している。また、信号線5aは、スルーホール8を介して信号線5bに接続されており、この信号線5bから外部回路に接続されるようになっている。
このように、本発明の実施例[1]は、図11に示した従来例に対して半導体回路チップ6の裏面に抵抗膜7を設けたものであり、但しキャップ9は設けないようにしたものである。
このような実施例[1]において、半導体回路チップ6の内部からチップ裏面へ漏洩する不要放射波が発生したとき、この不要放射波は抵抗膜7においてその電力が消費されて減衰する。
このとき、抵抗膜7のシート抵抗値を周囲の空気の特性インピーダンス（Rs-air=約380Ω）にすることにより（式１：特性インピーダンスZ0=√(μ/ε)、μ：媒質の透磁率、ε：媒質の誘電率、この場合の媒質は空気）、周囲の空間とのインピーダンス整合が取れることなり、不要放射波の電力が、抵抗膜7で最大消費され、減衰することになる。
なお、この380Ωというシート抵抗値Rs-airは、ITO（Indium-Tin-Oxide）膜などによって実現できるが、一般的なメタル抵抗では380Ωより低い50〜100Ω程度の抵抗値を用いてもよい。また、低い抵抗値の抵抗膜をメッシュ状のパターンで形成することにより等価的に終端させる抵抗値を高くすることが可能である。
また、半導体回路チップ6の内部で発生された不要放射波は、そのチップ表面にも進行するが、グランドメタル層4及び信号線5がチップ表面に反射層又は反射板として形成されている（特に図2(2)参照。）ので、ここで反射されることを考慮して、グランドメタル層4から抵抗膜7までの距離、すなわち半導体回路チップ6の厚みを、所定の周波数において1/4波長にすることで、抵抗膜7の位置で定在波の腹を生じさせ、この定在波を抵抗膜7で大きく消費させることが可能となる。
実施例[2]:図3
図3は、本発明に係る回路モジュールに用いられる実施例[2]を示しており、この実施例[2]は、図1及び図2に示した実施例[1]に対してキャップ9を設けた点が異なっている。そして、図1に示すような斜視図は示していないが、図1のA-A面で切断した場合に相当する断面図が図3(1)に示されており、B-B面で切断した時の断面図が同図(2)に示されている。
この実施例[2]における不要放射波を抵抗膜7で減衰させる動作は、上記の実施例[1]と同様であるが、キャップ9を設けることにより、半導体回路チップの破壊を防止すると共に、半導体回路チップ6を形成するGaAsを気密封止する機能を備えている。
このように実施例[1]の場合には、キャップが無くても不要放射波を吸収することができるのであるが、実施例[2]のように、キャップを設ければ、上述のように破壊防止や気密封止機能を付加することが可能となる。
実施例[3]:図4
図4は、本発明に係る回路モジュールの実施例[3]を示しており、この実施例[3]は、図3に示した実施例[2]に対して、基本的な構造は同じであるが、キャップとしてメタルキャップ9aを用いると共に、抵抗膜7とメタルキャップ9aとの間隔を所定の周波数において1/4波長にした点が異なっている。
すなわち、半導体回路チップ6の内部で発生した不要放射波は、抵抗膜7において吸収（減衰）されるが、全て吸収されない場合には、この抵抗膜7からさらにメタルキャップ9aの方向へ進み、このメタルキャップ9aで反射することになる。
このとき、メタルキャップ9aと抵抗膜7との間隔を1/4波長にしておくことにより、反射した不要放射波は抵抗膜7において定在波の腹が生じ、この抵抗膜7において大きく電力消費されることになるので、メタルキャップ9aで反射した不要放射波も同時に抵抗膜7で吸収されることになる。このため、キャップとしてメタルキャップが用いられている。
実施例[4]:図5
図5は、本発明に係る回路モジュールに用いられる実施例[4]を示したもので、この実施例[4]は、基本的には図3に示した実施例[2]と同様であるが、半導体回路チップ6の表面において、図5(1)のB-B断面図及び同図(2)のA-A断面図に示すように、信号線5のみを半導体回路チップ6の表面に直接形成し、グランドメタル層4については誘電体10を介して形成している点が異なっている。このため、信号線5は、メタルバンプ3a、信号線5C、及びメタルバンプ3を経由して信号線5aに接続されている。半導体回路チップ6の厚みと誘電体10の厚みを足した厚み、すなわち抵抗膜7とグランドメタル層4との間隔を1/4波長としている。
この実施例[4]についての不要放射波に関する動作は、図3に示した実施例[2]と同様である。
実施例[5]:図6及び図7
図6及び図7は、本発明に係る回路モジュールに用いられる実施例[5]を示したもので、これらの図から分るように、この実施例[5]においては、図5に示した実施例[4]においてキャップを用いないと共に、抵抗膜7aが下面に形成され、メタル層13が上面に形成された誘電体基板12を、半導体回路チップ6の裏面に非導電性接着剤11で接着した点が異なっている。
このような実施例[5]において、抵抗膜7aのシート抵抗値は、半導体回路チップ6の材質の誘電率によって決定される特性インピーダンスに等しい抵抗値Rs-chipを有する。一般にチップ材質の比誘電率は1よりも大きいので、式１より、インピーダンス整合させる抵抗値を低く設定できることになる。GaAs（比誘電率〜13）の場合は100Ω程度と低く設定できる。
また、誘電体基板12の厚さは、1/4波長としている。
従って、半導体回路チップ6から発生されて、チップ裏面に進行する不要放射波は、抵抗膜7aが半導体回路チップ6とインピーダンス整合が取れているので、この抵抗膜7aで終端され、漏洩した不要放射波の電力消費を最大にさせた状態で吸収することができる。
この抵抗膜7aで吸収できなかった不要放射波は、さらに誘電体基板12に進むが、メタル層13で反射されるので、この反射波は誘電体の厚さである1/4波長に位置する抵抗膜7aで定在波の腹となり、この抵抗膜7aでやはり大きく吸収されることとなる。
なお、半導体回路チップ6の裏面に実装する誘電体基板12の厚さを1/4波長とすることで抵抗膜7aのシート抵抗値によって不要放射波が終端されていることになるので、半導体回路チップ6の厚さは必ずしも1/4波長でなくてもよい。
実施例[6]:図8
図8には、本発明に係る回路モジュールに用いられる実施例[6]が示されており、この実施例[6]は、図7に示した実施例[5]に放熱用のキャップ9bを取り付けると共に、メタル層13と放熱キャップ9b等を接着剤14で接着固定している点が異なっている。
すなわち、この実施例[6]においては、半導体回路チップ6で発生した熱を、抵抗膜7a、メタル層13、及び接着剤14を経由して放熱キャップ9bに逃がすことが可能となる。
実施例[7]:図9
図9は、本発明に係る回路モジュールに用いられる実施例[7]を一部断面図で示したもので、図8に示した実施例[6]において、半導体回路チップ6の裏面には空間を設け、抵抗膜7とメタル層13を実装した誘電体基板12をキャップ9に接着している点が異なっている。なお、メタル層13とキャップ9との間の接着剤は省略してある。
この実施例[7]においては、誘電体基板12は、実施例[6]と同様に1/4波長の厚さを有するが、その半導体回路チップ6の側の誘電体基板の下面に設けた抵抗膜7は、半導体回路チップ6との間の空間における特性インピーダンスに等しいシート抵抗値Rs-airを有するものである。
このような実施例[7]においては、半導体回路チップ6の裏面から漏洩した不要放射波は、この空間とインピーダンス整合状態になっている抵抗膜7において終端され吸収されることになる。
この抵抗膜7で吸収し切れなかった不要放射波はさらに誘電体基板12を通過するが、メタル層13で反射されると、1/4波長の位置に置かれている抵抗膜7で定在波の腹となるため、やはりこの抵抗膜7において不要放射波が大きく吸収されることとなる。なお、この実施例[7]においても、半導体回路チップ6の厚さは必ずしも1/4波長である必要はない。
実施例[8]:図10
図10は、本発明に係る回路モジュールに用いられる実施例[8]の断面図を部分的に示したものであり、この実施例[8]と図9に示した実施例[7]との違いは、誘電体基板12自体をキャップとして用いた点である。すなわち、半導体回路チップ6の上方にある抵抗膜7を下面に形成すると共に上面にはメタル層13aを形成した誘電体キャップ12aが半導体回路チップ6を覆うように形成されている。
この実施例[8]の不要放射波に関する動作は、図9に示した実施例[7]と同様であるが、キャップを新たに用いなくて済むという利点を有している。
なお、上記実施例によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
（付記１）
誘電体基板と、
該誘電体基板に対してグランドメタル層を介して実装される半導体回路チップと、
該半導体回路チップの、該誘電体基板とは反対側に形成された抵抗膜と、
を備えたことを特徴とする回路モジュール。
（付記２）付記１において、
該抵抗膜が、該半導体回路チップの裏面に直接又は非導電性接着剤を介して形成されていることを特徴とした回路モジュール。
（付記３）付記２において、
該グランドメタル層が、該半導体回路チップの表面又は該誘電体基板上に直接形成されていることを特徴とした回路モジュール。
（付記４）付記１において、
該グランドメタル層から該抵抗膜までの距離が、所定の周波数において1/4波長であることを特徴とした回路モジュール。
（付記５）付記１において、
該半導体回路チップ及び該抵抗膜に被せるメタルキャップをさらに備え、該抵抗膜から該メタルキャップまでの空間距離を所定の周波数において1/4波長としたことを特徴とする回路モジュール。
（付記６）付記１から５のいずれか一つにおいて、
該抵抗膜が、空気の特性インピーダンスと等しいシート抵抗値を有することを特徴とした回路モジュール。
（付記７）付記１において、
該抵抗膜に対して実装され、該抵抗膜とは反対側の面にメタル層が形成された別の誘電体基板をさらに備えたことを特徴とした回路モジュール。
（付記８）付記７において、
該別の誘電体基板のメタル層が、放熱用のキャップに接着され、該半導体回路チップと該抵抗膜と該別の誘電体基板が該キャップによって覆われていることを特徴とした回路モジュール。
（付記９）付記７又は８において、
該抵抗膜が、該別の誘電体基板に接着されており、且つ該半導体回路チップの材質の誘電率によって決定される特性インピーダンスに等しいシート抵抗値を有することを特徴とした回路モジュール。
（付記１０）付記７において、
該抵抗膜が、該半導体回路チップから空間を隔てて形成され、且つ該別の誘電体基板のメタル層を介してキャップに接着されており、該半導体回路チップと該抵抗膜と該別の誘電体基板が該キャップによって覆われていることを特徴とした回路モジュール。
（付記１１）付記９において、
該別の誘電体基板が該半導体回路チップを覆うキャップとして形成され、その内側に該抵抗膜が、該半導体回路チップから空間を隔てて接着され、その外側に該メタル層が形成されていることを特徴とした回路モジュール。
（付記１２）付記１０又は１１において、
該抵抗膜が、空気の特性インピーダンスと等しいシート抵抗値を有することを特徴とした回路モジュール。
（付記１３）付記７から１２のいずれか一つにおいて、
該別の誘電体基板の厚さが、所望の周波数において1/4波長であることを特徴とした回路モジュール。
（付記１４）付記１から１３のいずれか一つにおいて、
該抵抗膜が、メッシュ状のパターンに形成されていることを特徴とした回路モジュール。
本発明に係る回路モジュールに用いられる実施例[1]（キャップ無し）を示した斜視図である。 本発明に係る回路モジュールに用いられる実施例[1]のA-A部分断面図及びB-B断面図を示したものである。 本発明に係る回路モジュールに用いられる実施例[2]（キャップ付き）のA-A部分断面図及びB-B断面図を示したものである。 本発明に係る回路モジュールの実施例[3]（キャップ付き）の部分断面図である。 本発明に係る回路モジュールに用いられる実施例[4]（キャップ付き）のA-A部分断面図及びB-B断面図を示したものである。 本発明に係る回路モジュールに用いられる実施例[5]（キャップ無し）を示した斜視図である。 本発明に係る回路モジュールに用いられる実施例[5]の部分断面図である。 本発明に係る回路モジュールに用いられる実施例[6]（キャップ付き）の部分断面図である。 本発明に係る回路モジュールに用いられる実施例[7]の部分断面図である。 本発明に係る回路モジュールに用いられる実施例[8]の部分断面図である。 従来から知られている回路モジュールのA-A部分断面図及びB-B断面図である。
符号の説明
1 チップ実装用誘電体基板
2,4 グランドメタル層
3,3a メタルバンプ
5,5a,5b,5c 信号線
6 半導体回路チップ
7,7a 抵抗膜
8 スルーホール
9 キャップ
9a メタルキャップ
9b 放熱用キャップ
10 誘電体
11 非導電性接着剤
12 誘電体基板
12a 誘電体キャップ
13,13a メタル層
14 接着剤
図中、同一符号は同一又は相当部分を示す。

Claims (3)

  1. 誘電体基板と、
    該誘電体基板に対してグランドメタル層を介して実装される半導体回路チップと、
    該半導体回路チップの、該誘電体基板とは反対側に形成された抵抗膜と、
    該半導体回路チップ及び該抵抗膜に被せるメタルキャップと、
    を備え、該抵抗膜から該メタルキャップまでの空間距離を不要放射波において1/4波長としたことを特徴とする回路モジュール。
  2. 請求項１において、
    該グランドメタル層から該抵抗膜までの距離が、該不要放射波において1/4波長であることを特徴とした回路モジュール。
  3. 請求項１又は２において、
    該抵抗膜が、空気の特性インピーダンスと等しいシート抵抗値を有すること
    を特徴とした回路モジュール。
JP2005357228A 2005-12-12 2005-12-12 回路モジュール Active JP4947967B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005357228A JP4947967B2 (ja) 2005-12-12 2005-12-12 回路モジュール
EP15183032.0A EP2983203A1 (en) 2005-12-12 2006-03-23 Circuit module
EP06251576A EP1826817A1 (en) 2005-12-12 2006-03-23 Circuit module
US11/392,675 US7855450B2 (en) 2005-12-12 2006-03-30 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357228A JP4947967B2 (ja) 2005-12-12 2005-12-12 回路モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011007146A Division JP5571006B2 (ja) 2011-01-17 2011-01-17 回路モジュール

Publications (2)

Publication Number Publication Date
JP2007165430A JP2007165430A (ja) 2007-06-28
JP4947967B2 true JP4947967B2 (ja) 2012-06-06

Family

ID=38138476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357228A Active JP4947967B2 (ja) 2005-12-12 2005-12-12 回路モジュール

Country Status (3)

Country Link
US (1) US7855450B2 (ja)
EP (2) EP1826817A1 (ja)
JP (1) JP4947967B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001389A1 (ja) * 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha 多層誘電体基板および半導体パッケージ
DE102008021167B3 (de) * 2008-04-28 2010-01-21 Siemens Aktiengesellschaft Verfahren zur Erzeugung einer hermetisch dichten, elektrischen Durchführung mittels exothermer Nanofolie und damit hergestellte Vorrichtung
DE102009052160A1 (de) * 2009-11-06 2011-05-12 Infineon Technologies Ag Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
JP5823023B2 (ja) * 2012-03-22 2015-11-25 京セラ株式会社 素子収納用パッケージ
JP6872449B2 (ja) * 2017-07-20 2021-05-19 信越ポリマー株式会社 電磁波シールドフィルム及びその製造方法、並びに電磁波シールドフィルム付きプリント配線板及びその製造方法
CN112166502B (zh) * 2018-05-31 2023-01-13 华为技术有限公司 一种倒装芯片的封装结构及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148158A (ja) * 1989-11-02 1991-06-24 Nec Yamagata Ltd 半導体素子用封止キャップ
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JPH05143535A (ja) * 1991-10-18 1993-06-11 Toshiba Corp 半導体集積回路
JPH05335832A (ja) * 1991-12-24 1993-12-17 Tdk Corp 電波吸収体
EP0823734A1 (en) * 1996-07-23 1998-02-11 DORNIER GmbH Josephson junction array device, and manufacture thereof
JP3609935B2 (ja) * 1998-03-10 2005-01-12 シャープ株式会社 高周波半導体装置
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
JP3859424B2 (ja) * 2000-05-02 2006-12-20 富士通株式会社 集積回路パッケージ
JP3837699B2 (ja) 2001-09-05 2006-10-25 富士通株式会社 高周波パッケージモジュール
US6727576B2 (en) * 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
US20050077603A1 (en) * 2003-10-08 2005-04-14 Dylan Yu Method and structure for a wafer level packaging
JP4464104B2 (ja) * 2003-10-20 2010-05-19 日本無線株式会社 マイクロ波集積回路
JP2005209921A (ja) 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd 高周波モジュール
US7294961B2 (en) * 2004-03-29 2007-11-13 Articulated Technologies, Llc Photo-radiation source provided with emissive particles dispersed in a charge-transport matrix
TWI255536B (en) * 2005-02-02 2006-05-21 Siliconware Precision Industries Co Ltd Chip-stacked semiconductor package and fabrication method thereof

Also Published As

Publication number Publication date
US7855450B2 (en) 2010-12-21
EP1826817A1 (en) 2007-08-29
US20070132094A1 (en) 2007-06-14
EP2983203A1 (en) 2016-02-10
JP2007165430A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4947967B2 (ja) 回路モジュール
US7498907B2 (en) Transmission line substrate and semiconductor package
JP4226041B2 (ja) 積層構造を有する透過導電シールド
JP4408128B2 (ja) 携帯端末装置
US7408523B2 (en) Antenna assembly
US20110026234A1 (en) Printed circuit board and electro application
US6965072B2 (en) Shielding arrangement
JP2000049487A (ja) 電磁波吸収方法および電磁波吸収装置ならびに電子部品および電子機器
JP7370829B2 (ja) ミリ波電波センサ及びこれを備えた車両
US20150123251A1 (en) Semiconductor package
JP2005249659A (ja) レーダ装置用送受信アンテナ
JP3859424B2 (ja) 集積回路パッケージ
KR101926797B1 (ko) 인쇄회로기판
JP5571006B2 (ja) 回路モジュール
WO2022063239A1 (zh) 封装体及其制备方法、终端和电子设备
US7777687B2 (en) Electronic device containing case, electromagnetic shield body, and electronic device containing structure
JP2020195027A (ja) アンテナ装置
JP4005678B2 (ja) 電子部品用放熱構造
JP6365283B2 (ja) 半導体チップ及び高周波モジュール
US20230290743A1 (en) Reinforcement Structure and Electronic Device
CN110876254B (zh) 吸波散热结构
JP2002289720A (ja) 高周波デバイス用パッケージ
JP2013030675A (ja) 電磁波の漏洩抑制構造及び電磁波の漏洩を抑制する方法
JP2013222924A (ja) 部品内蔵基板
KR20080052896A (ko) 이동통신 단말기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4947967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250