JP3859424B2 - 集積回路パッケージ - Google Patents
集積回路パッケージ Download PDFInfo
- Publication number
- JP3859424B2 JP3859424B2 JP2000133537A JP2000133537A JP3859424B2 JP 3859424 B2 JP3859424 B2 JP 3859424B2 JP 2000133537 A JP2000133537 A JP 2000133537A JP 2000133537 A JP2000133537 A JP 2000133537A JP 3859424 B2 JP3859424 B2 JP 3859424B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- dielectric substrate
- circuit package
- resistance portion
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Waveguide Connection Structure (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主にフリップチップ実装用の集積回路パッケージに関する。
【０００２】
【従来の技術】
従来のフリップチップボンディング用の集積回路パッケージには、図１３に示すように、誘電体基板１０２にフリップチップ実装される集積回路チップ１０１の直下に接地用金属膜１０３が存するタイプか、あるいは図１４に示すように、集積回路チップ１０１の直下で誘電体基板１０２の表面がむき出しとなっているタイプがある。ここで、図１３（ｂ），図１４（ｂ）はそれぞれ図１３（ａ），図１４（ａ）の線分Ｉ−Ｉ’、ＩＩ−ＩＩ’により切断した際の断面構造を示す。
【０００３】
これら集積回路パッケージは、図１３，図１４において、誘電体基板１０２の上部に接地用金属膜１０３と、高周波信号を外部へ引き出すための引き出し配線１０４，１０５と、電源供給用配線１０６〜１０９と、集積回路チップ１０１に設けられているフリップチップ実装のための突起金属１１０と接続するためのパッド１１１が設けられて構成されている。
【０００４】
また、従来の集積回路パッケージにおいて、誘電体基板１０２の厚みは任意に決められる。
【０００５】
【発明が解決しようとする課題】
一般に、集積回路パッケージでは、集積回路チップの回路表面、あるいは回路と誘電体基板上の配線とを接続するバンプやピラー部分において不要な電磁波が発生し、放射されてしまうという不都合がある。これは、信号線路と接地導体との間にかかる電界の方向が不連続部分で強制的に変更されてしまうため、異なる伝送モードが生じてしまうことによる。
【０００６】
空間へ放射された電磁波は、チップ直下の接地用金属膜、あるいは露出した誘電体基板の表面で反射されて回路パターンの様々な部分へ入り込んでしまい、回路の動作が不安定になるという問題がある。
【０００７】
そこで本発明は、前記課題に鑑みてなされたものであり、集積回路チップの集積回路から放射される不要な電磁波を極めて効率良く吸収し、回路動作の安定化を実現する集積回路パッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者らは、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００９】
第１の態様は、背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージを対象とし、前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられてなるものである。
【００１０】
本態様では、前記電気抵抗部の設置に加えて、効率良く電磁波吸収を行う観点から、誘電体基板の厚みを制御する。
具体的には、当該厚みを、吸収対象とする所望の信号波長、例えば前記集積回路チップの集積回路内で使用される周波数と前記誘電体基板の比誘電率とから決定される信号波長の略１／４倍としたり、当該信号波長の１／８倍〜１／２倍の範囲内の値に制御することが好適である。
【００１１】
更に、複数の信号波長、あるいは所定範囲内の信号波長を吸収することを考慮して、前記誘電体基板の前記対向部位を凹凸形状に加工することが好ましい。この場合、誘電体基板の厚みを連続的に変更させることで所定範囲内の波長の電磁波吸収、非連続的に変更させることで複数の所定値の波長の電磁波吸収が可能となる。
【００１２】
更に本態様では、所期電磁波を正確且つ確実に吸収することを考慮して、前記電気抵抗部を、その面抵抗値が当該電気抵抗部と前記誘電体基板との間の特性インピーダンスに略等しくなるように制御する。
具体的には、電気抵抗部と誘電体基板との間に空隙が形成される場合には、当該空隙における空気の特性インピーダンスと等しくなるように前記面抵抗値を制御しする。更には、空隙となる部位に所定の誘電体を充填し、当該面抵抗値を制御し易くしても良い。
【００１３】
更に本態様では、集積回路チップの集積回路における接地強化を図ることを考慮して、電気抵抗部上に絶縁膜を設け、更にその上に集積回路と電気的に接続されるようにメッシュ状の金属導体を設ける。
【００１４】
更に本態様では、電気抵抗部を抵抗膜として形成するのみならず、誘電体基板の前記対向部位に溝を形成し、当該溝内抵抗材料を埋め込むようにして電気抵抗部を形成しても良い。
【００１５】
第２の態様は、前記第１の態様と同様の集積回路パッケージを対象とし、誘電体基板の集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられるとともに、前記誘電体基板の少なくとも前記対向部位の厚みが、前記電気抵抗部で吸収される所望の信号波長が当該電気抵抗部の表面で略開放端となるように規定されている。
【００１６】
本態様においても、前記第１の態様と同様に、誘電体基板の厚みの具体的規定、前記対向部位における厚みの変更、電気抵抗部の面抵抗値の調節等を実行することが好適である。
【００１７】
【作用】
本発明の集積回路パッケージにおいては、誘電体基板の集積回路チップとの対向部位に設けられた電気抵抗部により、不要モードの電磁波が発生しても当該対向部位で電磁波が反射することなく吸収される。ここで、接地された誘電体基板の厚みを集積回路で用いられる周波数と誘電体基板の比誘電率とで決まる信号波長の４分の１に設定した場合であれば、その電気抵抗部表面が電磁波にとって電気的に開放端となっているように見えるため、電気抵抗部表面での電磁波による電圧の振幅が最も大きくなる。このため電気抵抗部表面には電磁波による電圧によって電流が発生し、エネルギーの損失が生じ、その値は最大値となる。
【００１８】
更に、電気抵抗部の面抵抗値を、回路パターンと誘電体基板との間の比誘電率と比透磁率とで決まる特性インピーダンスに一致させることにより、その空間に放射される電磁波の特性インピーダンスと抵抗膜上の特性インピーダンスとの間で整合が得られ、エネルギーの損失は効率良く行われる。
【００１９】
また、誘電体基板の厚さを、集積回路内で使用される周波数と誘電体の比誘電率とで決まる信号波長の１／８〜１／２に設定した場合には、各寸法で信号波長の１／４になる周波数範囲で電磁波吸収させることが可能である。
【００２０】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について図面を参照しながら詳細に説明する。
【００２１】
（第１の実施形態）
図１は、本実施形態のフリップチップ実装用の集積回路パッケージを示す概略斜視図である。
この集積回路パッケージは、誘電体基板１の集積回路チップ１２がフリップチップ実装される面（上面）側に、集積回路チップ１２の集積回路と電気的な接続を図るための信号配線２，３と、電源配線４〜７と、集積回路の接地を行うための接地金属膜８と、集積回路チップ１２をフリップチップ実装する際に当該チップ上のバンプやピラーなどの突起金属１６と接続するためのパッド金属９が設けられている。他方、誘電体基板１の背面側には、外部と接地するための接地導体１０が設けられている。
【００２２】
そして、誘電体基板１の集積回路チップ１２との対向部位に、その周囲を囲む信号配線２，３、電源配線４〜７及び接地金属膜８から電気的に独立した電気抵抗部として、抵抗膜１１が設けられている。
【００２３】
誘電体基板１は、その厚みが、所望の信号波長、ここでは集積回路チップ１２の集積回路内で使用される周波数と当該誘電体基板１の比誘電率とから決定される信号波長の略１／４倍に規定されている。この場合、当該厚みを前記信号波長の１／８倍〜１／２倍の範囲内の所定値に規定しても良い。
【００２４】
図２は、誘電体基板１に集積回路チップ１２をフリップチップ実装したときの集積回路パッケージの概略断面図である。
集積回路チップ１２と誘電体基板１の間には空隙が形成されており、本例では抵抗膜１１の面抵抗値が前記空隙における特性インピダンスに等しくなるように規定されている。即ち、抵抗膜１１の面抵抗値を空気の特性インピーダンスである約３７６．７Ω／□になるようにする。例えば、集積回路チップ１２が周波数８０ＧＨｚの周波数（ｆ）で駆動されていて、光速度（ｃ0）を３．０×１０8ｍ／ｓ、誘電体基板１の比誘電率（εeff）が９であるとすると、誘電体内の信号波長は、
となり、誘電体基板１の厚みを約３１２．５μｍとすればよい。
【００２５】
また、図３に示すように、集積回路チップ１２と誘電体基板１との間には比誘電率が１より大きい材料２１を導入するようにしても良い。この場合、抵抗膜１１の面抵抗率Ｒは以下のように計算できる。
Ｒ＝｛（μ0・μr）／（ε0・εr）｝1/2
ここで、μ0，ε0は、真空中の透磁率及び誘電率であり、μr，εrは材料２１の比透磁率及び比誘電率である。
【００２６】
本実施形態の集積回路パッケージにおいては、誘電体基板１の集積回路チップ１２との対向部位に設けられた抵抗膜１１により、不要モードの電磁波が発生しても当該対向部位で電磁波が反射することなく吸収される。ここで、接地された誘電体基板１の厚みを、集積回路で用いられる周波数と誘電体基板１の比誘電率とで決まる信号波長の４分の１に設定すれば、その抵抗膜１１の表面が電磁波にとって電気的に開放端になっているように見えるため、当該表面での電磁波による電圧の振幅が最も大きくなる。このため当該表面には電磁波による電圧によって電流が発生し、エネルギーの損失が生じ、その値は最大値となる。
【００２７】
更に、抵抗膜１１の面抵抗値を、回路パターンと誘電体基板１との間の比誘電率と比透磁率とで決まる特性インピーダンスに一致させることにより、その空間に放射される電磁波の特性インピーダンスと抵抗膜上の特性インピーダンスとの間で整合が得られ、エネルギーの損失は効率良く行われる。
【００２８】
また、誘電体基板１の厚さを、集積回路内で使用される周波数と誘電体の比誘電率とで決まる信号波長の１／８〜１／２に設定した場合には、各寸法で信号波長の１／４になる周波数範囲で電磁波吸収させることが可能である。
【００２９】
従って、本実施形態によれば、集積回路チップ１の集積回路から放射される不要な電磁波を極めて良い効率で吸収し、回路動作の安定化を実現することが可能となる。
【００３０】
（第２の実施形態）
続いて、第２の実施形態について説明する。ここでは、第１の実施形態と同様にフリップチップ実装用の集積回路パッケージについて例示するが、電気抵抗部の形状が異なる点で相違する。なお、第１の実施形態と共通する構成部材等については同一の符号を付して説明を省略する。
【００３１】
図４は、本実施形態の集積回路パッケージを示す概略断面図である。
この集積回路パッケージは、誘電体基板１３の集積回路チップ１２との対向部位に凹凸部２２を形成し、誘電体基板１３の厚みを前記対向部位内の場所毎で連続的に変動されるように構成される。
【００３２】
吸収させる信号の、その周波数として最も低い成分は誘電体基板１３の最も厚い部分ｄで決定され、周波数の最も高い成分は最も薄い部分Ｄで決定される。例えば，誘電体基板１の比誘電率が９であるとして、Ｄを３００μｍ，ｄを４００μｍとすれば、周波数６２．５ＧＨｚ〜８３．３ＧＨｚの範囲で電磁波吸収が可能となる。
【００３３】
本実施形態によれば、第１の実施形態の奏する諸効果に加え、誘電体基板１の厚みが前記対向部位で変動するために広い周波数範囲で電磁波吸収を行うことが可能となる。
【００３４】
ここで、凹凸部２２のＤ〜ｄの値を、集積回路チップ１２の集積回路内で使用される周波数と当該誘電体基板１の比誘電率とから決定される信号波長の１／８倍〜１／２倍の範囲を含むように規定しても良い。この場合、前記信号波長を基準とし、当該信号波長の１／４倍を中心として前記範囲に対応できるように構成される。
【００３５】
−変形例１−
図５は、本実施形態の集積回路パッケージの変形例１を示す概略断面図である。
この集積回路パッケージでは、誘電体基板１３の対向部位に対応する背面部分に凹凸部２２を形成して誘電体基板１３の厚みを場所毎に変更し、平坦な上面に抵抗膜１１を設ける。
【００３６】
この構造では、図４の例と同様に、第１の実施形態の諸効果及び誘電体基板１の厚みが前記対向部位で変動するために広い周波数範囲で電磁波吸収が可能とされることに加えて、前記背面に凹凸部２２が形成されるために前記対向部位における誘電体基板１の上面を平坦に形成することができ、誘電体基板１の厚みの容易且つ正確な規定が可能となる。
【００３７】
−変形例２−
図６は、本実施形態の集積回路パッケージの変形例２を示す概略断面図である。
この集積回路パッケージでは、抵抗膜１１の形成された誘電体基板１３の表面上に表面平坦化用絶縁膜、具体的には例えばDow Chemical株式会社製のＢＣＢ（Benzo Cyclo Btene）膜１７を塗布し、その上に集積回路チップ１２と電気的な接続を図るための信号配線２，３と、電源配線４〜７と、接地を行うための接地導体８と、パッド金属９を設ける。
【００３８】
この構造では、図４の例と同様に、第１の実施形態の諸効果及び誘電体基板１の厚みが前記対向部位で変動するために広い周波数範囲で電磁波吸収が可能とされることに加えて、ＢＣＢ膜１７により誘電体基板１の前記対向部位における上面が平坦化され、誘電体基板１の厚みの容易且つ正確な規定が可能となる。
【００３９】
−変形例３−
図７は、本実施形態の集積回路パッケージの変形例３を示す概略断面図である。
この集積回路パッケージでは、誘電体基板１３の集積回路チップ１２との対向部位に加工断面形状が矩形とされた凹凸部２３を設ける。この場合、吸収可能な電磁波の周波数が誘電体基板１３の凹凸部２３における厚みｄ，Ｄにより略非連続的（ディスクリート）に決定される。例えば、Ｄを３００μｍ，ｄを４００μｍとすれば、６２．５ＧＨｚ近傍の周波数と８３．３ＧＨｚ近傍の周波数の電磁波のみが吸収され、それ以外の周波数の電磁波は吸収されないようにすることが可能となる。
【００４０】
この構造では、第１の実施形態の諸効果に加えて、２種の所定周波数の電磁波に絞って確実な吸収を行うことができる。
【００４１】
−変形例４−
図８は、本実施形態の集積回路パッケージの変形例４を示す概略斜視図である。
この集積回路パッケージでは、抵抗膜１１上に薄い絶縁膜１８、例えばポリイミド膜を膜厚１０μｍ程度に形成し、更にその上に接地用金属導体１９をメッシュ状に形成して、この接地用金属導体１９を集積回路チップ１２内のピラーやバンプなどの接地用の突起金属１６と接続する。
【００４２】
この構造では、第１の実施形態の諸効果に加えて、集積回路チップ１２内の集積回路の接地の更なる強化を図ることが可能となる。
【００４３】
−変形例５−
図９は、本実施形態の集積回路パッケージの変形例５を示す概略断面図である。
この集積回路パッケージでは、誘電体基板１３の前記対向部位に抵抗膜を形成する代わりに、誘電体基板１３の前記対向部位に溝２４を形成し、この溝２４内に抵抗材料、例えばフェライト粉末入りの樹脂抵抗体２０を充填して電気抵抗部とする。
【００４４】
この構造では、第１の実施形態の諸効果に加えて、深溝へ抵抗体を挿入するため、体積低効率の高い材料の利用が可能となる。
【００４５】
（第３の実施形態）
（第３の実施形態）
続いて、第３の実施形態について説明する。ここでは、第１の実施形態と同様にフリップチップ実装用の集積回路パッケージについて例示するが、当該集積回路パッケージにその外部から侵入する電磁波の対策を考慮した点で相違する。なお、第１の実施形態と略共通する構成部材等については同一の符号を付して説明を省略する。
【００４６】
図１０〜図１２は、本実施形態の集積回路パッケージを示しており、図１０がその分解斜視図、図１１が誘電体基板の背面を示す概略斜視図、図１２が集積回路パッケージの概略断面図である。
この集積回路パッケージは、７６ＧＨｚの信号周波数で動作する集積回路チップ１２をフリップチップ実装するためのものであり、厚み２００〜４００μｍ程度の誘電体基板１の上面の構成は第１の実施形態のそれと略同様である。但し、例えばニッケルとクロムの合金からなる膜厚０．２μｍ程度の抵抗膜１１の近傍に、これと電気的に独立するように設けられた信号配線２，３及び電源配線４〜７には、裏面側へ電気的に接続するための金属柱あるいはビアホールに金属が埋め込まれた構造３１がそれぞれ形成されており、信号配線２，３が裏面配線と接続される。
【００４７】
信号配線２，３は、その両側に配置された接地用金属との間で生ずるモードで伝送されるようにコプレーナ構造とされる。ここでは、例えば、信号配線２，３の幅を６０μｍ程度、当該配線２，３の端と接地導体８までの距離を４０μｍ程度にする。電源配線４〜７も同様にコプレーナ構造とされるが、電源用の配線なので接地用金属が周辺にある構造となっているのであれば、如何なる形態でもかまわない。金属柱あるいはビアホールに金属が埋められた構造３１の直径の寸法は誘電体基板１の厚みの半分以上にすることが望ましいが、如何なる寸法でもかまわない。
【００４８】
更に、フリップチップ実装された集積回路チップ１２上に集積回路の保護と外部からの電磁波の侵入を防ぐための金属蓋３２が誘電体基板１の上面を覆うように接着される。この金属蓋３２は、例えば金とスズの合金材料からなるものである。
【００４９】
次に、誘電体基板１の裏面の構成について説明する。
図１１に示すように、誘電体基板１の裏面上には、外部と電気的な接続をするための信号配線３３と、電源配線３４と、基板表面から裏面へ貫通する金属柱あるいはビアホールに金属が埋められた構造３１と、信号配線３３及び電源配線３４と電気的に独立するように配置された抵抗膜３５と、フリップチップ実装される集積回路チップ１２の真下にあたる部分（前記対向部位に相当する部分）に接地用金属１０とで備えて構成されている。
【００５０】
本実施形態によれば、第１の実施形態の奏する諸効果に加え、フリップチップ実装された集積回路チップ１２より放射された電磁波をチップ直下の抵抗膜１１で吸収することが可能であるばかりでなく、誘電体基板１の裏面に接続された抵抗膜３５により、外部から侵入して来る電磁波に対しても吸収の効果があり、集積回路内への侵入を防ぐことが可能である。
【００５１】
以下、本発明の内容を付記としてまとめて記載する。
【００５２】
（付記１） 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられていることを特徴とする集積回路パッケージ。
【００５３】
（付記２） 前記誘電体基板は、少なくとも前記対向部位の厚みが、所望の信号波長の略１／４倍とされたものであることを特徴とする付記１に記載の集積回路パッケージ。
【００５４】
（付記３） 前記信号波長は、前記集積回路チップの集積回路内で使用される周波数と前記誘電体基板の比誘電率とから決定される信号波長であることを特徴とする付記２に記載の集積回路パッケージ。
【００５５】
（付記４） 前記誘電体基板は、少なくとも前記対向部位の厚みが、前記集積回路チップの集積回路内で使用される周波数と当該誘電体基板の比誘電率とから決定される信号波長の１／８倍〜１／２倍の範囲内の値とされたものであることを特徴とする付記１に記載の集積回路パッケージ。
【００５６】
（付記５） 前記誘電体基板は、前記対向部位が凹凸状とされており、当該部分の厚みが複数の前記信号波長の略１／４倍を含むことを特徴とする付記３に記載の集積回路パッケージ。
【００５７】
（付記６） 前記誘電体基板は、前記凹凸状の前記対向部位において略連続的に厚みが変動していることを特徴とする付記５に記載の集積回路パッケージ。
【００５８】
（付記７） 前記誘電体基板は、前記凹凸状の前記対向部位において非連続的に厚みが変動していることを特徴とする付記５に記載の集積回路パッケージ。
【００５９】
（付記８） 前記誘電体基板は、前記対向部位が凹凸状とされており、当該部分の厚みが前記範囲内の複数値を含むことを特徴とする付記４に記載の集積回路パッケージ。
【００６０】
（付記９） 前記誘電体基板は、前記凹凸状の前記対向部位において略連続的に厚みが変動していることを特徴とする付記８に記載の集積回路パッケージ。
【００６１】
（付記１０） 前記誘電体基板は、前記凹凸状の前記対向部位において非連続的に厚みが変動していることを特徴とする付記８に記載の集積回路パッケージ。
【００６２】
（付記１１） 前記電気抵抗部は、その面抵抗値が、当該電気抵抗部と前記誘電体基板との間の特性インピーダンスに略等しいものであることを特徴とする付記１に記載の集積回路パッケージ。
【００６３】
（付記１２） 前記電気抵抗部と前記誘電体基板との間には空隙が形成されており、前記電気抵抗部の面抵抗値が空気の特性インピーダンスに略等しいことを特徴とする付記１１に記載の集積回路パッケージ。
【００６４】
（付記１３） 前記電気抵抗部と前記誘電体基板との間には誘電体が充填されており、前記電気抵抗部の面抵抗値が前記誘電体の特性インピーダンスに略等しいことを特徴とする付記１１に記載の集積回路パッケージ。
【００６５】
（付記１４） 前記電気抵抗部上に絶縁膜が設けられ、前記絶縁膜上に前記集積回路チップの集積回路と電気的に接続されるメッシュ状の金属導体が設けられることを特徴とする付記１１に記載の集積回路パッケージ。
【００６６】
（付記１５） 前記電気抵抗部は、前記誘電体基板の前記対向部位に形成された溝を抵抗材料が埋め込まれてなるものであることを特徴とする付記１に記載の集積回路パッケージ。
【００６７】
（付記１６） 前記誘電体基板の前記背面に、周囲から電気的に独立した他の電気抵抗部が設けられていることを特徴とする付記１に記載の集積回路パッケージ。
【００６８】
（付記１７） 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられるとともに、
前記誘電体基板の少なくとも前記対向部位の厚みが、前記電気抵抗部で吸収される所望の信号波長が当該電気抵抗部の表面で略開放端となるように規定されていることを特徴とする集積回路パッケージ。
【００６９】
（付記１８） 前記誘電体基板の少なくとも前記対向部位の厚みが、前記集積回路チップの集積回路内で使用される周波数と前記誘電体基板の比誘電率とから決定される前記信号波長の略１／４倍とされたものであることを特徴とする付記１７に記載の集積回路パッケージ。
【００７０】
（付記１９） 前記誘電体基板の少なくとも前記対向部位の厚みが、前記集積回路チップの集積回路内で使用される周波数と当該誘電体基板の比誘電率とから決定される前記信号波長の略１／４倍を中心として、当該信号波長の１／８倍〜１／２倍の範囲内の値に規定されていることを特徴とする付記１７に記載の集積回路パッケージ。
【００７１】
（付記２０） 前記電気抵抗部は、その面抵抗値が、当該電気抵抗部と前記誘電体基板との間の特性インピダンスに略等しいものであることを特徴とする付記１７に記載の集積回路パッケージ。
【００７２】
【発明の効果】
本発明によれば、表面に適切な値の電気抵抗部をもうけ、背面を接地した適切な厚みの誘電体基板を使ったパッケージ基板を用いれば、集積回路チップから放射される不要な電磁波と外部から侵入してくる不要な電磁波を極めて効率良く除去することが可能となり、高性能な集積回路モジュールを実現することができる。
【図面の簡単な説明】
【図１】第１の実施形態のフリップチップ実装用の集積回路パッケージを分解して示す概略斜視図である。
【図２】第１の実施形態のフリップチップ実装用の集積回路パッケージを示す概略断面図である。
【図３】第１の実施形態のフリップチップ実装用の集積回路パッケージの他の例を示す概略断面図である。
【図４】第２の実施形態のフリップチップ実装用の集積回路パッケージを示す概略断面図である。
【図５】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例１を示す概略断面図である。
【図６】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例２を示す概略断面図である。
【図７】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例３を示す概略断面図である。
【図８】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例４を分解して示す概略斜視図である。
【図９】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例５を示す概略断面図である。
【図１０】第３の実施形態のフリップチップ実装用の集積回路パッケージを分解して示す概略斜視図である。
【図１１】第３の実施形態の集積回路パッケージの誘電体基板の背面を示す概略斜視図である。
【図１２】第３の実施形態の集積回路パッケージを示す概略断面図である。
【図１３】従来のフリップチップ実装用の集積回路パッケージを示す概略図である。
【図１４】従来のフリップチップ実装用の集積回路パッケージの他の例を示す概略図である。
【符号の説明】
１，１３ 誘電体基板
２，３，３３ 信号配線
４〜７，３４ 電源配線
８ 接地金属膜
９ パッド金属
１０ 接地導体
１１，３５ 抵抗膜
１２ 集積回路チップ
１６ 突起金属
３１ 金属柱あるいはビアホールに金属が埋め込まれた構造
３２ 金属蓋
【発明の属する技術分野】
本発明は、主にフリップチップ実装用の集積回路パッケージに関する。
【０００２】
【従来の技術】
従来のフリップチップボンディング用の集積回路パッケージには、図１３に示すように、誘電体基板１０２にフリップチップ実装される集積回路チップ１０１の直下に接地用金属膜１０３が存するタイプか、あるいは図１４に示すように、集積回路チップ１０１の直下で誘電体基板１０２の表面がむき出しとなっているタイプがある。ここで、図１３（ｂ），図１４（ｂ）はそれぞれ図１３（ａ），図１４（ａ）の線分Ｉ−Ｉ’、ＩＩ−ＩＩ’により切断した際の断面構造を示す。
【０００３】
これら集積回路パッケージは、図１３，図１４において、誘電体基板１０２の上部に接地用金属膜１０３と、高周波信号を外部へ引き出すための引き出し配線１０４，１０５と、電源供給用配線１０６〜１０９と、集積回路チップ１０１に設けられているフリップチップ実装のための突起金属１１０と接続するためのパッド１１１が設けられて構成されている。
【０００４】
また、従来の集積回路パッケージにおいて、誘電体基板１０２の厚みは任意に決められる。
【０００５】
【発明が解決しようとする課題】
一般に、集積回路パッケージでは、集積回路チップの回路表面、あるいは回路と誘電体基板上の配線とを接続するバンプやピラー部分において不要な電磁波が発生し、放射されてしまうという不都合がある。これは、信号線路と接地導体との間にかかる電界の方向が不連続部分で強制的に変更されてしまうため、異なる伝送モードが生じてしまうことによる。
【０００６】
空間へ放射された電磁波は、チップ直下の接地用金属膜、あるいは露出した誘電体基板の表面で反射されて回路パターンの様々な部分へ入り込んでしまい、回路の動作が不安定になるという問題がある。
【０００７】
そこで本発明は、前記課題に鑑みてなされたものであり、集積回路チップの集積回路から放射される不要な電磁波を極めて効率良く吸収し、回路動作の安定化を実現する集積回路パッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者らは、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００９】
第１の態様は、背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージを対象とし、前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられてなるものである。
【００１０】
本態様では、前記電気抵抗部の設置に加えて、効率良く電磁波吸収を行う観点から、誘電体基板の厚みを制御する。
具体的には、当該厚みを、吸収対象とする所望の信号波長、例えば前記集積回路チップの集積回路内で使用される周波数と前記誘電体基板の比誘電率とから決定される信号波長の略１／４倍としたり、当該信号波長の１／８倍〜１／２倍の範囲内の値に制御することが好適である。
【００１１】
更に、複数の信号波長、あるいは所定範囲内の信号波長を吸収することを考慮して、前記誘電体基板の前記対向部位を凹凸形状に加工することが好ましい。この場合、誘電体基板の厚みを連続的に変更させることで所定範囲内の波長の電磁波吸収、非連続的に変更させることで複数の所定値の波長の電磁波吸収が可能となる。
【００１２】
更に本態様では、所期電磁波を正確且つ確実に吸収することを考慮して、前記電気抵抗部を、その面抵抗値が当該電気抵抗部と前記誘電体基板との間の特性インピーダンスに略等しくなるように制御する。
具体的には、電気抵抗部と誘電体基板との間に空隙が形成される場合には、当該空隙における空気の特性インピーダンスと等しくなるように前記面抵抗値を制御しする。更には、空隙となる部位に所定の誘電体を充填し、当該面抵抗値を制御し易くしても良い。
【００１３】
更に本態様では、集積回路チップの集積回路における接地強化を図ることを考慮して、電気抵抗部上に絶縁膜を設け、更にその上に集積回路と電気的に接続されるようにメッシュ状の金属導体を設ける。
【００１４】
更に本態様では、電気抵抗部を抵抗膜として形成するのみならず、誘電体基板の前記対向部位に溝を形成し、当該溝内抵抗材料を埋め込むようにして電気抵抗部を形成しても良い。
【００１５】
第２の態様は、前記第１の態様と同様の集積回路パッケージを対象とし、誘電体基板の集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられるとともに、前記誘電体基板の少なくとも前記対向部位の厚みが、前記電気抵抗部で吸収される所望の信号波長が当該電気抵抗部の表面で略開放端となるように規定されている。
【００１６】
本態様においても、前記第１の態様と同様に、誘電体基板の厚みの具体的規定、前記対向部位における厚みの変更、電気抵抗部の面抵抗値の調節等を実行することが好適である。
【００１７】
【作用】
本発明の集積回路パッケージにおいては、誘電体基板の集積回路チップとの対向部位に設けられた電気抵抗部により、不要モードの電磁波が発生しても当該対向部位で電磁波が反射することなく吸収される。ここで、接地された誘電体基板の厚みを集積回路で用いられる周波数と誘電体基板の比誘電率とで決まる信号波長の４分の１に設定した場合であれば、その電気抵抗部表面が電磁波にとって電気的に開放端となっているように見えるため、電気抵抗部表面での電磁波による電圧の振幅が最も大きくなる。このため電気抵抗部表面には電磁波による電圧によって電流が発生し、エネルギーの損失が生じ、その値は最大値となる。
【００１８】
更に、電気抵抗部の面抵抗値を、回路パターンと誘電体基板との間の比誘電率と比透磁率とで決まる特性インピーダンスに一致させることにより、その空間に放射される電磁波の特性インピーダンスと抵抗膜上の特性インピーダンスとの間で整合が得られ、エネルギーの損失は効率良く行われる。
【００１９】
また、誘電体基板の厚さを、集積回路内で使用される周波数と誘電体の比誘電率とで決まる信号波長の１／８〜１／２に設定した場合には、各寸法で信号波長の１／４になる周波数範囲で電磁波吸収させることが可能である。
【００２０】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について図面を参照しながら詳細に説明する。
【００２１】
（第１の実施形態）
図１は、本実施形態のフリップチップ実装用の集積回路パッケージを示す概略斜視図である。
この集積回路パッケージは、誘電体基板１の集積回路チップ１２がフリップチップ実装される面（上面）側に、集積回路チップ１２の集積回路と電気的な接続を図るための信号配線２，３と、電源配線４〜７と、集積回路の接地を行うための接地金属膜８と、集積回路チップ１２をフリップチップ実装する際に当該チップ上のバンプやピラーなどの突起金属１６と接続するためのパッド金属９が設けられている。他方、誘電体基板１の背面側には、外部と接地するための接地導体１０が設けられている。
【００２２】
そして、誘電体基板１の集積回路チップ１２との対向部位に、その周囲を囲む信号配線２，３、電源配線４〜７及び接地金属膜８から電気的に独立した電気抵抗部として、抵抗膜１１が設けられている。
【００２３】
誘電体基板１は、その厚みが、所望の信号波長、ここでは集積回路チップ１２の集積回路内で使用される周波数と当該誘電体基板１の比誘電率とから決定される信号波長の略１／４倍に規定されている。この場合、当該厚みを前記信号波長の１／８倍〜１／２倍の範囲内の所定値に規定しても良い。
【００２４】
図２は、誘電体基板１に集積回路チップ１２をフリップチップ実装したときの集積回路パッケージの概略断面図である。
集積回路チップ１２と誘電体基板１の間には空隙が形成されており、本例では抵抗膜１１の面抵抗値が前記空隙における特性インピダンスに等しくなるように規定されている。即ち、抵抗膜１１の面抵抗値を空気の特性インピーダンスである約３７６．７Ω／□になるようにする。例えば、集積回路チップ１２が周波数８０ＧＨｚの周波数（ｆ）で駆動されていて、光速度（ｃ0）を３．０×１０8ｍ／ｓ、誘電体基板１の比誘電率（εeff）が９であるとすると、誘電体内の信号波長は、
【００２５】
また、図３に示すように、集積回路チップ１２と誘電体基板１との間には比誘電率が１より大きい材料２１を導入するようにしても良い。この場合、抵抗膜１１の面抵抗率Ｒは以下のように計算できる。
Ｒ＝｛（μ0・μr）／（ε0・εr）｝1/2
ここで、μ0，ε0は、真空中の透磁率及び誘電率であり、μr，εrは材料２１の比透磁率及び比誘電率である。
【００２６】
本実施形態の集積回路パッケージにおいては、誘電体基板１の集積回路チップ１２との対向部位に設けられた抵抗膜１１により、不要モードの電磁波が発生しても当該対向部位で電磁波が反射することなく吸収される。ここで、接地された誘電体基板１の厚みを、集積回路で用いられる周波数と誘電体基板１の比誘電率とで決まる信号波長の４分の１に設定すれば、その抵抗膜１１の表面が電磁波にとって電気的に開放端になっているように見えるため、当該表面での電磁波による電圧の振幅が最も大きくなる。このため当該表面には電磁波による電圧によって電流が発生し、エネルギーの損失が生じ、その値は最大値となる。
【００２７】
更に、抵抗膜１１の面抵抗値を、回路パターンと誘電体基板１との間の比誘電率と比透磁率とで決まる特性インピーダンスに一致させることにより、その空間に放射される電磁波の特性インピーダンスと抵抗膜上の特性インピーダンスとの間で整合が得られ、エネルギーの損失は効率良く行われる。
【００２８】
また、誘電体基板１の厚さを、集積回路内で使用される周波数と誘電体の比誘電率とで決まる信号波長の１／８〜１／２に設定した場合には、各寸法で信号波長の１／４になる周波数範囲で電磁波吸収させることが可能である。
【００２９】
従って、本実施形態によれば、集積回路チップ１の集積回路から放射される不要な電磁波を極めて良い効率で吸収し、回路動作の安定化を実現することが可能となる。
【００３０】
（第２の実施形態）
続いて、第２の実施形態について説明する。ここでは、第１の実施形態と同様にフリップチップ実装用の集積回路パッケージについて例示するが、電気抵抗部の形状が異なる点で相違する。なお、第１の実施形態と共通する構成部材等については同一の符号を付して説明を省略する。
【００３１】
図４は、本実施形態の集積回路パッケージを示す概略断面図である。
この集積回路パッケージは、誘電体基板１３の集積回路チップ１２との対向部位に凹凸部２２を形成し、誘電体基板１３の厚みを前記対向部位内の場所毎で連続的に変動されるように構成される。
【００３２】
吸収させる信号の、その周波数として最も低い成分は誘電体基板１３の最も厚い部分ｄで決定され、周波数の最も高い成分は最も薄い部分Ｄで決定される。例えば，誘電体基板１の比誘電率が９であるとして、Ｄを３００μｍ，ｄを４００μｍとすれば、周波数６２．５ＧＨｚ〜８３．３ＧＨｚの範囲で電磁波吸収が可能となる。
【００３３】
本実施形態によれば、第１の実施形態の奏する諸効果に加え、誘電体基板１の厚みが前記対向部位で変動するために広い周波数範囲で電磁波吸収を行うことが可能となる。
【００３４】
ここで、凹凸部２２のＤ〜ｄの値を、集積回路チップ１２の集積回路内で使用される周波数と当該誘電体基板１の比誘電率とから決定される信号波長の１／８倍〜１／２倍の範囲を含むように規定しても良い。この場合、前記信号波長を基準とし、当該信号波長の１／４倍を中心として前記範囲に対応できるように構成される。
【００３５】
−変形例１−
図５は、本実施形態の集積回路パッケージの変形例１を示す概略断面図である。
この集積回路パッケージでは、誘電体基板１３の対向部位に対応する背面部分に凹凸部２２を形成して誘電体基板１３の厚みを場所毎に変更し、平坦な上面に抵抗膜１１を設ける。
【００３６】
この構造では、図４の例と同様に、第１の実施形態の諸効果及び誘電体基板１の厚みが前記対向部位で変動するために広い周波数範囲で電磁波吸収が可能とされることに加えて、前記背面に凹凸部２２が形成されるために前記対向部位における誘電体基板１の上面を平坦に形成することができ、誘電体基板１の厚みの容易且つ正確な規定が可能となる。
【００３７】
−変形例２−
図６は、本実施形態の集積回路パッケージの変形例２を示す概略断面図である。
この集積回路パッケージでは、抵抗膜１１の形成された誘電体基板１３の表面上に表面平坦化用絶縁膜、具体的には例えばDow Chemical株式会社製のＢＣＢ（Benzo Cyclo Btene）膜１７を塗布し、その上に集積回路チップ１２と電気的な接続を図るための信号配線２，３と、電源配線４〜７と、接地を行うための接地導体８と、パッド金属９を設ける。
【００３８】
この構造では、図４の例と同様に、第１の実施形態の諸効果及び誘電体基板１の厚みが前記対向部位で変動するために広い周波数範囲で電磁波吸収が可能とされることに加えて、ＢＣＢ膜１７により誘電体基板１の前記対向部位における上面が平坦化され、誘電体基板１の厚みの容易且つ正確な規定が可能となる。
【００３９】
−変形例３−
図７は、本実施形態の集積回路パッケージの変形例３を示す概略断面図である。
この集積回路パッケージでは、誘電体基板１３の集積回路チップ１２との対向部位に加工断面形状が矩形とされた凹凸部２３を設ける。この場合、吸収可能な電磁波の周波数が誘電体基板１３の凹凸部２３における厚みｄ，Ｄにより略非連続的（ディスクリート）に決定される。例えば、Ｄを３００μｍ，ｄを４００μｍとすれば、６２．５ＧＨｚ近傍の周波数と８３．３ＧＨｚ近傍の周波数の電磁波のみが吸収され、それ以外の周波数の電磁波は吸収されないようにすることが可能となる。
【００４０】
この構造では、第１の実施形態の諸効果に加えて、２種の所定周波数の電磁波に絞って確実な吸収を行うことができる。
【００４１】
−変形例４−
図８は、本実施形態の集積回路パッケージの変形例４を示す概略斜視図である。
この集積回路パッケージでは、抵抗膜１１上に薄い絶縁膜１８、例えばポリイミド膜を膜厚１０μｍ程度に形成し、更にその上に接地用金属導体１９をメッシュ状に形成して、この接地用金属導体１９を集積回路チップ１２内のピラーやバンプなどの接地用の突起金属１６と接続する。
【００４２】
この構造では、第１の実施形態の諸効果に加えて、集積回路チップ１２内の集積回路の接地の更なる強化を図ることが可能となる。
【００４３】
−変形例５−
図９は、本実施形態の集積回路パッケージの変形例５を示す概略断面図である。
この集積回路パッケージでは、誘電体基板１３の前記対向部位に抵抗膜を形成する代わりに、誘電体基板１３の前記対向部位に溝２４を形成し、この溝２４内に抵抗材料、例えばフェライト粉末入りの樹脂抵抗体２０を充填して電気抵抗部とする。
【００４４】
この構造では、第１の実施形態の諸効果に加えて、深溝へ抵抗体を挿入するため、体積低効率の高い材料の利用が可能となる。
【００４５】
（第３の実施形態）
（第３の実施形態）
続いて、第３の実施形態について説明する。ここでは、第１の実施形態と同様にフリップチップ実装用の集積回路パッケージについて例示するが、当該集積回路パッケージにその外部から侵入する電磁波の対策を考慮した点で相違する。なお、第１の実施形態と略共通する構成部材等については同一の符号を付して説明を省略する。
【００４６】
図１０〜図１２は、本実施形態の集積回路パッケージを示しており、図１０がその分解斜視図、図１１が誘電体基板の背面を示す概略斜視図、図１２が集積回路パッケージの概略断面図である。
この集積回路パッケージは、７６ＧＨｚの信号周波数で動作する集積回路チップ１２をフリップチップ実装するためのものであり、厚み２００〜４００μｍ程度の誘電体基板１の上面の構成は第１の実施形態のそれと略同様である。但し、例えばニッケルとクロムの合金からなる膜厚０．２μｍ程度の抵抗膜１１の近傍に、これと電気的に独立するように設けられた信号配線２，３及び電源配線４〜７には、裏面側へ電気的に接続するための金属柱あるいはビアホールに金属が埋め込まれた構造３１がそれぞれ形成されており、信号配線２，３が裏面配線と接続される。
【００４７】
信号配線２，３は、その両側に配置された接地用金属との間で生ずるモードで伝送されるようにコプレーナ構造とされる。ここでは、例えば、信号配線２，３の幅を６０μｍ程度、当該配線２，３の端と接地導体８までの距離を４０μｍ程度にする。電源配線４〜７も同様にコプレーナ構造とされるが、電源用の配線なので接地用金属が周辺にある構造となっているのであれば、如何なる形態でもかまわない。金属柱あるいはビアホールに金属が埋められた構造３１の直径の寸法は誘電体基板１の厚みの半分以上にすることが望ましいが、如何なる寸法でもかまわない。
【００４８】
更に、フリップチップ実装された集積回路チップ１２上に集積回路の保護と外部からの電磁波の侵入を防ぐための金属蓋３２が誘電体基板１の上面を覆うように接着される。この金属蓋３２は、例えば金とスズの合金材料からなるものである。
【００４９】
次に、誘電体基板１の裏面の構成について説明する。
図１１に示すように、誘電体基板１の裏面上には、外部と電気的な接続をするための信号配線３３と、電源配線３４と、基板表面から裏面へ貫通する金属柱あるいはビアホールに金属が埋められた構造３１と、信号配線３３及び電源配線３４と電気的に独立するように配置された抵抗膜３５と、フリップチップ実装される集積回路チップ１２の真下にあたる部分（前記対向部位に相当する部分）に接地用金属１０とで備えて構成されている。
【００５０】
本実施形態によれば、第１の実施形態の奏する諸効果に加え、フリップチップ実装された集積回路チップ１２より放射された電磁波をチップ直下の抵抗膜１１で吸収することが可能であるばかりでなく、誘電体基板１の裏面に接続された抵抗膜３５により、外部から侵入して来る電磁波に対しても吸収の効果があり、集積回路内への侵入を防ぐことが可能である。
【００５１】
以下、本発明の内容を付記としてまとめて記載する。
【００５２】
（付記１） 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられていることを特徴とする集積回路パッケージ。
【００５３】
（付記２） 前記誘電体基板は、少なくとも前記対向部位の厚みが、所望の信号波長の略１／４倍とされたものであることを特徴とする付記１に記載の集積回路パッケージ。
【００５４】
（付記３） 前記信号波長は、前記集積回路チップの集積回路内で使用される周波数と前記誘電体基板の比誘電率とから決定される信号波長であることを特徴とする付記２に記載の集積回路パッケージ。
【００５５】
（付記４） 前記誘電体基板は、少なくとも前記対向部位の厚みが、前記集積回路チップの集積回路内で使用される周波数と当該誘電体基板の比誘電率とから決定される信号波長の１／８倍〜１／２倍の範囲内の値とされたものであることを特徴とする付記１に記載の集積回路パッケージ。
【００５６】
（付記５） 前記誘電体基板は、前記対向部位が凹凸状とされており、当該部分の厚みが複数の前記信号波長の略１／４倍を含むことを特徴とする付記３に記載の集積回路パッケージ。
【００５７】
（付記６） 前記誘電体基板は、前記凹凸状の前記対向部位において略連続的に厚みが変動していることを特徴とする付記５に記載の集積回路パッケージ。
【００５８】
（付記７） 前記誘電体基板は、前記凹凸状の前記対向部位において非連続的に厚みが変動していることを特徴とする付記５に記載の集積回路パッケージ。
【００５９】
（付記８） 前記誘電体基板は、前記対向部位が凹凸状とされており、当該部分の厚みが前記範囲内の複数値を含むことを特徴とする付記４に記載の集積回路パッケージ。
【００６０】
（付記９） 前記誘電体基板は、前記凹凸状の前記対向部位において略連続的に厚みが変動していることを特徴とする付記８に記載の集積回路パッケージ。
【００６１】
（付記１０） 前記誘電体基板は、前記凹凸状の前記対向部位において非連続的に厚みが変動していることを特徴とする付記８に記載の集積回路パッケージ。
【００６２】
（付記１１） 前記電気抵抗部は、その面抵抗値が、当該電気抵抗部と前記誘電体基板との間の特性インピーダンスに略等しいものであることを特徴とする付記１に記載の集積回路パッケージ。
【００６３】
（付記１２） 前記電気抵抗部と前記誘電体基板との間には空隙が形成されており、前記電気抵抗部の面抵抗値が空気の特性インピーダンスに略等しいことを特徴とする付記１１に記載の集積回路パッケージ。
【００６４】
（付記１３） 前記電気抵抗部と前記誘電体基板との間には誘電体が充填されており、前記電気抵抗部の面抵抗値が前記誘電体の特性インピーダンスに略等しいことを特徴とする付記１１に記載の集積回路パッケージ。
【００６５】
（付記１４） 前記電気抵抗部上に絶縁膜が設けられ、前記絶縁膜上に前記集積回路チップの集積回路と電気的に接続されるメッシュ状の金属導体が設けられることを特徴とする付記１１に記載の集積回路パッケージ。
【００６６】
（付記１５） 前記電気抵抗部は、前記誘電体基板の前記対向部位に形成された溝を抵抗材料が埋め込まれてなるものであることを特徴とする付記１に記載の集積回路パッケージ。
【００６７】
（付記１６） 前記誘電体基板の前記背面に、周囲から電気的に独立した他の電気抵抗部が設けられていることを特徴とする付記１に記載の集積回路パッケージ。
【００６８】
（付記１７） 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられるとともに、
前記誘電体基板の少なくとも前記対向部位の厚みが、前記電気抵抗部で吸収される所望の信号波長が当該電気抵抗部の表面で略開放端となるように規定されていることを特徴とする集積回路パッケージ。
【００６９】
（付記１８） 前記誘電体基板の少なくとも前記対向部位の厚みが、前記集積回路チップの集積回路内で使用される周波数と前記誘電体基板の比誘電率とから決定される前記信号波長の略１／４倍とされたものであることを特徴とする付記１７に記載の集積回路パッケージ。
【００７０】
（付記１９） 前記誘電体基板の少なくとも前記対向部位の厚みが、前記集積回路チップの集積回路内で使用される周波数と当該誘電体基板の比誘電率とから決定される前記信号波長の略１／４倍を中心として、当該信号波長の１／８倍〜１／２倍の範囲内の値に規定されていることを特徴とする付記１７に記載の集積回路パッケージ。
【００７１】
（付記２０） 前記電気抵抗部は、その面抵抗値が、当該電気抵抗部と前記誘電体基板との間の特性インピダンスに略等しいものであることを特徴とする付記１７に記載の集積回路パッケージ。
【００７２】
【発明の効果】
本発明によれば、表面に適切な値の電気抵抗部をもうけ、背面を接地した適切な厚みの誘電体基板を使ったパッケージ基板を用いれば、集積回路チップから放射される不要な電磁波と外部から侵入してくる不要な電磁波を極めて効率良く除去することが可能となり、高性能な集積回路モジュールを実現することができる。
【図面の簡単な説明】
【図１】第１の実施形態のフリップチップ実装用の集積回路パッケージを分解して示す概略斜視図である。
【図２】第１の実施形態のフリップチップ実装用の集積回路パッケージを示す概略断面図である。
【図３】第１の実施形態のフリップチップ実装用の集積回路パッケージの他の例を示す概略断面図である。
【図４】第２の実施形態のフリップチップ実装用の集積回路パッケージを示す概略断面図である。
【図５】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例１を示す概略断面図である。
【図６】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例２を示す概略断面図である。
【図７】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例３を示す概略断面図である。
【図８】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例４を分解して示す概略斜視図である。
【図９】第２の実施形態のフリップチップ実装用の集積回路パッケージの変形例５を示す概略断面図である。
【図１０】第３の実施形態のフリップチップ実装用の集積回路パッケージを分解して示す概略斜視図である。
【図１１】第３の実施形態の集積回路パッケージの誘電体基板の背面を示す概略斜視図である。
【図１２】第３の実施形態の集積回路パッケージを示す概略断面図である。
【図１３】従来のフリップチップ実装用の集積回路パッケージを示す概略図である。
【図１４】従来のフリップチップ実装用の集積回路パッケージの他の例を示す概略図である。
【符号の説明】
１，１３ 誘電体基板
２，３，３３ 信号配線
４〜７，３４ 電源配線
８ 接地金属膜
９ パッド金属
１０ 接地導体
１１，３５ 抵抗膜
１２ 集積回路チップ
１６ 突起金属
３１ 金属柱あるいはビアホールに金属が埋め込まれた構造
３２ 金属蓋
Claims (5)
- 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられており、
前記集積回路チップの集積回路内で用いられる周波数と前記誘電体基板の比誘電率とで決定される信号波長をλ、光速度をｃ 0 、前記周波数をｆ、前記誘電体基板の比誘電率をε eff として、
前記誘電体基板は、少なくとも前記対向部位の厚みが以下の式で示される値であるλ／４
λ／４＝ｃ 0 ／｛４・ｆ・（ε eff ） 1/2 ｝
とされたものであることを特徴とする集積回路パッケージ。 - 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられており、
前記電気抵抗部は、その面抵抗値が、当該電気抵抗部と前記誘電体基板との間の特性インピーダンスに等しいものであることを特徴とする集積回路パッケージ。 - 前記電気抵抗部は、前記誘電体基板の前記対向部位に形成された溝を抵抗材料が埋め込まれてなるものであることを特徴とする請求項１又は２に記載の集積回路パッケージ。
- 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられるとともに、
前記誘電体基板の少なくとも前記対向部位の厚みが、前記電気抵抗部で吸収される所望の信号波長が当該電気抵抗部の表面で開放端となるように規定されており、
前記集積回路チップの集積回路内で用いられる周波数と前記誘電体基板の比誘電率とで決定される信号波長をλ、光速度をｃ 0 、前記周波数をｆ、前記誘電体基板の比誘電率をε eff として、
前記誘電体基板は、少なくとも前記対向部位の厚みが以下の式で示される値であるλ／４
λ／４＝ｃ 0 ／｛４・ｆ・（ε eff ） 1/2 ｝
とされたものであることを特徴とする集積回路パッケージ。 - 背面に接地導体、上面に金属膜がパターン化されてなる電気・電子回路がそれぞれ設けられた誘電体基板と対向するように集積回路チップが接続されてなる集積回路パッケージであって、
前記誘電体基板の前記集積回路チップとの対向部位に、前記金属膜から電気的に独立した電気抵抗部が設けられるとともに、
前記誘電体基板の少なくとも前記対向部位の厚みが、前記電気抵抗部で吸収される所望の信号波長が当該電気抵抗部の表面で開放端となるように規定されており、
前記電気抵抗部は、その面抵抗値が、当該電気抵抗部と前記誘電体基板との間の特性インピーダンスに等しいものであることを特徴とする集積回路パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000133537A JP3859424B2 (ja) | 2000-05-02 | 2000-05-02 | 集積回路パッケージ |
| US09/814,759 US6476465B2 (en) | 2000-05-02 | 2001-03-23 | Integrated circuit package for mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000133537A JP3859424B2 (ja) | 2000-05-02 | 2000-05-02 | 集積回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319987A JP2001319987A (ja) | 2001-11-16 |
| JP3859424B2 true JP3859424B2 (ja) | 2006-12-20 |
Family
ID=18642012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000133537A Expired - Lifetime JP3859424B2 (ja) | 2000-05-02 | 2000-05-02 | 集積回路パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6476465B2 (ja) |
| JP (1) | JP3859424B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10142483B4 (de) * | 2001-08-31 | 2006-12-14 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung |
| US6744131B1 (en) * | 2003-04-22 | 2004-06-01 | Xilinx, Inc. | Flip chip integrated circuit packages accommodating exposed chip capacitors while providing structural rigidity |
| US20050224942A1 (en) * | 2004-03-26 | 2005-10-13 | Fan Ho | Semiconductor device with a plurality of ground planes |
| JP4340578B2 (ja) * | 2004-04-09 | 2009-10-07 | 富士通株式会社 | 部品実装基板及び部品実装構造 |
| WO2006078503A2 (en) * | 2005-01-07 | 2006-07-27 | Arqule, Inc. | Compositions for modulation of parp and methods for screening for same |
| US7623071B2 (en) * | 2005-12-09 | 2009-11-24 | University Of Central Florida Research Foundation, Inc. | Sub-millimeter and infrared reflectarray |
| JP4947967B2 (ja) * | 2005-12-12 | 2012-06-06 | 富士通株式会社 | 回路モジュール |
| DE102005061553B4 (de) * | 2005-12-22 | 2013-07-11 | Infineon Technologies Ag | Chipmodul |
| JP2008270363A (ja) * | 2007-04-17 | 2008-11-06 | Mitsubishi Electric Corp | 高周波パッケージ |
| KR100835061B1 (ko) | 2007-06-11 | 2008-06-03 | 삼성전기주식회사 | 반도체 칩 패키지 |
| WO2012053321A1 (ja) * | 2010-10-21 | 2012-04-26 | 日本電気株式会社 | 高周波モジュール及びその製造方法 |
| JP5579591B2 (ja) | 2010-12-20 | 2014-08-27 | 日本電波工業株式会社 | 水晶発振器の製造方法 |
| JP6361252B2 (ja) * | 2014-04-14 | 2018-07-25 | 富士通株式会社 | 半導体装置 |
| US10787303B2 (en) | 2016-05-29 | 2020-09-29 | Cellulose Material Solutions, LLC | Packaging insulation products and methods of making and using same |
| US11078007B2 (en) | 2016-06-27 | 2021-08-03 | Cellulose Material Solutions, LLC | Thermoplastic packaging insulation products and methods of making and using same |
| CN108445397B (zh) * | 2018-02-01 | 2020-08-18 | 宁德时代新能源科技股份有限公司 | 绝缘检测电路的参数选取方法和装置、存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064956A (ja) * | 1996-08-20 | 1998-03-06 | Fujitsu Ltd | フェースダウンボンディング半導体装置 |
| US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
-
2000
- 2000-05-02 JP JP2000133537A patent/JP3859424B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-23 US US09/814,759 patent/US6476465B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6476465B2 (en) | 2002-11-05 |
| US20010045626A1 (en) | 2001-11-29 |
| JP2001319987A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3859424B2 (ja) | 集積回路パッケージ | |
| JP3976473B2 (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
| TWI552434B (zh) | 具有天線之半導體結構 | |
| EP1443591B1 (en) | Printed circuit board antenna structure | |
| JP4812777B2 (ja) | アンテナ内蔵モジュールとカード型情報装置およびそれらの製造方法 | |
| EP2933834B1 (en) | Electronic component package structure and electronic device | |
| JPH10190237A (ja) | プリント回路基板 | |
| WO2014049088A1 (en) | Radiofrequency module | |
| US20040245640A1 (en) | Wiring board and circuit module | |
| US20210226317A1 (en) | Semiconductor device package and method of manufacturing the same | |
| JP4634837B2 (ja) | 高周波パッケージ、送受信モジュールおよび無線装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP4567281B2 (ja) | 電磁シールド付きフレキシブル回路基板 | |
| JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
| WO2004075337A1 (ja) | 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路 | |
| JP2004187281A (ja) | 伝送線路接続装置 | |
| JP4494714B2 (ja) | プリント配線板 | |
| JP4057968B2 (ja) | 電子装置 | |
| JP4958189B2 (ja) | 集積回路の搭載構造 | |
| JP5525875B2 (ja) | 光モジュール | |
| US6560125B1 (en) | Shield for shielding radio components | |
| JPH09252191A (ja) | 回路基板装置 | |
| JP5526736B2 (ja) | スロットアンテナ及びこれを備えている無線通信端末 | |
| JP4209372B2 (ja) | アンテナ装置 | |
| JP2005167833A (ja) | スロットアンテナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3859424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |