JPH10190237A - プリント回路基板 - Google Patents

プリント回路基板

Info

Publication number
JPH10190237A
JPH10190237A JP8342180A JP34218096A JPH10190237A JP H10190237 A JPH10190237 A JP H10190237A JP 8342180 A JP8342180 A JP 8342180A JP 34218096 A JP34218096 A JP 34218096A JP H10190237 A JPH10190237 A JP H10190237A
Authority
JP
Japan
Prior art keywords
layer
circuit board
printed circuit
power supply
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8342180A
Other languages
English (en)
Other versions
JP2867985B2 (ja
Inventor
Takashi Harada
高志 原田
Hideki Sasaki
英樹 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8342180A priority Critical patent/JP2867985B2/ja
Priority to US08/991,895 priority patent/US5966294A/en
Publication of JPH10190237A publication Critical patent/JPH10190237A/ja
Application granted granted Critical
Publication of JP2867985B2 publication Critical patent/JP2867985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 電源−グランド間の電圧変動を抑制し、不要
電磁波の放射や外部電磁界の侵入による機器の誤動作を
効率良く抑制する多層プリント回路基板を提供する。 【解決手段】 金属層と誘電体層が交互に積層され、電
位の基準となるグランド層２と電源を供給するための電
源層３を有する多層プリント回路基板１であり、グラン
ド層２と電源層３の間の端部に、抵抗材料から構成され
た抵抗体６が設置され、抵抗体６とグランド層２、およ
び抵抗体６と電源層３が直接接触しないよう誘電体５に
よる薄い層が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報処理装置、通
信装置などの電子機器に用いられる２層以上の層数を有
する多層プリント回路基板に関し、特に不要電磁波の放
射を抑制し、かつ外部から侵入する電磁ノイズによる回
路の誤動作を抑制するための基板の構造に関する。
【０００２】
【従来の技術】高度情報化社会の発展とともに、情報処
理機器や通信機器などの電子機器の動作に伴い発生する
不要な電磁波の放送や無線通信システムなどへの妨害、
外部から侵入する電磁波による誤動作が大きな社会問題
となっている。
【０００３】そのため、電子機器ではシールドやフィル
タの装着など、不要電磁波の抑制や外部電磁波の侵入を
防ぐ処置が施されている。こうした処置を電子機器の心
臓部である電子回路を搭載したプリント回路基板におい
て行うことは、コスト面での効果が極めて大きく、従来
からいくつかの技術が発明もしくは考案されている。
【０００４】従来の多層プリント回路基板では、例えば
特開平５−２４３７８２号公報に記載のものがあり、図
２２にその断面図を示す。多層プリント基板１０１の内
部に設けられた信号伝送路層１０２の上側、及び下側に
は、絶縁材料１０３を介して内部アース層１０４および
アース層１０５を設けた構造となっている。
【０００５】実開昭６０−７１１７４号公報に記載の多
層プリント基板は、図２３に示すように、基板１０６に
取り付けられる各素子を電気的に接続するための信号線
１０７を絶縁性の基板本体１０８の内部に配設し、電源
に接続される電源ライン１０９、１１０を基板本体の表
面に設けることにより信号層１０７を遮蔽する構造であ
る。
【０００６】実開平５−７６０８３号公報には、図２４
に示すように、プリント基板１１１の外層面１３５をグ
ランドあるいは電源供給用単一ベタパターンとした構造
によりシールドとして作用させ、内層の信号パターン層
から放射する電磁波を抑制することを特徴とする多層プ
リント基板が記載されている。
【０００７】特開平２−６８５７１号公報に記載のプリ
ント回路基板は、図２５に示すように、基板１１２の面
上に回路上どこにも接続されないパターン１１３を全面
に形成した構造であり、実開昭５９−１４６９９９号公
報に記載のプリント基板のシールド構造は、図２６に示
すように、グランド層及び電源層１１５を外装に、信号
層１１６を内層に配置したことを特徴する構造１１４が
採用されていた。
【０００８】また、実開平２−２６２９４号公報に記載
の電子機器の実装構造は、図２７に示すように、多層プ
リント基板１２１のうち、電磁波発生源１２３に最も近
い層１２２を電磁波発生源からのノイズを防止するシー
ルド板としたことを特徴とする構造であり、特開平６−
６９６８０号公報に記載の電子機器の実装構造は、図２
８に示すように、多層プリント基板１２４の外装をシー
ルド層１２５ａ、１２５ｂとし、このプリント基板１２
４と金属きょう体１２６とで囲まれた空間に高周波電磁
波発生源１２７ａや回路１２７ｂを配置した構造を採用
することにより、不要電磁波放射源をシールドする構造
が採用されていた。
【０００９】また、特開平７−３０２９５６号公報に記
載のプリント配線板は、配線板を上面から見た図２９に
示すように、基板１２８に設けた穴１２９によって、側
縁導体部１３０Ａ、１３０Ｂの間に形成された中間導体
部１３０Ｅを分断して非導体部を設け、その穴１２９の
位置は、側縁導体部１３０Ａ、１３０Ｂのそれぞれか
ら、それらの相互間の長さＬ１の１／４以上離れた位置
に設定した構成である。
【００１０】第１０回、回路実装学会学術講演会講演予
稿集１５Ｂ−１２に記載の多層プリント回路基板は、図
３０に示すように、グランド層１３２の他に第２のグラ
ンド層１３３を追加し、二つのグランド層１３２、１３
３で電源層３を挟み込み、さらに電源層３と第２のグラ
ンド層１２１間の誘電体の誘電率ε１を他の誘電体の誘
電率ε２より大きくして電源層３とグランド層１３２間
の容量を大きくし、さらに基板の周囲において第１のグ
ランド層と第２のグランド層の間の抵抗体１３５により
接続する構造１３１が用いられていた。
【００１１】
【発明が解決しようとする課題】プリント回路基板にお
ける不要電磁波放射や外部電磁界の侵入による回路の誤
操作には、大きく二つの要因が考えられる。一つは信号
配線パターンとグランドパターンで構成されるループに
起因するもの、もう一つは電源とグランド間の電圧変動
に起因するものである。
【００１２】図２２、図２３、図２４、図２５、図２６
に示したプリント回路基板は、いずれもこの前者に起因
する不要電磁波の抑制、外部電磁界の侵入を防止するも
のである。これらは、基板の全面に設けられたグランド
層や、基板の一部に引かれたグランドパターン、もしく
は電源層や電源パターンなどの同電位の金属板により信
号配線パターンを挟み込むことにより、信号配線パター
ンとグランドパターンで構成されたループを電磁シール
ドする。しかし、これらの構造では、信号配線パターン
を挟み込むために、グランドや電源と同電位の層を余分
に設けなければならない欠点があった。
【００１３】また、図２７、図２８に示したプリント基
板では、プリント基板の一部の層を全面グランド層もし
くはシールド板とすることにより、周囲の金属ケースと
の間にシールドされた空間を構成し、放射源である内部
の高周波回路をシールドし、不要電磁波の放射や外部電
磁波の侵入を抑制する。しかしながら、このような基板
の一部の層と周囲のケースによりシールドを構成する構
造では基板とケースが合致する構造を採用する必要があ
るため、既存のケースへの対応が出来ない、また、ケー
スをプラスチックなどの非導体で構成する場合には適用
できないなどの問題点を含んでいる。
【００１４】図２９に示したプリント配線板において
は、電源パターンやグランドパターンを中間非導体部を
設けて切断することにより、これらパターンの長さに伴
い発生する共振を防いでいる。しかしながら、この方法
ではグランドや電源が基板全面を覆ういわゆるベタパタ
ーンの場合には、前記非導体部がスリットアンテナとし
て作用し、かえって電磁波の放射が増加する問題点があ
った。
【００１５】また、図３０に示した多層プリント回路基
板では、第１のグランド層と第２のグランド層と電源層
で構成される高周波の回路に、抵抗による損失材を介入
させているため、電源層−第１、第２グランド間の電圧
変動に起因する不要電磁波の放射や機器の誤動作は抑制
できるが、通常のグランド層の他にさらにグランド層を
一層増す必要があり、コストの増加を招くという問題点
があった。
【００１６】本発明は以上の点に鑑みてなされたもので
あり、上記課題を解決し、電源−グランド間の電圧変動
を抑制し、かつ不要電磁波の放射や外部電磁界の侵入に
よる機器の誤動作を効率良く抑制する多層プリント回路
基板を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の発明の多層プリント基板は、金属層
と誘電体層が交互に積層され、電位の基準となるグラン
ド層と電源を供給するための電源層を有する多層プリン
ト回路基板であって、グランド層と電源層間の、プリン
ト基板の端部もしくは電源層の端部に抵抗材料からなる
抵抗体を有し、抵抗体はグランド層又は電源層の少なく
ともいずれかと直接電気的に接触していないことを特徴
とする。
【００１８】第２の発明として、前記抵抗体の代わり
に、抵抗体層を金属層で挟んだ複合層と誘電体層とが交
互に積層された構成としてもよい。
【００１９】第３の発明は、金属層と誘電体層が交互に
積層され、電位の基準となるグランド層と電源を供給す
るための電源層を有する多層プリント回路基板であっ
て、基板の端部に基板の表面層に回り込むように抵抗膜
が設けてあり、グランド層と電源層は、基板の端部で、
ビアホールを介して基板の対向する異なる表面層に設け
られたパッドのいずれかと電気的に接続され、抵抗膜の
表面層に露出した部分とパッドは、パッドのどちらか一
方がコンデンサを介して接続し、他の一方は直に接続さ
れた構成であるか、もしくは双方のパッドともコンデン
サを介して電気的に接続された構成であることを特徴と
するプリント回路基板である。
【００２０】第４の発明は、金属層と誘電体層が交互に
積層され、電位の基準となるグランド層と電源を供給す
るための電源層を有する多層プリント回路基板であっ
て、基板の端部に抵抗体が設けてあり、グランド層と電
源層は、基板の端部で、それぞれビアホールを介して基
板の対向する異なる表面層に設けられたパッドのいずれ
かと電気的に接続され、抵抗体は、パッドのどちらか一
方とコンデンサを介して接続し、他の一方は直に接続さ
れた構成であるか、もしくは双方のパッドとコンデンサ
を介して電気的に接続されている構成であることを特徴
とする。
【００２１】第５の発明は、金属層と誘電体層が交互に
積層され、電位の基準となるグランド層と電源を供給す
るための電源層を有する多層プリント回路基板であっ
て、基板の端部および電源層の端部で、グランド層と電
源層は、ビアホールを介して、基板の同一表面層に設置
されるパッドとそれぞれ電気的に接続され、パッドの間
には抵抗とコンデンサが直列に挿入されていることを特
徴とする。
【００２２】第６の発明は、金属層と誘電体層が交互に
積層され、電位の基準となるグランド層と電源を供給す
るための電源層を有する多層プリント回路基板であっ
て、パッドが、基板の同一表面層の、基板の端部および
電源層の端部を含む領域に、抑制しようとする目的の周
波数帯の上限周波数の基板内波長の１／２以下の間隔で
３つ一組で設置され、グランド層と電源層が、前記一組
の両端のパッドのいずれかとそれぞれビアホールを介し
て電気的に接続され、前記一組をなすパッド間には、抵
抗とコンデンサが直列に挿入されていることを特徴とす
る。
【００２３】第７の発明は、金属層と誘電体層が交互に
積層され、電位の基準となるグランド層と電源を供給す
るための電源層を有する多層プリント回路基板であっ
て、グランド層と電源層の間にある誘電体層中、もしく
はすべての誘電体層中に、抑制しようとする目的の周波
数に対応した波長の１／４の長さ分、基板の端部から内
側に入り込んだ位置を中心に一定の幅、もしくはこの領
域の内側全体に、磁気的な損失を有する磁性体層が設け
られていることを特徴とする。
【００２４】第８の発明は、金属層と誘電体層が交互に
積層され、電位の基準となるグランド層と電源を供給す
るための電源層を有する多層プリント回路基板であっ
て、前記グランド層と前記電源層の間が、磁気的な損失
を有し、かつ電気的に絶縁された層により構成されてい
ることを特徴とするプリント回路基板である。
【００２５】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。
【００２６】（第１の実施の形態）図１および図２は、
本発明の第１の実施の形態を示す多層プリント回路基板
１を表す図である。図１はプリント基板１の上面図、図
２はこの基板のｘ−ｘ’における断面図である。
【００２７】本実施の形態では、プリント基板１は金属
層と誘電体層が交互に積層され、金属層が四層、誘電体
層が三層の構造である。
【００２８】各金属層は回路パターンを形成できるよう
に電界メッキなどで形成され、各金属層の間はガラスエ
ポキシや紙フェノールなどの絶縁体（誘電体）５により
隔てられている。
【００２９】プリント基板１の金属層を上から順番に第
一層、第二層、第三層、第四層と呼ぶことにしたとき、
第一層、第四層が信号パターンの配線用の層４として用
いられ、第二層はグランド層２、第三層が電源層３であ
る。
【００３０】グランド層２と電源層３の間には、その基
板の端部に抵抗材料により構成された抵抗体６が設けら
れている。抵抗体６とグランド層２、および抵抗体６と
電源層３は直接接触しないよう誘電体５による薄い層が
設けられている。
【００３１】本実施の形態では、抵抗体６がグランド層
２、電源層３の両方と接触しない構造としたが、抵抗体
６はグランド層２、電源層３のどちらか一方のみ接触し
た構造としてもよい。グランド層２と電源層３の間は直
流的には開放となる必要がある。したがって、抵抗体６
がグランド層２と電源層３の両方と接触してはならな
い。
【００３２】電源層３を複数有する多層プリント基板に
おいては、図３にその断面図を示すように、前記抵抗体
６は第１の電源層３と第２の電源層３’の双方の端部に
も設ける。
【００３３】抵抗体６を構成する材料は、例えばカーボ
ン、グラファイトなどの電気的損失を有する材料、もし
くはこれらの材料を粉末もしくはフィラー状にしてエポ
キシ趣旨などの高分子樹脂に分散した材料である。
【００３４】本発明によるプリント回路基板は、四層の
プリント回路基板だけでなく、六層や八層などのさらに
層数の多い基板にも適用可能である。例えば、図４の断
面図に示すような第一層、第六層および第三層、第四層
をそれぞれ信号配線のための層４Ａおよび４Ｂとし、第
二層をグランド層２、第五層を電源層３とした六層のプ
リント回路基板においては、グランド層２と電源層３に
挟まれた層４Ｂの信号パターン配線領域を基板の端部よ
り一定の幅だけ内側の領域に限定して設け、電源層３と
グランド層２の間に誘電体層を介して抵抗体６を設ける
ことにより、図２に示したプリント回路基板１と同様の
構造を実現できる。
【００３５】次に、本発明の第１の実施の形態が、不要
電磁波の抑制や外部電磁界の侵入による回路誤動作を抑
制できる理由を実験例を用いて説明する。
【００３６】図５は、本発明の前提となる原理を示すた
めの実験に用いたプリント回路基板１１の表面図、図６
は基板１１のｘ−ｘ’における断面図である。
【００３７】プリント回路基板１１は金属層と誘電体層
が交互に積層され、金属層が四層の構造であり、金属層
の第一層と第四層が信号配線のための層１４であり、第
二層はグランド層１２、第三層は電源層１３である。
【００３８】基板の寸法は、面積が１６０mm×２４mm、
厚さは１．６mmである。各金属層は厚さ２５〜４０μm
の銅箔からなる。各層は誘電体ガラスエポキシ１５によ
り隔てられており、誘電体１５の厚さは、金属層である
第一層と第二層、及び第三層と第四層の間が約０．２５
mm、第二層と第三層の間が約１mmである。グランド層１
２と電源層１３は、配線パターンが基板の全面を覆うよ
うに設けられたいわゆるベタパターンを構成している。
【００３９】このプリント回路基板１１上には、水晶発
振器１６、ＩＣ１７、四本の信号配線パターン１８、終
端抵抗１９で終端された信号配線パターン１８を持つ回
路がその中心部に搭載されている。水晶発振器１６の発
振周波数は２０ＭＨｚ、ＩＣ１７にはＴＴＬインバータ
７４ＡＳ０４を用いた。配線パターン１８の長さはいず
れも約１０５mmであり、それぞれ７５オームの抵抗１９
で終端した。信号配線パターンは第一層のみに設けられ
てあり、第四層にはＩＣ１７を駆動するために発振器１
６から送られる信号を伝送する配線を除いて信号配線パ
ターンは存在しない。
【００４０】この回路を直流５Ｖの電源を用いて駆動
し、基板１１から１０m 離れた点で不要電磁波放射の特
性を測定した結果、特に２２０ＭＨｚを中心とする周波
数帯で電界強度が４６ｄＢμＶ／m の高いレベルの不要
電磁波放射が測定された。
【００４１】次に、周波数２２０ＭＨｚにおける回路駆
動時のプリント回路基板１１近傍の磁界強度分布を測定
した。基板１１に垂直なＺ方向の磁界成分Ｈｚの強度分
布を図７に示す。濃い色の部分ほど磁界強度が強く、薄
い部分は磁界強度が弱いことを表す。図７の磁界強度分
布の短辺方向の変化を見ると、プリント回路基板１１の
長辺方向の両端部において特に強い。この結果は以下の
ように考えることができる。
【００４２】図８は基板１１のｙ−ｙ’における断面図
であり、グランド層１２、電源層１３に流れる電流２０
と磁力線２１の様子を示した図である。グランド層１２
と電源層１３の二つの層で構成された平行板線路には、
断面に垂直な方向に電流２０が流れ、その結果、断面に
平行な磁力線２１が生じる。図７に示した磁界強度分布
は、磁力線２１がプリント回路基板の外部に漏洩した部
分を測定した結果、得られたものであり、グランド層１
２と電源層１３で構成された平行板線路を電磁波が伝わ
るときの磁界の分布を表している。
【００４３】また、基板の長辺方向の変化を見ると、磁
界強度はＩＣ１７の搭載位置付近で最も強く基板の端部
においては弱い。この結果は以下のように考えられる。
【００４４】長辺の端部に沿った磁界強度の変化を図９
に実線で示す。磁界強度（実線）は端部においてほぼゼ
ロであり、中心部に向かうにしたがいレベルが高くな
る。
【００４５】図９における破線は、誘電体１５の内部を
２２０ＭＨｚの信号が伝搬する際の波長短縮を考慮して
計算した正弦波曲線である。基板の端部をゼロとして画
いた破線は、基板中央部付近のＩＣ１７が搭載された位
置付近までは実線とほぼ一致する。この特性は、基板の
端部を開放端とする電流定在波が存在していることを意
味しており、グランド層１２と電源層１３で構成された
平行板線路に、同周波数において共振が生じていること
を表している。この共振が不要電磁波放射の原因であ
る。共振周波数は、回路基板の寸法や搭載された回路に
依存した固有の値を持つ。共振周波数では、外部から侵
入する電磁界に対しても大きな電圧変動を生じやすく、
回路誤動作の要因ともなる。
【００４６】したがって、グランド層１２と電源層１３
間の電圧変動に起因する不要電磁波放射や回路の誤動作
を抑制するためには、グランド層１２と電源層１３によ
り構成された平行板線路に電気的損失を有する材料を挿
入して、その電気的損失成分により同線路に生じる共振
のエネルギーを吸収抑制すればよい。
【００４７】図６、図７に示した基板１１では、基板短
辺方向の両端部では磁界強度が急激は低下しており開放
端となっている。開放端では、図９に示すように磁界
（実線で示す）がゼロ、電界（一点鎖線で示す）が最大
の電磁界分布を示す。本実施の形態では、電界が最大と
なる基板端部に、抵抗体のような電気的損失を有する材
料を挿入することにより、共振が抑制され同共振に起因
する放射や誤動作の原因となる電圧変動を低減できる。
【００４８】一般のプリント回路基板は正方形に近い形
状をなしている。このときにグランド層、電源層を流れ
る電流は、ｘ方向、ｙ方向の二次元となる。この場合、
基板は４辺がすべて開放端となるので、図１に示すよう
に基板の周囲全体に抵抗体６を設けることにより、前記
不要電磁波の放射及び電源電圧変動を抑制することがで
きる。
【００４９】本発明の第１の実施形態はいくつかの変形
が考えられる。例えば、プリント回路基板１の端部断面
を拡大した図１０に示すように、抵抗体６をグランド層
２や電源層３に平行するいくつかの金属層７で挟み、誘
電体層５と交互に並べた構造としてもよい。
【００５０】図１０の構造では、グランド層２と金属層
７、金属層７同士、および電源層３と金属層７の間に挟
まれたそれぞれの誘電体層５の厚さが薄くなるため、こ
れらの金属層と誘電体層により等価的に構成されたコン
デンサの容量が大きくなり、基板の端部における電界を
集中させ、抵抗体６の電気的損失の効果を高めることが
できる。図１０では、抵抗体６を複数層設けた例を示し
たが、単数でも構わない。
【００５１】（第２の実施の形態）図１１は、本発明の
第２の実施の形態に係る多層プリント回路基板３１の基
板端部の断面図である。
【００５２】プリント基板３１は、金属層と誘電体層が
交互に積層され、金属層が四層の構造である。各金属層
は回路パターンを形成できるように電界メッキなどで形
成され、各金属層の間はガラスエポキシや紙フェノール
など絶縁体３５により隔てられている。プリント基板３
１は金属層の第一層、第四層が信号パターンの配線用の
層３４として用いられ、第二層はグランド層３２、第三
層が電源層３３である。
【００５３】グランド層３２と電源層３３は基板の端部
付近において、それぞれビアホール３６を介してプリン
ト基板３１表層に設けられた部品搭載用のパッド３７に
電気的に接続される。
【００５４】基板端部には、この端部を覆い、基板の両
表面層に回り込むうように抵抗膜３８が設けてある。抵
抗膜３８は、一方の表層に露出した部分において前記パ
ッド３７の間をコンデンサ３９を介して、他方の表層に
露出した部分において前記パッド３７’と短絡板７６を
介して、もしくは直に電気的に接続されている。なお、
抵抗膜３８の表層に露出した部分は、その双方の面にお
いてパッド３７、３７’とコンデンサ３９を介して接続
してもよい。
【００５５】デジタル回路においては、電源層３３とグ
ランド層３２の間は、５Ｖ，３．３Ｖといった一定の直
流電圧を保つ必要があり、そのためには電源層とグラン
ド層は絶縁されていなければならない。もし抵抗膜３８
が直に電源層３３とグランド層３２の両方と同時に接触
すると、その間には直流電流が流れる問題が生じる。従
って、電源層とグランド層が直接電気的に接続しないよ
うに、コンデンサの挿入などにより抵抗膜３８が電源層
３３とグランド層３２の両方と同時に接触しない構成と
する必要がある。
【００５６】抵抗膜３８には、カーボン、グラファイト
などの電気的に損失を有する材料、もしくは布などのシ
ート状の材料に前記電気的損失材を塗布した材料から構
成される。
【００５７】コンデンサ３９は、高周波領域でのインピ
ーダンスの上昇による抵抗体に流れる電流の減少を防ぐ
ため、チップコンデンサなどのなるべく寄生インダクタ
ンスの小さい素子を用いるのが好ましい。
【００５８】本実施の形態の構造は、金属層が四層のプ
リント回路基板だけでなく、六層や八層などのさらに層
数の多い基板にも適用できる。すなわち、いずれの構造
においても内層のグランド層３２、電源層３３を基板の
端部付近において、それぞれビアホール３６を介して層
に設けられたパッド３７に電気的に接続することによ
り、図１１と同様の構造とすることができる。
【００５９】本発明の第２の実施の形態が、不要電磁波
放射や外部電磁界の侵入による回路誤動作を抑制できる
理由は、前記第一の実施の形態で述べた理由と同様であ
る。すなわち、グランド層３２と電源層３３とで構成さ
れた平行板線路に生じた共振を、図９に示すように電界
強度（一定鎖線）が最大値となる基板端部に電気的損失
を有する抵抗膜を付加することにより減衰させるため、
同共振に起因する放射や誤動作の原因となる電圧変動を
低減できる。
【００６０】本実施の形態にはいくつかの変形が考えら
れる。例えば図１２に示した金属が四層のプリント回路
基板では、図１１におけるプリント回路基板３１の抵抗
皮膜３８の代わりに、抵抗体４０を設けた構造である。
この場合も前記構造と同様に、抵抗体４０はコンデンサ
３９または短絡７６、およびビアホール３７，３７’を
介してグランド層３２、電源層３３と接続される。
【００６１】図１１、図１２に示すように抵抗膜３８、
抵抗体４０を用いて基板の端部を覆い、コンデンサ３９
を介してグランド層３２と電源層３３を直接接続するこ
とにより、抵抗膜３９もしくは抵抗体４０に直接高周波
電流が流れるため、これら抵抗の電気損失の効果を高め
ることができる。
【００６２】（第３の実施の形態）図１３および図１４
は、本発明の第３の実施の形態を示す多層プリント回路
基板の構成図である。図１３は、プリント基板４１の表
面図、図１４は基板４１のｘ−ｘ’における断面の端部
を拡大した図である。
【００６３】図１４に示すように、プリント回路基板４
１は、金属層と誘電体層が交互に積層され、金属層が四
層の構造である。各金属層は回路パターンを形成できる
ように電界メッキなどで形成され、各金属層の間はガラ
スエポキシや紙フェノールなど絶縁体４５により隔てら
れている。プリント基板４１は金属層の第一層、第四層
が信号パターンの配線用の層４４として用いられ、第二
層はグランド層４２、第三層が電源層４３である。
【００６４】グランド層４２と電源層４３は、基板の端
部付近において、ビアホール４６、４６’を介してプリ
ント基板４１の同一の表面に露出させたパッド４７、４
７’に電気的に接続されている。
【００６５】電源層４３に接続されたビアホール４７’
がグランド層４２を貫く部分は、グランド層４２とビア
ホール４７’が接触しないようにビアホール４７’の周
囲に絶縁領域７０を設けた構造となっている。
【００６６】グランド層４２に接続されたパッド４７
と、電源層４３に接続されたパッド４７‘の間は、コン
デンサ４８と抵抗４９が直列に挿入されている。パッド
５０は、コンデンサ４８と抵抗４９を直列に実装するた
めに設けられている。
【００６７】これらのビアホール４６、４６’と、パッ
ド４７、４７’、５０と、コンデンサ４８と、抵抗４９
からなる構造は、図１３に示すように、プリント回路基
板の端部周辺の基板の内側に、不要電磁波放射や回路誤
動作の抑制を目的とする周波数領域の上限周波数に相当
するプリント回路基板内での波長の１／２以下の間隔Ｗ
で複数配置される。
【００６８】例えば、目的とする周波数がＶＣＣＩ（情
報処理装置等電波障害自主規制協議会）などの規定する
３０ＭＨｚ〜１０００ＭＨｚであり、比誘電率が約５の
ガラスエポキシ材で構成されたプリント回路基板を用い
た場合には、その上限周波数である１０００ＭＨｚにお
けるプリント回路基板内の波長１３４mmの１／２以下、
すなわち約６７mm以下の間隔で、ビアホール４６、４
６’とパッド４７、４７’、５０、抵抗４９、コンデン
サ４８からなる構造を複数配置する。
【００６９】複数の電源層４３を有するプリント基板の
例については、図１５にプリント基板の上面図を示すよ
うに、各電源層４３の領域の端部に、前記ビアホール４
６、４６’とパッド４７、４７’、５０、抵抗４９、コ
ンデンサ４８とからなる構造を、目的とする周波数領域
における上限周波数に相当するプリント回路基板内での
波長の１／２以下の間隔で配置すればよい。
【００７０】本発明の第３の実施の形態により、不要電
磁波の抑制や外部電磁界の侵入による回路誤動作を抑制
できる理由は、前記第一の実施の形態、第２の実施の形
態で述べた理由と同様である。すなわち、グランド層４
２と電源層４３とで構成された平行板線路に生じた共振
を、図９に示すように電界強度（一点鎖線）が最大値と
なる基板端部に、電気的損失を有する抵抗を付加するこ
とにより減衰させるため、同共振に起因する放射や誤動
作の原因となる電圧変動を低減できる。
【００７１】抵抗４８をコンデンサ４９に直列に挿入す
る理由は、グランド層４２と電源層４３の間に直流電流
が流れるのを防止するためである。
【００７２】また、図１５に示すように、本実施の形態
では、ビアホール４６、４６’とパッド４７、４７’、
５０、抵抗４９、コンデンサ４８とからなる構造を、放
射の抑制や外部電磁界の侵入による回路誤動作の阻止を
目指す周波数領域の上限周波数におけるプリント回路基
板内の波長の１／２以下の間隔Ｗで配置している。この
理由は、平行板線路などの伝送線路では、ある一定の間
隔Ｗで不連続が生じた場合、その間隔Ｗが１／２波長と
なる周波数においては両端を短絡した伝送線路に見られ
る場合と同様の共振を生じ、かえって不要電磁波放射や
外部電磁界の侵入による回路の誤動作を起こし易くして
しまう可能性があるためである。したがって、その間隔
Ｗを、目的とする周波数領域で波長の最も短くなる上限
周波数における波長での１／２以下に規定することによ
り、本発明では共振の生じる周波数を前記周波数領域外
に設定し、共振の発生を防いでいる。
【００７３】（第４の実施の形態）次に本発明の第４の
実施の形態を図面を参照して説明する。図１６および図
１７は、本発明の第４の実施の形態を示す多層プリント
回路基板５１の構成を表す図である。図１６は、プリン
ト基板５１の表面図、図１７は図１６の基板のｘ−ｘ’
方向における断面図である。
【００７４】図１７に示すように、プリント基板５１
は、金属層と誘電体層が交互に積層され、金属層が四層
の構造である。各金属層は回路パターンを形成できるよ
うに電界メッキなどで形成され、各層の間はガラスエポ
キシや紙フェノールなど絶縁体５５により隔てられてい
る。プリント基板５１は金属層の第一層、第四層が信号
パターンの配線用の層５４として用いられ、第二層はグ
ランド層５２、第三層が電源層５３である。
【００７５】グランド層５２と電源層５３間の誘電体層
中、もしくはすべての誘電体層中に、不要電磁波の放射
や回路誤動作の抑制を目的とする周波数に対応した波長
の１／４の長さだけ基板５１の端部から内側に入り込ん
だ位置付近に、もしくはこの領域の内側全体（図１６の
磁性体膜５６領域の内側部分も含む領域）に、磁気的な
損失を有する磁性体層５６が設けられている。
【００７６】本実施の形態の構造は、金属層が四層のプ
リント回路基板だけでなく、六層や八層などのさらに層
数の多い基板にも適用可能である。例えば、図１８の断
面図に示すように、金属層の第一層、第三層、第四層、
第六層を信号配線のための層５４Ａおよび５４Ｂとし、
第二層をグランド層５２、第五層を電源層５３とした六
層のプリント回路基板では、グランド層５２と電源層５
３に挟まれた誘電体層５５Ａ中の一部、もしくはグラン
ド層５２と電源層５３で挟まれたすべての誘電体層５５
中に磁性体膜５６を設ければよい。
【００７７】また、グランド層５２と電源層５３に挟ま
れた信号層の一部を、磁気的な損失を有する磁性体膜５
６に置き換えた構造としてもよい。
【００７８】磁性体層５６としては、高周波帯において
磁気的な損失を有する、Ｆｅ55Ｈｆ11Ｏ34やＦｅ67Ｄｙ
7 Ｏ26６などに代表される化学式を持つＦｅ基合金薄膜
などの磁性薄膜、および磁性薄膜を積層した層、層状の
焼結フェライト、フェライトなどの磁気的損失を有する
粉末材料を分散したシートなどが好ましい。
【００７９】次に、本発明の第４の実施の形態による構
造が、不要電磁波の抑制や外部電磁界の侵入による回路
誤動作を抑制できる理由を述べる。
【００８０】図１９はプリント回路基板の端部を拡大し
た断面図である。グランド層５２と電源層５３の間に存
在する電気力線７４、磁力線７５を矢印で示す。電気力
線７４はグランド層５２と電源層５３を結ぶように、ま
た、磁力線７５はグランド層５２と電源層５３に平行に
生じる。
【００８１】既に述べたようにグランド層５２と電源層
５３で構成された平行板線路には、基板端部で磁界強度
がゼロ、電界強度が最大となる終端開放の共振が発生す
る。この共振は伝送線路の理論から明らかなように、開
放端である基板の端部から基板の内部波長に対してその
１／４波長だけ内側に入った位置において、磁界強度が
最大、電界強度がゼロとなる（図９参照）。したがっ
て、この位置に磁気的な損失を有する材料を置くことに
より、前記共振を最も効率よく抑制することができる。
【００８２】また、このときの磁力線７５の向きは、図
１９に示すようにグランド層５２、電源層５３に平行で
ある。したがって、磁力線７５と平行であるグランド層
５２、電源層５３と平行に磁性体層を設けることによ
り、磁性体層のもつ磁気的損失の効果を有効に利用する
ことができる。
【００８３】また、磁性薄層５６は前記の基板端部から
内部に入り込んだ領域に限らず、基板全体に配してもよ
い。その場合、既に述べたように基板端部では磁界強度
がほとんどゼロであるため磁性体膜５６による効果はほ
とんど得られないものの、磁性体膜５６を特定の領域に
限定して設ける必要がないため、プリント回路基板５１
の製作が容易になる利点がある。
【００８４】（第５の実施の形態）図２０は、本発明の
第５の実施の形態によるプリント回路基板６１の断面図
である。プリント基板６１は、金属層と誘電体層が交互
に積層され、金属層が四層の構造である。各金属層は回
路パターンを形成できるように電界メッキなどで形成さ
れ、金属層の第一層、第四層が信号パターンの配線用の
層６４、第二層はグランド層６２、第三層が電源層６３
である。第一層とグランド層６２である第二層、ならび
に第四層と電源層６３である第三層の間は、ガラスエポ
キシや紙フェノールなど絶縁体６５により隔てられてい
る。グランド層６２と電源層６３の間は、磁気的な損失
を有し、かつ電気的に絶縁された層６６により構成され
る。
【００８５】本発明の第５の実施の形態によれば、グラ
ンド層６２と電源層６３で構成された平行板線路に発生
した共振を、絶縁層６６の持つ磁気的な損失により減衰
できるため、不要電磁波の抑制や外部電磁界の侵入によ
る回路誤動作を抑制できる。
【００８６】また、本発明の第４の実施の形態において
述べたように、絶縁層６６の磁気的な損失の効果は、磁
界強度の最も強くなる基板端部から１／４波長の距離に
おいて最も有効である。したがって、絶縁層６６は、図
２１のプリント回路基板６１の表面図に示すように、不
要電磁波の放射や回路誤動作の抑制を目的とする周波数
におけるプリント回路基板内部の波長の１／４波長分、
基板端部から内側に入った位置を中心に一定の幅で設け
た構造としてもよく、さらにこの領域の内側全体に設け
た構造としてもよい。
【００８７】磁気的な損失を有する絶縁層６６を構成す
る材料としては、フェライトやカーボニール鉄のような
高周波領域において磁気的な損失を有するような磁性体
を、粉末やフィラー状にしてエポキシ樹脂などの高分子
材料に分散したものなどが好ましい。
【００８８】
【発明の効果】以上説明したように、多層プリント回路
基板におけるグランド層と電源層を伝送線路として、そ
の間に生じる定在波に起因する共振が、不要電磁波放
射、外部電磁界の侵入による誤動作の大きな要因であ
る。
【００８９】本発明による多層プリント回路基板によれ
ば、グランド層、電源層間において電界強度が最大とな
る基板端部に電気的損失材を適用して共振を抑制するた
め、効率的に不要電磁波の放射、外部からの電磁界の侵
入による回路の誤動作を抑制できる効果を有する。
【００９０】また、本発明による多層プリント回路基板
によれば、グランド層、電源層間において基板の端部か
ら１／４波長内部に入り込んだ磁界強度が最大となる部
分に磁気的な損失を有する材料を適用して共振を抑制す
るため、効率的に不要電磁波の放射、外部からの電磁界
の侵入による回路の誤動作を抑制できる効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による多層プリント
回路基板の表面図である。
【図２】本発明の第１の実施の形態による多層プリント
回路基板の断面図である。
【図３】本発明の第１の実施の形態による多層プリント
回路基板において、複数の電源層を含む基板の上面図で
ある。
【図４】本発明の第１の実施の形態による金属層が６層
のプリント回路基板の断面図である。
【図５】本発明の第１の実施例に関わる原理を説明する
ための実験に用いたプリント回路基板の表面図である。
【図６】本発明の第１の実施例に関わる原理を説明する
ための実験に用いたプリント回路基板の断面図である。
【図７】プリント回路基板近傍における磁界強度分布を
表す図である。
【図８】プリント回路基板中における電流と磁力線を表
す図である。
【図９】プリント回路基板の端部に沿った磁界強度分
布、電界強度分布を表す図である。
【図１０】本発明の第１の実施の形態の変形による多層
プリント回路基板の断面図である。
【図１１】本発明の第２の実施の形態による多層プリン
ト回路基板の断面図である。
【図１２】本発明の第２の実施の形態の変形による多層
プリント回路基板の断面図である。
【図１３】本発明の第３の実施の形態による多層プリン
ト回路基板の表面図である。
【図１４】本発明の第３の実施の形態による多層プリン
ト回路基板の断面図である。
【図１５】本発明の第３の実施の形態による多層プリン
ト回路基板において、複数の電源層を含む基板の上面図
である。
【図１６】本発明の第４の実施の形態による多層プリン
ト回路基板の表面図である。
【図１７】本発明の第４の実施の形態による多層プリン
ト回路基板の断面図である。
【図１８】本発明の第４の実施の形態の変形による多層
プリント回路基板の断面図である。
【図１９】基板端部における電気力線と磁力線の様子を
示す図である。
【図２０】本発明の第５の実施の形態による多層プリン
ト回路基板の断面図である。
【図２１】本発明の第５の実施の形態の変形による多層
プリント回路基板の表面図である。
【図２２】従来の多層プリント回路基板の構成図であ
る。
【図２３】従来の多層プリント回路基板の構成図であ
る。
【図２４】従来の多層プリント回路基板の構成図であ
る。
【図２５】従来の多層プリント回路基板の構成図であ
る。
【図２６】従来の多層プリント回路基板の構成図であ
る。
【図２７】従来の多層プリント回路基板の構成図であ
る。
【図２８】従来の多層プリント回路基板の構成図であ
る。
【図２９】従来の多層プリント回路基板の構成図であ
る。
【図３０】従来の多層プリント回路基板の構成図であ
る。
【符号の説明】
１、１１、３１、４１、５１、６１ プリント回路基板 ２、１２、３２、４２、５２、６２ グランド層 ３、１３、３３、４３、５３、６３、１１５、１３４
電源層 ４、１４、３４、４４、５４、６４ 信号配線層 ５、１５、３５、４５、５５、６５ 誘電体層 ６ 抵抗体 ７ 金属層 １０ 複合層 １６ 水晶発振器 １７ ＩＣ １８ 信号配線パターン １９ 終端抵抗 ２０ 電流 ２１ 磁力線 ３６、４６ ビアホール ３７、４７、５０ パッド ３８ 抵抗膜 ３９、４９ コンデンサ ４０ 抵抗体 ４８ 抵抗 ５６ 磁性体層 ６６ 磁気的損失を有し電気的に絶縁された層 ７０ 絶縁領域 ７４ 電気力線 ７５ 磁力線 ７６ 短絡板 １０１、１０６、１０８、１１１、１１２、１２１、１
２４、１２８、１３１プリント回路基板 １０２、１１６ 信号伝送路層 １０３ 絶縁材料 １０４、１０５、１３２、１３３ グランド層 １０７ 信号線 １０９、１１０ 電源ライン １１３ パターン １１４ 基板の実装構造 １２２、１２５ シールド板層 １２３、１２７ａ、１２７ｂ 電磁波発生源 １２６ 金属きょう体 １２９ 穴 １３０ 側縁導体部、中間導体部 １３５ 抵抗体

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記グランド層と前記電源層間の、前記プリント基板の
    端部もしくは前記電源層の端部に抵抗材料からなる抵抗
    体を有し、前記抵抗体は前記グランド層又は前記電源層
    の少なくともいずれかと直接電気的に接触していないこ
    とを特徴とするプリント回路基板。
  2. 【請求項２】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記グランド層と前記電源層間の、前記プリント基板の
    端部もしくは前記電源層の端部に、抵抗体層を金属層で
    挟んだ複合層と誘電体層とが交互に積層された構成を有
    することを特徴とするプリント回路基板。
  3. 【請求項３】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記基板の端部に前記基板の表面層に回り込むように抵
    抗膜が設けてあり、 前記グランド層と前記電源層は、基板の端部で、ビアホ
    ールを介して前記基板の対向する異なる表面層に設けら
    れたパッドのいずれかと電気的に接続され、 前記抵抗膜の表面層に露出した部分と前記パッドは、前
    記パッドのどちらか一方がコンデンサを介して接続し、
    他の一方は直に接続された構成であるか、もしくは双方
    のパッドともコンデンサを介して電気的に接続された構
    成であることを特徴とするプリント回路基板。
  4. 【請求項４】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記基板の端部に抵抗体が設けてあり、 前記グランド層と前記電源層は、基板の端部で、それぞ
    れビアホールを介して前記基板の対向する異なる表面層
    に設けられたパッドのいずれかと電気的に接続され、 前記抵抗体は、前記パッドのどちらか一方とコンデンサ
    を介して接続し、他の一方は直に接続された構成である
    か、もしくは双方のパッドとコンデンサを介して電気的
    に接続されている構成であることを特徴とするプリント
    回路基板。
  5. 【請求項５】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記基板の端部および前記電源層の端部で、前記グラン
    ド層と前記電源層は、ビアホールを介して、前記基板の
    同一表面層に設置されるパッドとそれぞれ電気的に接続
    され、前記パッドの間には抵抗とコンデンサが直列に挿
    入されていることを特徴とするプリント回路基板。
  6. 【請求項６】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 パッドが、前記基板の同一表面層の、前記基板の端部お
    よび前記電源層の端部を含む領域に、抑制しようとする
    目的の周波数帯の上限周波数の基板内波長の１／２以下
    の間隔で３つ一組で設置され、 前記グランド層と前記電源層が、前記一組の両端のパッ
    ドのいずれかとそれぞれビアホールを介して電気的に接
    続され、 前記一組をなすパッド間には、抵抗とコンデンサが直列
    に挿入されていることを特徴とするプリント回路基板。
  7. 【請求項７】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記グランド層と前記電源層の間にある誘電体層中、も
    しくはすべての誘電体層中に、抑制しようとする目的の
    周波数に対応した波長の１／４の長さ分、前記基板の端
    部から内側に入り込んだ位置を中心に一定の幅、もしく
    はこの領域の内側全体に、磁気的な損失を有する磁性体
    層が設けられていることを特徴とするプリント回路基
    板。
  8. 【請求項８】金属層と誘電体層が交互に積層され、電位
    の基準となるグランド層と電源を供給するための電源層
    を有する多層プリント回路基板であって、 前記グランド層と前記電源層の間が、磁気的な損失を有
    し、かつ電気的に絶縁された層により構成されているこ
    とを特徴とするプリント回路基板。
JP8342180A 1996-12-20 1996-12-20 プリント回路基板 Expired - Fee Related JP2867985B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8342180A JP2867985B2 (ja) 1996-12-20 1996-12-20 プリント回路基板
US08/991,895 US5966294A (en) 1996-12-20 1997-12-16 Printed circuit board for prevention of unintentional electromagnetic interference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8342180A JP2867985B2 (ja) 1996-12-20 1996-12-20 プリント回路基板

Publications (2)

Publication Number Publication Date
JPH10190237A true JPH10190237A (ja) 1998-07-21
JP2867985B2 JP2867985B2 (ja) 1999-03-10

Family

ID=18351742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8342180A Expired - Fee Related JP2867985B2 (ja) 1996-12-20 1996-12-20 プリント回路基板

Country Status (2)

Country Link
US (1) US5966294A (ja)
JP (1) JP2867985B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016174A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 多層配線基板
US6717494B2 (en) 2001-06-21 2004-04-06 Nec Toppan Circuit Solutions, Inc. Printed-circuit board, coaxial cable, and electronic device
JP2007208013A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 高周波回路基板
WO2008001897A1 (fr) * 2006-06-30 2008-01-03 Shin-Etsu Polymer Co., Ltd. Élément de câblage à suppression de bruit et planchette de câblage imprimé
JP2008010718A (ja) * 2006-06-30 2008-01-17 Shin Etsu Polymer Co Ltd 配線部材およびプリント配線基板
WO2008102717A1 (ja) * 2007-02-22 2008-08-28 Buffalo Inc. 多層プリント配線板
JP2008205457A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 多層印刷回路基板
JP2009038250A (ja) * 2007-08-02 2009-02-19 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制構造体および配線回路基板
JP2009105322A (ja) * 2007-10-25 2009-05-14 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制構造体および配線回路基板
US7643308B2 (en) 2003-02-11 2010-01-05 Robert Bosch Gmbh Device and method for damping cavity resonance in a multi-layer carrier module
JP2010067696A (ja) * 2008-09-09 2010-03-25 Shin Etsu Polymer Co Ltd 光トランシーバ
KR101081718B1 (ko) * 2007-08-02 2011-11-08 신에츠 폴리머 가부시키가이샤 전도 노이즈 억제 구조체 및 배선 회로 기판
CN105517318A (zh) * 2014-09-25 2016-04-20 常熟凯玺电子电气有限公司 基于开环谐振器与x型桥的电源ebg结构

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610221B2 (ja) * 1998-01-27 2005-01-12 キヤノン株式会社 多層プリント配線基板
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
JP3698896B2 (ja) * 1998-07-29 2005-09-21 株式会社日立製作所 給電系インピーダンス低減方法および回路基板ならびに電子機器
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP3214472B2 (ja) * 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
US6846991B2 (en) * 1999-01-13 2005-01-25 Applied Kinetics, Inc. Electrical component and a shuntable/shunted electrical component and method for shunting and deshunting
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
US20030214800A1 (en) * 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US6847529B2 (en) 1999-07-15 2005-01-25 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
US6333860B1 (en) 2000-03-20 2001-12-25 3Com Corporation Emi shield with connector cover extension
SG100666A1 (en) 2000-04-04 2003-12-26 Nec Tokin Corp Wiring board comprising granular magnetic film
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
US6525622B1 (en) * 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
US7167379B2 (en) * 2001-02-16 2007-01-23 Dibene Ii Joseph T Micro-spring interconnect systems for low impedance high power applications
AU2002308354A1 (en) * 2001-03-08 2002-09-24 Ilfa Industrieelektronik Und Leiterplattenfertigung Aller Art Gmbh Multilayer printed circuit board
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6639144B1 (en) 2001-08-31 2003-10-28 Gateway, Inc. Electromagnetic interference reduction system
JP4233776B2 (ja) * 2001-09-12 2009-03-04 株式会社村田製作所 回路形成基板
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US6674652B2 (en) 2002-01-29 2004-01-06 3Com Corporation Integrated shield wrap
US6845013B2 (en) 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
US6909052B1 (en) 2002-08-23 2005-06-21 Emc Corporation Techniques for making a circuit board with improved impedance characteristics
CN1292625C (zh) * 2002-09-30 2006-12-27 松下电器产业株式会社 印刷电路板、组合衬底、印刷电路板制造方法和电子装置
JP2004158605A (ja) * 2002-11-06 2004-06-03 Konica Minolta Holdings Inc プリント配線基板、及びプリント配線基板の導電性筐体への取付方法
WO2005020650A2 (de) * 2003-08-20 2005-03-03 Siemens Ag Österreich Leiterplatte
DE10343362B4 (de) * 2003-09-15 2005-09-22 Institut für Maschinen, Antriebe und elektronische Gerätetechnik gGmbH - IMG Verfahren zur Herstellung einer Leiterplatte mit verbessertem EMV-Verhalten
US7009486B1 (en) * 2003-09-18 2006-03-07 Keithley Instruments, Inc. Low noise power transformer
US7376408B2 (en) * 2004-08-10 2008-05-20 Sony Ericsson Mobile Communications Ab Reduction of near field electro-magnetic scattering using high impedance metallization terminations
US7459638B2 (en) * 2005-04-26 2008-12-02 Micron Technology, Inc. Absorbing boundary for a multi-layer circuit board structure
US7867816B2 (en) 2005-12-22 2011-01-11 Broadcom Corporation Method and system for innovative substrate/package design for a high performance integrated circuit chipset
US8395053B2 (en) * 2007-06-27 2013-03-12 Stats Chippac Ltd. Circuit system with circuit element and reference plane
KR101385094B1 (ko) 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
CN201185508Y (zh) * 2008-04-11 2009-01-21 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8242375B2 (en) * 2008-09-18 2012-08-14 United Technologies Corporation Conductive emissions protection
JPWO2011114944A1 (ja) * 2010-03-15 2013-06-27 日本電気株式会社 ノイズ抑制構造
US8969815B2 (en) * 2010-07-21 2015-03-03 Siemens Medical Solutions Usa, Inc. Power distribution in MR-PET imaging system integration
WO2014089517A1 (en) * 2012-12-07 2014-06-12 Anayas360.Com, Llc Adaptive tuning voltage buffer for millimeter-wave multi-channel frequency synthesizer example embodiments
AU2014228643A1 (en) 2013-03-12 2015-10-15 Cardiac Pacemakers, Inc. Implantable medical device and assembly thereof
JP2016081999A (ja) * 2014-10-14 2016-05-16 富士通株式会社 回路基板及び電子装置
KR102447435B1 (ko) 2016-03-11 2022-09-23 삼성전자주식회사 Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들
EP3439438A1 (en) * 2017-08-02 2019-02-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Non-uniform magnetic foil embedded in component carrier

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59146999A (ja) * 1983-02-10 1984-08-23 Matsushita Electric Ind Co Ltd 薄膜の製造方法および製造装置
JPS6071174A (ja) * 1984-07-31 1985-04-23 島　顕侑 長寸ボルトへのナツトの螺進退方法
JPH0226294A (ja) * 1988-07-15 1990-01-29 Satake Eng Co Ltd 可変速誘導電動機
JPH0268571A (ja) * 1988-09-02 1990-03-08 Konica Corp 画像形成装置に於けるプリント基板
JPH03150895A (ja) * 1989-11-08 1991-06-27 Hitachi Ltd 多層回路基板及びその製造方法
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
JP2741090B2 (ja) * 1990-03-23 1998-04-15 キヤノン株式会社 プリント基板
DE4100238A1 (de) * 1991-01-07 1992-07-09 Philips Patentverwaltung Viellagenplatine, insbesondere fuer hochfrequenz
JPH0576083A (ja) * 1991-09-17 1993-03-26 Nec Corp リモート・コントロール送信装置
JPH05243782A (ja) * 1992-02-28 1993-09-21 Nec Corp 多層プリント基板
JP2806161B2 (ja) * 1992-08-18 1998-09-30 三菱電機株式会社 電子機器の実装構造
JP2907660B2 (ja) * 1992-10-20 1999-06-21 株式会社日立製作所 電源配線の共振抑制機能を有する電子回路装置
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
JP3368042B2 (ja) * 1994-04-28 2003-01-20 キヤノン株式会社 プリント配線板
JPH07321470A (ja) * 1994-05-24 1995-12-08 Hitachi Ltd 多層基板
JPH09246776A (ja) * 1996-03-14 1997-09-19 Oki Electric Ind Co Ltd プリント配線板
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP2991136B2 (ja) * 1996-12-02 1999-12-20 日本電気株式会社 多層プリント基板及びその製造方法
US5863447A (en) * 1997-04-08 1999-01-26 International Business Machines Corporation Method for providing a selective reference layer isolation technique for the production of printed circuit boards

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016174A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 多層配線基板
US6717494B2 (en) 2001-06-21 2004-04-06 Nec Toppan Circuit Solutions, Inc. Printed-circuit board, coaxial cable, and electronic device
US7643308B2 (en) 2003-02-11 2010-01-05 Robert Bosch Gmbh Device and method for damping cavity resonance in a multi-layer carrier module
JP2007208013A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 高周波回路基板
WO2008001897A1 (fr) * 2006-06-30 2008-01-03 Shin-Etsu Polymer Co., Ltd. Élément de câblage à suppression de bruit et planchette de câblage imprimé
JP2008010718A (ja) * 2006-06-30 2008-01-17 Shin Etsu Polymer Co Ltd 配線部材およびプリント配線基板
US8134084B2 (en) 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP4675387B2 (ja) * 2007-02-16 2011-04-20 三星電子株式会社 多層印刷回路基板
JP2008205457A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 多層印刷回路基板
US8194416B2 (en) 2007-02-16 2012-06-05 Samsung Electronics Co., Ltd. Multilayer printed circuit board having electromagnetic wave reduction member
WO2008102717A1 (ja) * 2007-02-22 2008-08-28 Buffalo Inc. 多層プリント配線板
KR101081718B1 (ko) * 2007-08-02 2011-11-08 신에츠 폴리머 가부시키가이샤 전도 노이즈 억제 구조체 및 배선 회로 기판
JP2009038250A (ja) * 2007-08-02 2009-02-19 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制構造体および配線回路基板
US8416029B2 (en) 2007-08-02 2013-04-09 Shin-Etsu Polymer Co., Ltd. Transmission noise suppressing structure and wiring circuit board
JP2009105322A (ja) * 2007-10-25 2009-05-14 Shin Etsu Polymer Co Ltd 伝導ノイズ抑制構造体および配線回路基板
JP2010067696A (ja) * 2008-09-09 2010-03-25 Shin Etsu Polymer Co Ltd 光トランシーバ
CN105517318A (zh) * 2014-09-25 2016-04-20 常熟凯玺电子电气有限公司 基于开环谐振器与x型桥的电源ebg结构

Also Published As

Publication number Publication date
US5966294A (en) 1999-10-12
JP2867985B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
JP2867985B2 (ja) プリント回路基板
JP3055136B2 (ja) プリント回路基板
US5639989A (en) Shielded electronic component assembly and method for making the same
JP3926880B2 (ja) 多層プリント板
US5491301A (en) Shielding method and circuit board employing the same
US9882256B2 (en) High-frequency signal transmission line and electronic apparatus
US5392019A (en) Inductance device and manufacturing process thereof
JP6156610B2 (ja) 電子機器、およびアンテナ素子
KR100868838B1 (ko) 배선 기판, 전자 기기 및 전원 장치
US20020109573A1 (en) Multilayer printed board with a double plane spiral interconnection structure
US6603668B2 (en) Interlayer structure with multiple insulative layers with different frequency characteristics
US20040211590A1 (en) Multilayer printed wiring board and integrated circuit using the same
JPH09289378A (ja) プリント配線板及びその製造方法
WO2002091515A1 (en) Transmission line type components
JP5176736B2 (ja) プリント配線基板
US9444126B2 (en) High-frequency signal line
CN107801296A (zh) 能够降低边缘辐射的印刷电路板及终端设备
JPWO2003081973A1 (ja) 電磁波遮蔽用シート、電磁波遮蔽伝送用ケーブル及び電磁波遮蔽ｌｓｉ
JP4494714B2 (ja) プリント配線板
JP2003218541A (ja) Ｅｍｉ低減構造基板
JPH073660Y2 (ja) Ｅｍｉ対策用回路基板
JPH11298097A (ja) プリント配線板
KR20180017867A (ko) 분할 공진기 및 그를 포함하는 인쇄회로기판
JP2004200477A (ja) 電子回路基板および電子回路装置
JP4540493B2 (ja) プリント配線基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981124

LAPS Cancellation because of no payment of annual fees