JP4968871B2 - マイクロ波パッケージ - Google Patents

マイクロ波パッケージ Download PDF

Info

Publication number
JP4968871B2
JP4968871B2 JP2001552446A JP2001552446A JP4968871B2 JP 4968871 B2 JP4968871 B2 JP 4968871B2 JP 2001552446 A JP2001552446 A JP 2001552446A JP 2001552446 A JP2001552446 A JP 2001552446A JP 4968871 B2 JP4968871 B2 JP 4968871B2
Authority
JP
Japan
Prior art keywords
base
package
transmission line
circuit board
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001552446A
Other languages
English (en)
Other versions
JP2003520436A (ja
JP2003520436A5 (ja
Inventor
ケネディ、ジョン・ディー
スコース、ジェフリー・エイ
Original Assignee
スカイワークス・ソリューションズ・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スカイワークス・ソリューションズ・インク filed Critical スカイワークス・ソリューションズ・インク
Publication of JP2003520436A publication Critical patent/JP2003520436A/ja
Publication of JP2003520436A5 publication Critical patent/JP2003520436A5/ja
Application granted granted Critical
Publication of JP4968871B2 publication Critical patent/JP4968871B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は電子機器に関し、特に、電子機器のパッケージに関する。
【０００２】
【従来の技術】
半導体電子機器は多くの場合ユーザーが手で扱えるようにするためその機器を囲むパッケージを備えており、それにより、機器の完全に絶縁された部分のみが外部の環境の影響に晒され、通常、その晒された部分のみが、入力、出力、バイアス、及び信号結合を含む電気的結合のための接触点となる。パッケージは通常プラスチック、金属、セラミック及びガラスから作られている。
【０００３】
【発明が解決しようとする課題】
ギガヘルツ及びそれを超える周波数範囲で作動する回路の場合、パッケージは、性能限界を引き起こすことのないようそのパッケージは設計されなければならないということを含めた追加的拘束を持つ。拘束されない場合には、マイクロ波周波数で作動する電気信号は波としてすべての方向に送信され、それにより、信号の波長に比例して信号内に損失が生じることになる。さらに、それらの波は信号経路にフィードバックして、その信号にひずみを生じさせることがある。慎重に設計されていない場合には、高反射減衰が生じ、その結果、パッケージ内の信号の伝播に対し特別な考慮を払わなければならないことになる。
【０００４】
【課題を解決するための手段】
マイクロ波回路用の表面取り付けのパッケージを開示する。そのパッケージは信号をマイクロ波回路から印刷回路基板に伝達するためのポートを持つ。そのパッケージは絶縁材料から作られたベースを備える。導電材料がそのベースの上面に配置されていて、伝送ラインモードで信号を搬送するための伝送ラインを構成する。伝送ラインモードでの作動を容易にするために、伝送ラインの長さは信号の波長の実質的な部分となる。その伝送ラインはマイクロ波回路のターミナルとの電気的接触を提供してそのポートと電気的に結合しており、そこでは、そのポートはパッケージの底面を部分的に画定する。さらに、その伝送ラインは、電磁波ガイド構造を形成する。一実施例では、その電磁波ガイド構造は接地された共面導波管モードで作動する。別の一実施例では、その電磁波ガイド構造はマイクロストリップモードで作動する。他の実施例では、電磁波ガイド構造は接地された共面導波管及びマイクロストリップモードの両方で作動し、その場合には、第２の導電材料がベースの上面に存在し、第１の導電材料から所定の距離だけ離隔されている。そのような構成では、ベースの一部が第１及び第２導電材料を分離し、第２導電材料が伝送ラインの第１導電材料を実質的に囲む。
【０００５】
一実施例においては、第２導電材料が、伝送ラインが接地された共面導波管モードで作動するように、伝送ラインの第１の部分から第１の距離だけ変位されており、さらに、伝送ラインがその第２の部分に沿ってマイクロストリップモードで作動するように、伝送ラインの第２の部分に沿って第２の距離だけ変位されている。
【０００６】
さらに、ベース内に複数の通路が存在する。各通路は導電材料によって充填されていて、通路は信号をパッケージからマイクロ波回路に伝達するとともに、信号の伝播を阻止してマイクロ波回路への信号のフィードバックを防ぐ。一実施例では、その通路のすべてが共通の接地に電気的に結合されている。そのような実施例では、信号が信号経路にフィードバックしないように、ベースの実質的な接地を提供するよう十分な数の通路が存在する。別の実施例では、通路は４分の１波長未満離隔されている。
【０００７】
パッケージへの別な要素はカバーであり、それはベース上に存在し、マイクロ波回路を囲む。マイクロ波回路は、その電磁形式の信号がパッケージ内を制御された状態で伝播できるように囲まれている。そのカバーは望ましくはベースと同様な膨張率をもたらす材料から作られる。別の実施例では、少なくとも１つのボンディングパッドがマイクロ波回路の少なくとも１つのターミナルを電気的に結合するように提供される。複数のボンディングパッドが存在するような実施例では、そのボンディングパッドはマイクロ波回路をＤＣバイアスするための接触点を提供する。
【０００８】
別の実施例では、ベースがベースの一つの面上に形成された導電性のある被覆された出力キャステレーションを含み、そのキャステレーションはパッケージのポートを画定する。別の変形例では、出力キャステレーション内に存在する導電材料が伝送ラインを印刷基板に電気的に結合する。
【０００９】
【発明の実施の形態】
以下の説明及び特許請求の範囲において、用語「表面取り付け」は、パッケージの一つの面が印刷回路基板に接触していることを意味する。そのパッケージの接触面はボールグリッドアレーにおけるようなはんだボールを持たない。以下の説明及び特許請求の範囲において、用語「マイクロ波」は、３００ＧＨｚと１ＧＨｚとの間の周波数に対応する1mmと３０cmとの間にある波長を持つ電磁波として定義する。用語「キャステレーション」は、対象物の半円形状のカットアウトの意味である従来からの意味でも使用するが、どのような形状のカットアウトをも意味し、半円形状のカットアウトに限定されるものではない。
【００１０】
図１には、マイクロ波回路又はモノリシックマイクロ波集積回路を保持する表面取り付けのパッケージのベース１０の上面の全体を示す。そのパッケージは、入力及び出力の両方の反射損失を減少させ、さらに、集積回路のゲインを維持して、信号の高い割合を信号経路内で伝送するように、設計されている。パッケージはすべての周波数におけるトランジションでのインピーダンス整合を維持し、その場合、そのトランジションは、マイクロ波回路、パッケージ及び印刷回路基板の間にある。望ましいインピーダンスは、工業標準の５０オームに整合される。インピーダンス整合は、信号の損失を減少させることに寄与し、フィードバックを阻止する絶縁を高める。
【００１１】
一実施例では、ベース１０はセラミックである。望ましい実施例では、ベース１０は酸化アルミニウム又は窒化アルミニウムから構成されている。セラミックが選ばれるのは、それは均一の厚さに成形することができ、表面が滑らかで、高い精度の金属パターンを材料の上で保護することができるからである。さらに、セラミックは低い損失の正接絶縁体で、空気よりも高い絶縁率を持つ。ベースは酸化ベリリウムのような他のセラミックのみならず、ＨＴＣＣ（高温焼結セラミック）及びＬＴＣＣ（テイオン焼結セラミック）というようなさまざまな形状の酸化アルミニウム（Ａｌ2Ｏ3）から作ることもできるということを当業者は理解すべきである。さらに、そのベースは、ガラス、プラスチック、エポキシ若しくはＰＴＦＥ利用の材料のような他の種類の絶縁材料又はガラス強化炭化水素／セラミック又はＰＴＦＥラミネートのような積層されたマイクロ波材料から作ることができる。
【００１２】
そのパッケージは、パッケージと関連して形成された予備印刷回路基板に適合するように構成され、それにより、入力、出力、ＤＣバイアス信号及び設置結合が、パッケージを回路基板上に配置したときに、その回路基板上の同様な結合と整列するようになる。そのパッケージは、図示のベース１０及びカバー（図示せず）の両方を備えており、そこでは、カバーはマイクロ波回路を囲むが、以下に説明するように、そのカバーは制御された波の伝送のために空気のポケットによってマイクロ波回路から分離されるように設計されている。
【００１３】
図１に示す構成では、ベース１０の上面はその上に集積回路を受け入れるように構成されている。その構成は、集積回路がマイクロ波入力信号を受け取る入力ポートと、マイクロ波出力信号を伝送する出力ポートとを持つ。さらに、そのベースは、マイクロ波集積回路がＤＣ（直流）バイアスされるように構成されている。マイクロ波回路がベース１０の上面に取り付けられると、そのマイクロ波回路の入力及び出力ポートは金属化ストリップ２０に結合されており、そのストリップはベースの縁まで延出する。マイクロ波回路の入力２０Ａ及び出力２０Ｂにおけるその金属化ストリップは、伝送ラインを形成しており、他の実施例では、その伝送ラインは単独でマイクロストリップモードで作動する。そのように、伝送ラインは電磁波ガイド構造の目的に役立つ。一実施例では、その伝送ラインは、その伝送ラインの第１の部分では接地された共面導波管モードで作動し、伝送ラインの第２の部分ではマイクロストリップモードで作動する。別の実施例では、伝送ラインは単独で接地された共面伝送ラインである。ベースの縁、つまり、伝送ラインの端部には、キャステレーション３０が見える。各キャステレーション３０はベース材料の半円形状のカットアウトで、それはベース材料の全体を通って延出し、金属化されている。図示の実施例は１つの入力キャステレーション３０Ａ、１つの出力キャステレーション３０Ｂのみを持つが、それは限定するものと考えるべきではなく、２以上の入力キャステレーション、出力キャステレーション、伝送ラインを１又は２以上の入力又は出力を必要とするマイクロ波回路に提供することができる。入力及び出力キャステレーション３０は信号のトランジション点を形成し、そこでは、信号が上面から、キャステレーションに下降し、ベースが乗っている回路基板上に再伝達される。そのような状態では、信号は回路基板（図示せず）から入力キャステレーション３０Ａに、ベースの底部から上面に入力伝送ライン２０Ａを横切ってマイクロ波回路（図示せず）の入力ポートに再伝達され、マイクロ波回路を通り、次に、マイクロ波回路の出力ポートから出力伝送ライン２０Ｂを横切り、出力キャステレーション３０Ｂに伝達されてベースの底部及び回路基板上に伝達される。マイクロ波回路は、多数の機械的接着技術、例えば、銀転化の導電エポキシダイアタッチ又は他の材料が充填されたエポキシ又は金-すず、金ゲルマニウム又はすず鉛混合物を用いるはんだダイアタッチを含む。
【００１４】
マイクロ波回路のボンディングパッド４０も上面に見える。そのマイクロ波回路は、そのマイクロ波回路の直流（ＤＣ）バイアス用のボンディングパッドに取り付けることができる。ボンディングパッドＤＣの端部にはＤＣバイアスを行なう端部キャステレーション５０がある。それらのキャステレーションは金属化されており、ベースと印刷基板との間に電気的結合を与える。図１において、ベースの上面の上方及び下方端縁には３つのＤＣバイアス端部キャステレーションを示す。キャステレーション４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ、４０Ｆはマイクロ波回路を横切る電圧差を伝達するための経路を提供する。マイクロ波回路は、ワイヤボンディングのような従来から公知の多数の接着技術を介してボンディングパッド４０に結合することができ、そのボンディングパッドは、用いられているマイクロ波回路の構成に関連して構成することができる。ワイヤボンディングの形状としては、熱若しくは超音波圧縮若しくはその組合せを用いるバールボンディング又は熱及び超音波圧縮を用いるウエッジボンディングがある。マイクロ波回路は、ギャップ溶接ボンディング又はウエッジボンディングのようなリボンボンディングを介して信号経路に結合することもできる。さらに、マイクロ波回路と信号経路との間での接続は、フリップチップボンディングによって達成することができる。
【００１５】
ベースの上面はその上面のために平面の接地を提供する金属層６０によって被覆されている。上面の金属層６０は図１に示すように伝送ラインを実質的に囲む接地を形成する。その金属層はベースの上面も実質的に覆い、それは信号の漂遊部分が信号経路にフィードバックされることを防ぐ。ベース絶縁材料７０が、信号搬送伝送ライン２０Ａ及び２０Ｂの金属層と平面の接地を提供する金属層６０との間に露出されている。伝送ライン２０、平面の接地６０及び露出されたベース材料７０の構成によって、パッケージは、信号がそのパッケージを通過するときに伝送モードで作動することができる。望ましい実施例では、伝送ライン２０Ａの第１区域２００Ａにおいて、平坦な接地６０が、両側における伝送ラインのほぼ幅だけ伝送ライン２０Ａから分離されている。それにより、信号が設置された共面導波管モードで作動することができる。伝送ライン２０Ａの第２区域２０１Ａでは、接地された金属層６０の間隔が広まり、伝送ラインの第２区域２０１Ａの幅の２倍よりも大となる。伝送ラインの第２区域２０１Ａ及び接地６０のその構成によってパッケージはマイクロストリップモードで作動することができる。マイクロストリップモードは端部キャステレーション３０Ａの近くで用いられている。それは、共面波ガイドモードが３つの実質的に平坦で金属化され適切に離隔されたストリップを必要とし、その構成はキャステレーションのトランジション点に維持することができないからである。その伝送ラインの構成は、マイクロ波回路の入力及び出力の両方に存在するので、伝送ライン２０Ｂは伝送ライン２０Ａと同じ性能を示す。金、銀、銅、プラチナ、パラジウム、ニッケル、チタニウム及びタングステンのような材料を伝送ライン及び平坦な接地の両方のためのベースの金属被覆のために用いることができることは理解すべきである。
【００１６】
共面モード又はマイクロストリップモードのいずれかで適切に機能するための伝送ライン２０Ａ、２０Ｂに対しては、伝送ラインを形成する導電材料は、伝送ラインの長さは幅よりも実質的に長く、その伝送ラインの長さは信号の波長の実質的に分数となるようなアスペクト比を持たなければならない。さらに、マイクロストリップモードのための平坦な接地６０からの伝送ライン２０Ａ、２０Ｂの距離は、ベースの厚さより大きい距離であり、それにより、上面に形成される電界はベースの背面上で終端する。
【００１７】
図２Ａ及び図２Ｂは電界線２５０Ａ及び２５０Ｂを含むパッケージのベースの側面を示しており、それらの電界線はマイクロ波信号が、ベース２７０Ａ及び２７０Ｂの上面上の伝送ライン２６０Ａ及び２６０Ｂに沿って通過する際に生成される。図２Ａにおいて、上面上の接地された金属化材料２８０Ａがベース２７０Ａの厚さより大きな距離にある場合には、電界２５０Ａが、伝送ライン２６０Ａに最も近い最低の位置を探す。その図では、接地２９０Ａがベースの背面に設けられている。その作動モードはマイクロストリップモードとして知られている。図２Ｂにおいて、金属化接地２８０Ｂがベース２７０Ｂの幅より大きな距離で離隔されている場合には、電界２５０Ｂがベース２７０Ｂの上面上の接地金属層２８０Ｂに引き寄せられ、電界２５０Ｂが特にベース２７０Ｂの上面の平面内に保持される。その操作モードは接地された共面導波管として知られている。両方の操作モードでは、電界がパッケージを通って伝播し潜在的に信号経路にフィードバックされるよりも制御される。
【００１８】
図３Ａは接地金属化層が取り除かれた状態のパッケージのベースの上面図を示す。その絶縁ベースは多数の通路３００を持つ。各通路３００は電気的導電材料によって充填されており、各通路は接地されている。望ましい実施例では、通路３００はベース３１０の全体を通ってベースの底面まで延出する。底面には他の金属層があり、それはすべての通路を互いに結合し、接地する。通路３００を充填する複数の材料は、接地された「フェンス」を提供するので、信号は絶縁ベースを通過して伝播せず、また、二次元アレーに配置することができる。例えば、伝播は信号がパッケージの上面と側面との間で回路基板まで遷移するときに発生する。通路３００は、トランジション点でパッケージに入った信号のほとんどすべてが設置されて、歪みを生じさせるようには信号経路にフィードバックされない。通路の空間は約信号の４分の１波長と関連する。その通路はタングステン若しくは他の耐火材料のような金属又は銅、銀、金、プラチナ、パラジウム及びニッケルのような他の材料によって充填することができる。
【００１９】
パッケージのベースの底面図を図３Ｂに示す。図３Ｂは、ベースの底部のほぼ全部が金属被覆３５０されている実施例を示す。そのベースの底部は印刷回路基板と接触し、ベース内のすべての通路に対しさらに上面の平面の設置に対し共通の接地を提供する。ベースの底部３５０をほぼ金属化し接地することによって、信号は印刷回路基板に伝播できなくなり、それにより、信号はパッケージ内に保持される。底部には入力及び出力キャステレーション３６０Ａ、３６０Ｂの金属層が示されており、さらに、ボンディングパッドキャステレーション３８０Ａ、３８０Ｂ、３８０Ｃ、３９０Ａ、３９０Ｂ、３９０Ｃも示されている。
【００２０】
図３Ｃは図３Ａのベースの別の実施例を示す。キャステレーションの端部の近くには、伝送ラインがフレアーアウトして、平坦な接地と伝送ラインとの間の距離の増加と同様に伝送ライン用の拡大領域を提供するが、操作モーとを切り換えるほど十分ではない。そのような構成では、伝送ラインは共面導波管モードで全体的に作動し、そこでは、キャステレーションの垂直表面のみがパッケージがマイクロストリップモードで作動する点となる。
【００２１】
図４Ａはカバー４１０及び印刷回路基板４２０の一部を含むパッケージの等角投影図を示す。パッケージは入力及び出力の間で分割できる対象形状を有していることに注目すべきである。その結果、パッケージベース４３０の半分及びベース４３０の上面に存在する集積マイクロ波回路４４０の半分のみを示す。さらに、カバー４１０の４分の１のみを示している点に注意すべきである。望ましい実施例では、そのカバーはベース材料として熱膨張の同一の係数を持つ材料から作られる。パッケージのカバー４１０はマイクロ波集積回路の取り扱いを容易にして回路及びボンディングにダメージが加わらないようにする。カバー４１０は環境に直接露出することを防ぎ、それにより、例えば、水分が回路又は信号経路に入らなくなる。蓋を望ましくは酸化アルミニウム又はベースが作られている他の材料から作るが、多数の材料からも作ることができ、カバーを例えば部分的に金属お湯帯部分的に酸化アルミニウムにすることもできる点は当業者は理解すべきである。蓋はｂステージエポキシ、プレフォームエポキシ又は分配エポキシのようなエポキシによってベースに取り付けることができる。
【００２２】
パッケージのベース４３０はパッケージ４００としてあらかじめ示した位置内の印刷回路基板４２０上に置かれ、回路基板４２０は補足するように構成される。図４Ａに示すように、印刷回路基板４２０には伝送ライン４５０が構成されマイクロ波信号を設置された共面モードに維持する。その実施例では、ベース４３０はハンダを金属化端部キャステレーション４６０に塗布することによって印刷回路基板４２０に固定される。そのように、半だ印刷回路基板４２０上に配置された金属にくっつきさらにキャステレーション４６０内の金属にくっつき、それにより、ベース４３０の印刷回路基板４２０への確実な取付けを提供する。望ましい実施例では、その工程は入力、出力、接地及びボンディングパッドのキャステレーションを含むすべての端部キャステレーション４６０に対し実行される。
【００２３】
図４Ｂはパッケージの入力反射損失のグラフを示す。０．００１ＧＨｚと５０ＧＨｚとの間の周波数にわたって、入力反射損失は−１７ｄＢより低い。２０及び４０ＧＨｚの間の範囲では、入力反射損失は決して２０ｄＢを超えない。その結果、パッケージは損失を多く発生させるものではなく、また、低ノイズアンプのようにノイズ及び摂動に敏感なマイクロ波回路、又は、信号経路の低ノイズアンプの前に置かれるどのような回路にも利用することができる。
【００２４】
図５は印刷回路基板５００の区域を示す。当業者にとって自明であるように、その回路基板５００は二重化でき、さらに、より複雑な回路を形成するように多数のマイクロ波集積回路を互いに結合することができるように接続することができる。さらに、その回路基板は二重化する必要はまったくなく、むしろ、信号基板を多数の集積回路を保持するように形成することができる。
【００２５】
集積回路（図示せず）を覆うパッケージは基板の中央５１０に置かれ、それにより、キャステレーションの入力及び出力がそれぞれ入力金属化ストリップ５２０及び出力金属化ストリップ５３０に整列する。入力及び出力金属化ストリップ５２０、５３０が、パッケージを外部の環境又は他の回路基板に結合するための信号用に電磁波ガイド構造を提供する。当業者は理解すべきであるように、信号を外部環境に結合する印刷回路基板上の構造は共面又はマイクロストリップ伝送ラインに接地することができる。
【００２６】
通路５４０を満たす多数の金属が回路基板に置かれる。各通路５４０は接地される。一実施例では、通路５４０は印刷回路基板５００を通って延出し、そこでは、回路基板の底部が完全に金属化されて接地され、その結果、すべての通路５４０に対し共通の設置が形成される。多数の通路５４０Ａは入力及び出力キャステレーション位置５５０Ａ、５５０Ｂにほぼ接近して配置される。それらの通路５４０Ａはパッケージ内の通路と同様な機能を提供し、信号が回路基板５００を通ってパッケージに伝播することを阻止する。基板の剛性を保持する間に伝播を阻止するために、通路が、約信号の４分の１波長より短い距離まで互いに離隔される。追加の通路５４０Ｂを用いて図５の実施例において格子構成に配置する。それらの通路５４０ＢはすべてのＤＣ電流に対し接地機構を提供し、その結果、それらの通路は他の通路が要求したように接近させる必要はない。それらのＤＣ通路は特定の形状に配置する必要はない。金属化ストリップ５６０も提供され、それはボンディングパッドのためにキャステレーションと整列して、パッケージから外部環境までのＤＣ接続を提供する。
【００２７】
図６Ａはパッケージのベース６１０に搭載されたマイクロ波集積回路６００の全体の上面図を示す。リボンボンド６２０がマイクロ波集積回路６００を入力及び出力金属ストリップ６３０Ａ、６３０Ｂに接続し、さらに、ボンディングパッド６４０に接続する。図６Ｂは、図６Ａのマイクロ波集積回路及びパッケージ及び印刷回路基板の２２ＧＨｚから３２ＧＨｚまでの周波数にわたる、入力反射損失のグラフＳ11、出力反射損失Ｓ22及び入力から出力までのゲインＳ21のグラフである。
【００２８】
入力反射損失は、入力反射係数とも呼ばれており、それは入力ポートへのマイクロ波出力の入力によって分割された入力ポートから反射されたマイクロ波出力である。図６Ｂは全体の周波数範囲にわたって−７ｄＢより低い入力反射損失も示す。
【００２９】
出力反射損失は出力反射係数とも呼ばれており、それは、出力ポートへのマイクロ波出力の入力によって分割された出力ポートから反射されたマイクロ波出力である。図６Ｂは全体の周波数範囲にわたって−８ｄＢより低い出力反射損失を示す。
【００３０】
ゲインは前進伝送係数とも呼ばれており、それは入力ポートへのマイクロ波出力入力によって分割された出力ポートにおける整合負荷に分配されたマイクロ波出力である。図６Ｂは全体の周波数に渡って１７ｄＢを超えるゲインを示す。
【００３１】
グラフは、上記のパッケージの上部の物理的構成が、実質的損失なく信号経路内で信号を維持することを示す。
【００３２】
本願発明のさまざまな実施例を開示したが、本願発明の範囲を逸脱することなく、当業者にとって本願発明の利点のいくつかを実行するさまざまな変形及び改造を行なうことは自明である。それらのさらに他の自明な変形は特許請求の範囲によってカバーされることが意図されている。
【図面の簡単な説明】
【図１】 図１は、マイクロ波回路又はモノリシックマイクロ波集積回路を保持するパッケージのベースの上面図である。
【図２】 図２Ａ及び図２Ｂは、電界線を含むパッケージのベースの側面図であり、電界線は、マイクロ波信号がベースの上面を伝送ラインに沿って通過するときに発生する。
【図３】 図３Ａは、接地された金属被覆が取り除かれた状態のパッケージのベースの上面図である。
図３Ｂは、パッケージのベースの底面図である。
図３Ｃは、図３Ａとは異なる構造のベースの上面図である。
【図４】 図４Ａは、カバー及び印刷回路基板の一部を含むパッケージのアイソメトリック図である。
図４Ｂは、０から５０ＧＨｚまでの周波数範囲にわたるパッケージの入力反射損失のグラフである。
【図５】 図５は、印刷回路基板の一部の図である。
【図６】 図６Ａは、パッケージのベース上に設けられたマイクロ波集積回路の上面図である。
図６Ｂは、マイクロ波集積回路及び図６Ａのパッケージに関する２２ＧＨｚから３２ＧＨｚの周波数にわたる入力反射損失、出力反射損失及びゲインのグラフである。

Claims (21)

  1. 印刷回路基板とマイクロ波回路との間で信号の伝達を行なうマイクロ波回路用の表面取り付けパッケージであって、
    第１の側及び第２の側を持つベースであって、前記第２の側が前記印刷回路基板への表面取り付けるためのものであるベースと、
    該ベース上にあって、前記マイクロ波回路と印刷回路基板との間で信号の伝達を可能にするポートと、
    前記第１の側に設けられていて前記信号を搬送し、伝送ラインが前記マイクロ波回路のターミナルと前記ポートとに電気的結合を提供する伝送ラインと、
    前記ベース内の一組の導電性の通路と、
    前記第１の側に存在し、前記伝送ラインから離隔した導電材料とを備え、
    前記ベースの一部により前記導電材料と前記伝送ラインが分離され、前記導電材料は前記通路を覆い前記通路と電気的結合をして第１の側に金属化された平面の接地を提供し、
    前記導電材料は、前記伝送ラインの第１の部分から前記伝送ラインが共面導波管モードで作動するように第１の距離だけ離れ、さらに、前記伝送ラインの第２の部分から前記伝送ラインがマイクロストリップモードで作動するように第２の距離だけ離れた、
    表面取り付けパッケージ。
  2. 請求項１のパッケージにおいて、前記通路はすべて電気的に共通に接地されることを特徴とするパッケージ。
  3. 請求項１のパッケージにおいて、さらに、 前記マイクロ波回路の少なくとも１つのターミナルを電気的に結合する少なくとも１つのボンディングパッドを備え、前記ボンディングパッドが前記第１の側に存在することを特徴とするパッケージ。
  4. 請求項１のパッケージにおいて、さらに、 複数のボンディングパッドを備え、該ボンディングパッドが前記マイクロ波回路をＤＣバイアスする接触点を提供することを特徴とするパッケージ。
  5. 請求項１のパッケージにおいて、前記通路は４分の１波長より短い距離だけ離隔されていることを特徴とするパッケージ。
  6. 請求項１のパッケージにおいて、前記通路は二次元アレー形状に離隔されていることを特徴とするパッケージ。
  7. 請求項１のパッケージにおいて、前記第２の側に存在し、前記通路を覆い前記通路と電気的接触をして前記第２の側に接地を提供する追加の導電材料をさらに備え、充分な数の通路が存在することにより前記金属化された平面の接地に前記追加の導電材料の実質的な接地を提供し、前記信号が前記信号の経路にフィードバックすることのないようにすることを特徴とするパッケージ。
  8. 請求項１のパッケージにおいて、前記ベースは前記第１および第２の側に隣接する第３の側を持ち、前記ポートは前記第３の側に形成された出力キャステレーションであり、前記導電材料が該出力キャステレーション内に存在して前記マイクロ波回路のターミナルに電気的に結合されていることを特徴とするパッケージ。
  9. 請求項８のパッケージにおいて、前記出力キャステレーション内に存在する導電材料は前記伝送ラインを印刷回路基板に電気的に結合することを特徴とするパッケージ。
  10. 請求項１のパッケージにおいて、前記ベースは絶縁材料から作られていることを特徴とするパッケージ。
  11. 請求項１０のパッケージにおいて、前記絶縁材料はセラミックであることを特徴とするパッケージ。
  12. 請求項１のパッケージにおいて、前記第２の側は印刷回路基板上に存在するように構成され、該第２の側は前記回路基板上の接地に接触するための電気的に結合された接地を持つことを特徴とするパッケージ。
  13. 請求項１２のパッケージにおいて、前記第２の側は実質的に金属化され、前記通路及び前記第１の側上の金属化された平面の接地に電気的に結合され、該実質的に金属化された第２の側、前記通路及び金属化された平面の接地は前記回路基板の接地と同一の電位にあることを特徴とするパッケージ。
  14. 請求項１のパッケージにおいて、さらに、 前記マイクロ波回路を覆うカバーを備え、該カバーによって該カバー内の信号の伝達が可能になることを特徴とするパッケージ。
  15. 請求項１４のパッケージにおいて、前記カバーは少なくとも部分的に金属から構成されていることを特徴とするパッケージ。
  16. 少なくとも１つの入力及び少なくとも１つの出力を持つマイクロ波集積回路用の表面取り付けパッケージであって、
    上面及び底面及び少なくとも１つの側面を持つベースであって、前記上面が集積回路を受け取るのに適するベースを持ち、前記上面が前記集積回路の入力を前記ベースの前記側面に結合するために金属化導波管を持ち、前記上面が前記集積回路の出力を前記ベースの前記側面に結合するために金属化導波管を持ち、前記ベースの側面が部分的に金属化されていて、信号を前記ベースの底面から前記集積回路の入力に結合された前記金属化導波管に伝送し、前記ベースの側面が部分的に金属化されていて、信号を前記ベースの底面から前記集積回路の出力に結合された前記金属化導波管に伝送する、ベースと；
    前記集積回路を囲む前記ベースに結合されたカバーと；
    前記ベース内の導電性の通路と；
    前記表面取り付けパッケージを回路基板に結合する結合受け取り手段とを備え、
    前記ベースの上面は、実質的に金属化され、前記通路に電気的に結合されていて、前記ベースの上面に接地面を形成し、
    前記接地面は、実質的に前記出力に結合された前記導波管と前記入力に結合された前記導波管を囲み、それらの導波管に電気的に結合されておらず、
    実質的に金属化された前記ベースの底面は、前記通路を通じて前記ベースの上面の前記接地面と電気的に結合され、
    前記導波管は、該導波管の長さの第１の部分にわたって前記接地面から第１の距離だけ離れて共面導波管モードで作動し、さらに、該導波管の長さの第２の部分にわたって前記接地面から第２の距離だけ離れてマイクロストリップモードで作動する関連長さを持つ、
    マイクロ波集積回路用の表面取り付けパッケージ。
  17. 請求項１６の表面取り付けパッケージにおいて、前記ベースの前記底面は前記回路基板上で接地されていることを特徴とするパッケージ。
  18. 請求項１６の表面取り付けパッケージにおいて、前記回路板は該表面取り付けパッケージを受け取るように構成されていることを特徴とするパッケージ。
  19. 請求項１６の表面取り付けパッケージにおいて、前記カバーは前記ベースと実質的に同様な熱膨張係数を持つ材料から作られていることを特徴とするパッケージ。
  20. 請求項１ないし請求項１９のいずれか１項の表面取り付けパッケージにおいて、前記第１の部分において前記伝送ラインは前記第１の距離と略等しい第１の幅を有し、前記第２の部分において前記伝送ラインは第２の幅を有し、前記第２の距離が前記第２の幅の２倍より大であることを特徴とするパッケージ。
  21. 請求項２０の表面取り付けパッケージにおいて、前記第２の距離は、前記ベースの厚さより大きいことを特徴とするパッケージ。
JP2001552446A 2000-01-13 2001-01-12 マイクロ波パッケージ Expired - Lifetime JP4968871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17584300P 2000-01-13 2000-01-13
US60/175,843 2000-01-13
PCT/US2001/001276 WO2001052325A1 (en) 2000-01-13 2001-01-12 Microwave ic package with dual mode wave guide

Publications (3)

Publication Number Publication Date
JP2003520436A JP2003520436A (ja) 2003-07-02
JP2003520436A5 JP2003520436A5 (ja) 2008-02-21
JP4968871B2 true JP4968871B2 (ja) 2012-07-04

Family

ID=22641868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001552446A Expired - Lifetime JP4968871B2 (ja) 2000-01-13 2001-01-12 マイクロ波パッケージ

Country Status (5)

Country Link
US (1) US6617946B2 (ja)
EP (1) EP1252655A1 (ja)
JP (1) JP4968871B2 (ja)
AU (1) AU2001227912A1 (ja)
WO (1) WO2001052325A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346752B2 (ja) * 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
JP3998996B2 (ja) * 2002-03-01 2007-10-31 凌和電子株式会社 高周波伝送線路接続システムおよびその方法
US6870251B2 (en) * 2002-05-29 2005-03-22 Intel Corporation High-power LGA socket
US6731189B2 (en) * 2002-06-27 2004-05-04 Raytheon Company Multilayer stripline radio frequency circuits and interconnection methods
DE10236278A1 (de) * 2002-08-08 2004-02-26 Schott Glas Hermetisches TO-Gehäuse mit Keramikanschluss für erhöhte Datenraten
JP2004253759A (ja) * 2002-12-24 2004-09-09 Auto Network Gijutsu Kenkyusho:Kk 制御回路基板及び回路構成体
JP2004247980A (ja) * 2003-02-14 2004-09-02 Hitachi Ltd 伝送線路の接続構造及び方法
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer
KR100706211B1 (ko) * 2005-12-19 2007-04-12 삼성전자주식회사 전송구조 변환장치
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
FR2931301B1 (fr) 2008-05-19 2011-09-02 St Microelectronics Sa Guide d'onde coplanaire
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
WO2011008142A1 (en) * 2009-07-14 2011-01-20 Saab Ab Microwave filter
US8638568B2 (en) * 2010-08-27 2014-01-28 Steering Solutions Ip Holding Corporation Mounted circuit card assembly
CN103048550B (zh) * 2012-12-28 2014-11-12 成都泰格微电子研究所有限责任公司 表面贴装微波器件s参数测试系统及测试数据校准方法
US9601857B2 (en) 2013-05-23 2017-03-21 Pulse Electronics, Inc. Methods and apparatus for terminating wire wound electronic devices
JP6215577B2 (ja) * 2013-05-31 2017-10-18 株式会社ヨコオ 半導体パッケージ容器、半導体装置、電子機器
US9716344B2 (en) * 2013-07-02 2017-07-25 Pulse Electronics, Inc. Apparatus for terminating wire wound electronic components to an insert header assembly
US20150022302A1 (en) * 2013-07-19 2015-01-22 Pulse Electronics, Inc. Metalized plastic header apparatus and methods of manufacture and use
WO2018193844A1 (ja) * 2017-04-17 2018-10-25 株式会社フジクラ 多層基板、多層基板アレイ、及び送受信モジュール
US10665555B2 (en) * 2018-02-07 2020-05-26 Win Semiconductors Corp. Transition structure and high-frequency package
JP7366911B2 (ja) * 2018-02-22 2023-10-23 デックスコム・インコーポレーテッド キャスタレーション貫通ビアを採用するセンサインターポーザ
JP7556201B2 (ja) * 2020-03-18 2024-09-26 沖電気工業株式会社 通信装置、及び多層基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303332A (ja) * 1997-04-14 1998-11-13 Ching-Kuang Tzuang 二重モードマイクロ波ミリメートル波集積回路パッケージ
JPH10335910A (ja) * 1997-05-28 1998-12-18 Kyocera Corp 変換線路
JPH11186456A (ja) * 1997-12-24 1999-07-09 Nec Corp Ｍｍｉｃモジュール
JPH11260966A (ja) * 1998-03-10 1999-09-24 Sharp Corp 高周波半導体装置
JPH11312856A (ja) * 1998-04-28 1999-11-09 Kyocera Corp 高周波用配線基板の実装構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551747A (en) 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4543544A (en) * 1984-01-04 1985-09-24 Motorola, Inc. LCC co-planar lead frame semiconductor IC package
US4626805A (en) * 1985-04-26 1986-12-02 Tektronix, Inc. Surface mountable microwave IC package
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
JP2601867B2 (ja) * 1988-03-31 1997-04-16 株式会社東芝 半導体集積回路実装基板、その製造方法および半導体集積回路装置
US5450046A (en) * 1992-10-29 1995-09-12 Nec Corporation Composite microwave circuit module assembly and its connection structure
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
EP0718905A1 (en) * 1994-12-21 1996-06-26 Industrial Technology Research Institute Surface mountable microwave IC package
US5650760A (en) * 1995-11-13 1997-07-22 Hughes Aircraft Company Microwave enclosure
US6178311B1 (en) * 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
DE948049T1 (de) * 1998-03-03 2000-08-17 Ching-Kuang Tzuang Gehäuse für integrierte Mikrowellen- oder Millimeterwellen-Schaltung im Zweifachmodus
US6163233A (en) * 1998-07-30 2000-12-19 Harris Corporation Waveguide with signal track cross-over and variable features
US6249439B1 (en) * 1999-10-21 2001-06-19 Hughes Electronics Corporation Millimeter wave multilayer assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303332A (ja) * 1997-04-14 1998-11-13 Ching-Kuang Tzuang 二重モードマイクロ波ミリメートル波集積回路パッケージ
JPH10335910A (ja) * 1997-05-28 1998-12-18 Kyocera Corp 変換線路
JPH11186456A (ja) * 1997-12-24 1999-07-09 Nec Corp Ｍｍｉｃモジュール
JPH11260966A (ja) * 1998-03-10 1999-09-24 Sharp Corp 高周波半導体装置
JPH11312856A (ja) * 1998-04-28 1999-11-09 Kyocera Corp 高周波用配線基板の実装構造

Also Published As

Publication number Publication date
EP1252655A1 (en) 2002-10-30
JP2003520436A (ja) 2003-07-02
WO2001052325A1 (en) 2001-07-19
AU2001227912A1 (en) 2001-07-24
US6617946B2 (en) 2003-09-09
US20010032740A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
JP4968871B2 (ja) マイクロ波パッケージ
US12027465B2 (en) Impedance controlled electrical interconnection employing meta-materials
US5014115A (en) Coplanar waveguide semiconductor package
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
US6483406B1 (en) High-frequency module using slot coupling
JPH0321089B2 (ja)
EP0596596B1 (en) Mounting for a high frequency integrated circuit
US5852391A (en) Microwave/millimeter-wave functional module package
JPH04137655A (ja) Ｉｃパッケージ
JP3818864B2 (ja) 高周波半導体装置
US6936921B2 (en) High-frequency package
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JPH09172221A (ja) 光半導体素子の実装構造
KR102587458B1 (ko) 반도체 장치 및 안테나 장치
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004319650A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3181036B2 (ja) 高周波用パッケージの実装構造
JPH11340370A (ja) 高周波用モジュール
JP3048992B2 (ja) Ｍｍｉｃモジュール
JP3776598B2 (ja) 高周波パッケージ
JPH11345910A (ja) 高周波用配線基板の接続構造
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
KR101938227B1 (ko) 도파관 패키지
JP2002280473A (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20110922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110922

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111109

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4968871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term