CN115483193A - 陶瓷半导体封装密封环 - Google Patents

陶瓷半导体封装密封环 Download PDF

Info

Publication number
CN115483193A
CN115483193A CN202210598309.XA CN202210598309A CN115483193A CN 115483193 A CN115483193 A CN 115483193A CN 202210598309 A CN202210598309 A CN 202210598309A CN 115483193 A CN115483193 A CN 115483193A
Authority
CN
China
Prior art keywords
seal ring
metal
ground shield
metal layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210598309.XA
Other languages
English (en)
Inventor
唐逸麒
L·蒋
R·M·穆卢干
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115483193A publication Critical patent/CN115483193A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请题为“陶瓷半导体封装密封环”。在一些示例中，半导体封装件(100)包括陶瓷衬底(102)以及由陶瓷衬底覆盖的第一金属层(108)和第二金属层(110)。第一金属层被配置为承载至少在20GHz至28GHz频率范围内的信号。该封装件包括位于第一金属层和第二金属层上方并耦合到第一金属层的半导体管芯。该封装件包括位于半导体管芯和第一金属层之间的水平面中的接地屏蔽件(106)，该接地屏蔽件包括在第一金属层的一部分上方的孔口。该封装件包括耦合到陶瓷衬底的顶表面的金属密封环(126)，该金属密封环具有与接地屏蔽件的区段竖直对齐的区段。接地屏蔽件的该区段位于接地屏蔽件的孔口和接地屏蔽件的水平中心之间。该封装件包括耦合到金属密封环的顶表面的金属盖。

Description

陶瓷半导体封装密封环
背景技术
半导体芯片通常被容纳在保护芯片免受有害环境影响(诸如热、湿气和碎屑)的封装件内。封装的芯片通常经由暴露于封装件的表面的导电构件(例如引线)与封装件外部的电子器件进行通信。一些封装件包括衬底，半导体管芯被定位在该衬底上。衬底可以包括多个金属层或迹线，这些金属层或迹线承载电信号或功率。
发明内容
在一些示例中，一种半导体封装件包括陶瓷衬底以及由陶瓷衬底覆盖的第一金属层和第二金属层。第一金属层被配置为承载至少在20GHz至28GHz频率范围内的信号。该封装件包括位于第一金属层和第二金属层上方并耦合到第一金属层的半导体管芯。该封装件包括位于半导体管芯和第一金属层之间的水平面中的接地屏蔽件，该接地屏蔽件包括在第一金属层的一部分上方的孔口。该封装件包括耦合到陶瓷衬底的顶表面的金属密封环，该金属密封环具有与接地屏蔽件的区段竖直对齐的区段。接地屏蔽件的该区段位于接地屏蔽件的孔口和接地屏蔽件的水平中心之间。该封装件包括耦合到金属密封环的顶表面的金属盖。
在一些示例中，一种方法包括形成陶瓷衬底，该陶瓷衬底包括：腔体；位于腔体的底板下方的第一金属层，第一金属层被配置为传导频率范围为2GHz至38GHz的信号；以及位于第一金属层和腔体的底板之间的接地屏蔽件，该接地屏蔽件具有邻接空白空间的凹陷区域，该空白空间位于与接地屏蔽件相同的水平面中。该方法包括将半导体管芯的器件侧面耦合到延伸穿过腔体的底板的导电端子，在环绕半导体管芯的水平面内存在1毫米至3毫米之间的间隙。该方法包括在陶瓷衬底的顶表面上镀覆金属层。该方法包括在金属层上形成金属密封环，该密封环与接地屏蔽件竖直对齐，而不与空白空间竖直对齐。
附图说明
图1A是根据各种示例的具有密封环的陶瓷半导体封装件的透视图。
图1B是根据各种示例的具有密封环的陶瓷半导体封装件的俯视图。
图1C是根据各种示例的具有密封环的陶瓷半导体封装件的侧视图。
图1D和图1E是根据各种示例的接地屏蔽件的俯视图。
图2A是根据各种示例的具有密封环的陶瓷半导体封装件的透视图。
图2B是根据各种示例的具有密封环的陶瓷半导体封装件的俯视图。
图2C和图2D是根据各种示例的具有密封环的陶瓷半导体封装件的侧视图。
图3A是根据各种示例的具有位于密封环上的金属盖的陶瓷半导体封装件的透视图。
图3B是根据各种示例的具有位于密封环上的金属盖的陶瓷半导体封装件的俯视图。
图3C和图3D是根据各种示例的具有位于密封环上的金属盖的陶瓷半导体封装件的侧视图。
图4是根据各种示例描绘在常规陶瓷半导体封装件和具有密封环的陶瓷半导体封装件中的插入损耗的曲线图。
图5是根据各种示例描绘在常规陶瓷半导体封装件和具有密封环的陶瓷半导体封装件中的回波损耗的曲线图。
图6A-图6I是根据各种示例的用于制造具有密封环的陶瓷半导体封装件的工艺流程的透视图、俯视图和俯视横截面图。
图7是根据各种示例的用于制造具有密封环的陶瓷半导体封装件的方法的流程图。
具体实施方式
陶瓷半导体封装件是包含覆盖多个金属层的陶瓷衬底的气密密封封装件。这种封装件中的陶瓷衬底可以包括在封装件的顶部处的腔体，并且半导体管芯可以位于该腔体的底板上。陶瓷衬底的金属层可以通过金属通孔的网络彼此耦合并与半导体管芯耦合。一个或多个金属层可包括被配置为承载高频信号(诸如在5GHz至40GHz范围内)的迹线。接地屏蔽件可以位于半导体管芯和高频信号迹线之间，以提供高频信号迹线的返回路径。然而，在许多情况下，接地屏蔽件可能包括与空白空间邻接的孔口或凹陷区域，以减少寄生电容。该孔口或空白空间可称为接地切口。孔口或凹陷区域将高频信号迹线暴露于其他金属结构，更具体地，暴露于与金属盖结合使用以气密地密封半导体管芯腔体的密封环。因此，高频信号迹线和密封环之间会发生电磁耦合，从而导致干扰和性能的衰减。
本公开描述了半导体封装件的各种示例，其中密封环与接地屏蔽件竖直对齐，而不与接地屏蔽件孔口或邻接于接地屏蔽件的凹陷区域的空白空间竖直对齐。更具体地，示例半导体封装件包括陶瓷衬底以及由陶瓷衬底覆盖的第一金属层和第二金属层。第一金属层被配置为承载至少在2GHz至38GHz频率范围内的信号。该封装件包括位于第一金属层和第二金属层上方并耦合到第一金属层的半导体管芯。该封装件包括位于半导体管芯和第一金属层之间的水平面中的接地屏蔽件。接地屏蔽件包括位于第一金属层的一部分上方的孔口。该封装件包括耦合到陶瓷衬底的顶表面的密封环。密封环具有与接地屏蔽件的区段竖直对齐的区段。接地屏蔽件的该区段位于接地屏蔽件的孔口和接地屏蔽件的水平中心之间。该封装件包括耦合到密封环的顶表面的金属盖。由于缺乏密封环和接地屏蔽件孔口之间的竖直对齐，或高频信号迹线暴露穿过的空白空间，上述电磁耦合和干扰挑战得到缓解，从而保持半导体封装件的功能完整性。本文描述的封装件在各种高速应用中是有用的，诸如射频放大器和射频合成器。
图1A是根据各种示例的具有密封环的陶瓷半导体封装件100的半透明透视图。封装件100包括陶瓷衬底102和一组金属层104。这些金属层从上到下包括金属层108、110、112、114、116和118。为了简单和清晰起见，图1A省略了该组金属层104中的至少一些金属层的一些部分。例如，金属层118可暴露于封装件100的底表面。在一些示例中，该组金属层104中的各种金属层具有不同的配置，这取决于为其设计封装件100的特定应用。接地屏蔽件106位于该组金属层104中的最顶层金属层的上方，在一些示例中，该最顶层金属层是金属层108。接地屏蔽件106为高频信号迹线(诸如下文所述的高频信号迹线122)提供返回路径。通孔120将该组金属层104中的不同金属层耦合到该组金属层104中的其他金属层。一些通孔120可以将该组金属层104中的不同金属层耦合到半导体管芯(图1A中未明确示出)。该组金属层104中的一个金属层(诸如最顶层的金属层108)包括金属高频信号迹线122。在一些示例中，信号迹线122被配置为承载具有高频(例如，2GHz至38GHz，或在20GHz至28GHz的范围内，或在包括至少20GHz至28GHz的子范围的范围内，这些范围的意义在下文中解释)的信号。封装件100还包括金属触点124，这些金属触点124耦合到该组金属层104中的一个或多个金属层。金属触点124暴露于封装件100的外部，以促进一个或多个金属层与其他部件和器件的电耦合，诸如封装件100耦合到的印刷电路板(PCB)上的信号迹线和电子器件。
封装件100包括金属密封环126。在一些示例中，金属密封环126由铁镍钴合金组成，但也可使用其他金属和合金。在一些示例中，金属密封环126被镀覆以保护金属密封环126，例如，使用合适的镀覆合金(诸如镍-金)。在一些示例中，金属密封环126具有多个构件，这些构件被耦合以形成多边形形状。例如，金属密封环126可以具有矩形形状。在一些示例中，金属密封环126具有沙漏形状，这意味着金属密封环126的两个构件彼此相对且彼此大致平行，并且金属密封环126的两个构件彼此相对且朝向封装件100的水平中心弯曲，如图所示。在一些示例中，金属密封环126的朝向封装件100的水平中心弯曲的构件可以具有彼此平行的部分。在一些示例中，金属密封环126具有圆角(rounded corner)，并且在其他示例中，金属密封环126具有非圆角或圆角与非圆角的组合。预想到金属密封环126的其他形状，诸如圆形或卵形形状。在一些示例中，金属密封环126具有在50微米至500微米之间的竖直厚度，超过该范围的厚度是不利的，因为成本会增加且封装轮廓更高，这是不可取的，而且低于该范围的厚度是不利的，因为它们损害了气密性能。在一些示例中，金属密封环126具有在250微米至500微米之间的水平宽度，高于该范围的宽度是不利的，因为成本会增加且可容纳的最大管芯尺寸减小，而且低于该范围的宽度是不利的，因为气密性能会受损。在一些示例中，金属密封环126位于金属(例如，镀覆)层129上，该金属(例如，镀覆)层129被镀覆在陶瓷衬底102的顶表面上。在一些示例中，金属层129具有与金属密封环126相同或相似的形状。在一些示例中，金属层129在水平方向上比金属密封环126宽。在一些示例中，金属层129具有在0.5毫米至2毫米之间的水平宽度，大于此范围的宽度是不利的，因为不可接受地增加了成本，而且小于此范围的宽度是不利的，因为存在制造中的重大困难。
如图所示，接地屏蔽件106包括导致在接地屏蔽件106的水平面中形成空白空间128的凹陷区域127。尽管本文中使用了术语“空白空间”，但其意在表示接地屏蔽件106的凹陷性质，并且在一些示例中，空白空间128可以是空的，而在其他示例中，空白空间128可以用电介质或其他合适的材料填充。不管在空白空间中是否存在这种材料，为了简单和一致起见，仍然使用术语“空白空间”。金属密封环126与每个空白空间128水平分开至少0.45毫米。空白空间128将信号迹线122暴露于空白空间128正上方的空间(例如，与空白空间128竖直对齐)。尽管有这种暴露，但信号迹线122上承载的高频信号不会与金属密封环126电磁耦合，因此不会干扰金属密封环126。这是因为金属密封环126的形状和尺寸被设计成金属密封环126与接地屏蔽件106竖直对齐但不与空白空间128竖直对齐。换句话说，金属密封环126具有与接地屏蔽件106的区段竖直对齐的区段，其中接地屏蔽件106的该区段位于接地屏蔽件106的空白空间128和接地屏蔽件106的水平中心之间。在一些示例中，空白空间128和金属密封环126之间的最小水平距离为0.45毫米，其中较小的距离是不利的，因为它使金属密封环126和信号迹线122不可接受地容易受到电磁耦合和干扰。在一些示例中，信号迹线122和金属密封环126之间的最小竖直距离为0.75毫米，其中较小的距离是不利的，因为它使金属密封环126和信号迹线122不可接受地容易受到电磁耦合和干扰。
图1B是根据各种示例的陶瓷半导体封装件100的俯视图。图1C是根据各种示例的陶瓷半导体封装件100的侧视图。
在操作中，耦合到竖直延伸穿过接地屏蔽件106的中心的通孔120的半导体管芯(图1A-图1C中未明确示出)在高频信号迹线122上发射和接收高频信号。信号迹线122和金属密封环126之间的意外电磁耦合的可能性通过金属密封环126的任何部分都没有与信号迹线122所穿过暴露的空白空间128竖直对齐的事实来减轻。相反，金属密封环126与接地屏蔽件106竖直对齐。通过上述空白空间128和金属密封环126之间的最小水平距离，并且通过上述信号迹线122和金属密封环126之间的最小竖直距离，进一步减轻了上述意外电磁耦合的可能性。
图1D和图1E是根据各种示例的接地屏蔽件106的俯视图。图1D和图1E提供了接地屏蔽件106的形状的清晰无障碍视图。图1D中的示例接地屏蔽件106包括凹陷区域127和由凹陷区域127形成的空白空间128。在其他示例中，诸如在图1E中，可以在接地屏蔽件106中形成孔口130来代替空白空间128。在这样的示例中，上面参考空白空间128所提供的描述也适用于孔口130。金属密封环126被定位成水平远离每个孔口130至少0.25毫米。尽管图1D中仅示出了两个空白空间128，但可以包括任意数量的空白空间128，并且可以相应地调整金属密封环126的形状，使得金属密封环126不与任何空白空间128竖直对齐。类似地，尽管图1E中仅示出了两个孔口130，但可以包括任意数量的孔口，并且可以相应地调整金属密封环126的形状，使得金属密封环126不与任何孔口130竖直对齐。
图2A是根据各种示例的具有密封环的陶瓷半导体封装件100的透视图。图2A中所示的视图与图1A中的视图类似，只是封装件100不再被描绘为是半透明的。如图所示，封装件100包括腔体200，半导体管芯132定位于腔体200内。例如，半导体管芯132可以位于腔体200的底板上，其中半导体管芯132的器件侧面上的导电端子耦合到延伸穿过接地屏蔽件106(图1A)和腔体200的底板的通孔120。半导体管芯132的器件侧面是在其上和/或在其中形成电路的半导体管芯132的表面。在一些示例中，腔体200的形状与金属密封环126的形状匹配。例如，金属密封环126和腔体200都可以具有沙漏形状，或者金属密封环126和腔体200都可以具有矩形形状，或者金属密封环126和腔体200都可以具有圆形形状。在一些示例中，金属密封环126和腔体200具有不同的形状。不管金属密封环126和腔体200的形状如何，金属密封环126都环绕腔体200，使得整个腔体200在水平方向上位于金属密封环126的边界内。图2B是根据各种示例的封装件100的俯视图。图2C和图2D是根据各种示例的封装件100的侧视图。
图3A是根据各种示例的具有位于密封环126上并耦合到密封环126的金属盖300的封装件100的透视图。图3B是根据各种示例的图3A的结构的俯视图。图3C和图3D是根据各种示例的图3A的结构的侧视图。如下所述，在应用金属盖300期间，封装件100是气密密封的。
图4是根据各种示例的描绘在常规陶瓷半导体封装件和具有密封环的陶瓷半导体封装件中的插入损耗的曲线图400，如上文参考图1A-图3D所述的示例。在本公开的上下文中，插入损耗是由半导体管芯132(例如，图2A)发送并沿高频信号迹线122传播的高频信号所经历的传输损耗。插入损耗还可以包括由封装件100外部的另一器件发送并沿着信号迹线122朝向半导体管芯132传播的信号所经历的传输损耗。插入损耗是指由于在传输线中插入器件而导致的信号功率的损耗。回波损耗是相对于由传输线中的不连续体所反射的信号功率而言的度量。希望具有低插入损耗和高回波损耗。在图4中，x轴以GHz为单位表示频率，并且y轴以分贝(dB)为单位表示插入损耗。曲线404描绘了与常规陶瓷半导体封装相关联(更具体地说，沿着暴露于密封环且与密封环电磁耦合的高频信号迹线)的插入损耗。相比之下，曲线402描绘了与本文所述的封装件100相关联(更具体地说，沿着高频信号迹线122)的插入损耗，如上文所述，高频信号迹线122未暴露于金属密封环126。如曲线图400所示，曲线404的在2GHz至38GHz频率范围内的插入损耗始终大于曲线402的在2GHz至38GHz频率范围内的插入损耗。在该范围之外，曲线402没有清楚地展示出优于曲线404的插入损耗。曲线404(如数字406所示)在20GHz至28GHz范围内的插入损耗特别明显，而曲线402在相同的20GHz至28GHz范围内的插入损耗显著较小。
图5是根据各种示例描绘在常规陶瓷半导体封装件和封装件100中的回波损耗的曲线图500。x轴以GHz为单位表示频率，并且y轴以dB为单位表示回波损耗。曲线502表示常规陶瓷半导体封装件的回波损耗，并且曲线504表示封装件100的回波损耗。如图所示，在2GHz至38GHz的范围内，曲线504表示相对于曲线502的优越回波损耗性能。
图6A-图6I是根据各种示例的用于制造具有密封环的陶瓷半导体封装件的工艺流程的透视图、俯视图和俯视横截面图。图7是根据各种示例的用于制造具有密封环的陶瓷半导体封装件的方法700的流程图。因此，现在并行描述图6A-图6I的工艺流程和方法700。
方法700开始于形成相互耦合(例如预切单(pre-singulation))的多个陶瓷衬底(702)。陶瓷衬底的形成是一个迭代过程，其中每次迭代包括将原始陶瓷材料(例如粉末)浇铸到胶带片上，将陶瓷材料切割成面板，形成面板框架，在面板中冲压通孔，用合适的金属或合金填充通孔，执行丝网印刷以形成金属层，以及层压由该迭代产生的结构。方法700包括切单多个陶瓷衬底以产生个体陶瓷衬底(704)，在适当温度下共烘烤(co-firing)陶瓷衬底(706)，以及钎焊和镀覆陶瓷衬底的暴露的金属(例如，金属触点124)(708)。
方法700包括使用倒装芯片配置将半导体管芯定位在陶瓷衬底的腔体中，使得半导体管芯的器件侧面被耦合到腔体的底板(710)。图6A是通过执行步骤710所产生的结构的透视图；图6B是通过执行步骤710所产生的结构的俯视图；并且图6C是通过执行步骤710所产生的结构的俯视横截面图。
方法700包括分配和固化半导体管芯底部填料(712)以及分配和镀覆金属密封环(714)。图6D是图6C的结构的透视图，但是添加了半导体管芯底部填料(在该视图中不可见，因为它位于半导体管芯132下方)、陶瓷衬底102的顶表面上的金属层129以及金属层129上的金属密封环126。图6E是图6D的结构的俯视图，并且图6F是图6D的结构的俯视横截面图。在一些示例中，如数字602所示，腔体200和半导体管芯132的尺寸和形状被设计成围绕半导体管芯132的周界提供1毫米-3毫米的间隙。在半导体管芯132和半导体管芯132的所有侧面上的腔体200之间提供1毫米-3毫米的最小距离为底部填料毛细管提供足够的空间，以便用半导体管芯底部填料(例如，经由区域600)进入并填充半导体管芯132的底侧。提供小于1毫米的间隙会导致用于此目的的空间不足，并且提供大于3毫米的间隙会导致不必要的大腔体，从而导致不必要的大封装件100。
金属层129的形成可包括在陶瓷衬底102的顶表面上镀覆适当的金属或合金(诸如镍-金)。金属密封环126的形成包括在金属层129的顶表面上分配适当的金属或合金(诸如铁镍钴合金)，并且随后用适当的金属或合金(诸如镍-金)镀覆金属密封环126的暴露的表面。
方法700包括将金属盖耦合到金属密封环的顶表面(716)。可以使用任何合适的技术将金属盖熔合到金属密封环上，诸如电子束焊接技术。真空可能有助于金属盖的应用，以促进气密密封。图6G是图6F的结构的透视图，但添加了金属盖300。图6H是图6G的结构的俯视图。图6I是图6G的结构的俯视横截面图。
整个说明书中使用了术语“耦合”。该术语可涵盖实现与本说明书一致的功能关系的连接、通信或信号路径。例如，如果器件A生成信号以控制器件B执行动作，则在第一示例中，器件A耦合到器件B，或者，在第二示例中，如果中间部件C没有实质性地改变器件A和器件B之间的功能关系，使得器件B经由器件A生成的控制信号而被器件A控制，则器件A通过中间部件C耦合到器件B。
制造商可在制造时对“配置为”执行任务或功能的器件进行配置(例如，编程和/或硬接线)，以执行该功能，和/或可在制造后由用户配置(或重新配置)以执行该功能和/或其他附加或替代功能。配置可以通过器件的固件和/或软件编程、通过器件的硬件部件和互连的构造和/或布局，或其组合来实现。
除非另有说明，否则在某个值之前的“约”、“大约”或“基本上”是指所述值的+/-10％。在权利要求的范围内，有可能在所描述的实施例中进行修改且其他实施例是可能的。

Claims (22)

1.一种半导体封装件，其包括：
陶瓷衬底；
由所述陶瓷衬底覆盖的第一金属层和第二金属层，所述第一金属层被配置为承载至少在20GHz至28GHz频率范围内的信号；
半导体管芯，其位于所述第一金属层和所述第二金属层上方并耦合到所述第一金属层；
接地屏蔽件，其位于所述半导体管芯和所述第一金属层之间的水平面中，所述接地屏蔽件包括在所述第一金属层的一部分上方的孔口；
金属密封环，其耦合到所述陶瓷衬底的顶表面，所述金属密封环具有与所述接地屏蔽件的区段竖直对齐的区段，其中所述接地屏蔽件的所述区段在所述接地屏蔽件的所述孔口和所述接地屏蔽件的水平中心之间；以及
金属盖，其耦合到所述金属密封环的顶表面。
2.根据权利要求1所述的半导体封装件，其进一步包括水平地环绕所述半导体管芯的在1毫米至3毫米之间的间隙。
3.根据权利要求1所述的半导体封装件，其中所述金属密封环被定位成水平远离所述孔口至少0.25毫米。
4.根据权利要求1所述的半导体封装件，其中所述金属密封环具有沙漏形状。
5.根据权利要求1所述的半导体封装件，其中所述金属密封环具有矩形形状。
6.根据权利要求1所述的半导体封装件，其中所述陶瓷衬底包括腔体，所述半导体管芯被定位在所述腔体中，并且其中所述腔体具有沙漏形状。
7.根据权利要求1所述的半导体封装件，其中所述金属密封环和所述第一金属层竖直分开至少0.75毫米。
8.一种半导体封装件，其包括：
衬底；
由所述衬底覆盖的金属层，所述金属层被配置为承载在2GHz至38GHz的频率范围内的信号；
半导体管芯，其耦合到所述金属层；
在所述金属层和所述半导体管芯之间的接地屏蔽件，所述接地屏蔽件具有凹陷区域，所述凹陷区域沿着所述接地屏蔽件的周界并且邻接与所述接地屏蔽件相同的水平面中的空白空间，所述空白空间与所述金属层的第一区段竖直对齐，所述接地屏蔽件与所述金属层的第二区段对齐，所述第二区段比所述第一区段更接近所述半导体封装件的中心；
金属密封环，其与所述接地屏蔽件竖直对齐，而不与所述空白空间竖直对齐；以及
金属盖，其耦合到所述金属密封环的顶表面。
9.根据权利要求8所述的半导体封装件，其进一步包括水平地环绕所述半导体管芯的在1毫米至3毫米之间的间隙。
10.根据权利要求8所述的半导体封装件，其中所述金属密封环和所述空白空间水平分开至少0.45毫米。
11.根据权利要求8所述的半导体封装件，其中所述金属密封环具有沙漏形状。
12.根据权利要求8所述的半导体封装件，其中所述衬底包括腔体，所述半导体管芯被定位在所述腔体中，并且其中所述腔体具有沙漏形状。
13.根据权利要求8所述的半导体封装件，其中所述金属密封环和所述金属层竖直分开至少0.75毫米。
14.根据权利要求8所述的半导体封装件，其中所述金属密封环与所述接地屏蔽件的区段竖直对齐，所述接地屏蔽件的所述区段水平定位在所述空白空间与所述接地屏蔽件的水平中心之间。
15.一种方法，其包括：
形成陶瓷衬底，其包括：
腔体；
第一金属层，其位于所述腔体的底板下方，所述第一金属层被配置为传导频率范围为2GHz至38GHz的信号；以及
接地屏蔽件，其位于所述第一金属层和所述腔体的所述底板之间，所述接地屏蔽件具有邻接空白空间的凹陷区域，所述空白空间与所述接地屏蔽件处于相同的水平面内；
将半导体管芯的器件侧面耦合到延伸穿过所述腔体的底板的导电端子，在环绕所述半导体管芯的水平面内存在1毫米至3毫米之间的间隙；
在所述陶瓷衬底的顶表面上镀覆金属层；以及
在所述金属层上形成金属密封环，所述密封环与所述接地屏蔽件竖直对齐，而不与所述空白空间竖直对齐。
16.根据权利要求15所述的方法，其还包括将金属盖耦合到所述金属密封环的顶表面。
17.根据权利要求15所述的方法，其还包括镀覆所述金属密封环。
18.根据权利要求15所述的方法，其中所述金属密封环具有沙漏形状。
19.根据权利要求15所述的方法，其中所述腔体具有沙漏形状。
20.根据权利要求15所述的方法，其中所述金属密封环和所述空白空间水平分开至少0.45毫米。
21.根据权利要求15所述的方法，其中所述密封环与所述接地屏蔽件的区段竖直对齐，所述接地屏蔽件的所述区段水平定位在所述空白空间与所述接地屏蔽件的水平中心之间。
22.根据权利要求15所述的方法，其还包括使用1毫米至3毫米的间隙以在所述半导体管芯和所述腔体的所述底板之间分配底部填料。
CN202210598309.XA 2021-05-31 2022-05-30 陶瓷半导体封装密封环 Pending CN115483193A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/335,010 2021-05-31
US17/335,010 US11587891B2 (en) 2021-05-31 2021-05-31 Ceramic semiconductor package seal rings

Publications (1)

Publication Number Publication Date
CN115483193A true CN115483193A (zh) 2022-12-16

Family

ID=84194295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210598309.XA Pending CN115483193A (zh) 2021-05-31 2022-05-30 陶瓷半导体封装密封环

Country Status (2)

Country Link
US (2) US11587891B2 (zh)
CN (1) CN115483193A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
JP2010034212A (ja) * 2008-07-28 2010-02-12 Toshiba Corp 高周波セラミックパッケージおよびその作製方法
JP5377096B2 (ja) * 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package

Also Published As

Publication number Publication date
US20220384369A1 (en) 2022-12-01
US20230197642A1 (en) 2023-06-22
US11881460B2 (en) 2024-01-23
US11587891B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
US10849257B2 (en) Module
US7488903B2 (en) Method for manufacturing circuit modules and circuit module
EP1775765B1 (en) Multilayer dielectric substrate and semiconductor package
US7217993B2 (en) Stacked-type semiconductor device
US6137693A (en) High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
EP0942470B1 (en) High-frequency semiconductor device
JP2007157891A (ja) 回路モジュールおよびその製造方法
US20130012145A1 (en) Radio module and manufacturing method therefor
JP7111112B2 (ja) 高周波モジュール
KR102711765B1 (ko) 전자 소자 모듈 및 그 제조 방법
WO2017043621A1 (ja) 高周波モジュール
JP2008244289A (ja) 電磁シールド構造
US20190378802A1 (en) Electronic component module
JP4692152B2 (ja) 回路モジュール及びその製造方法
CN110506457B (zh) 高频模块
US6140698A (en) Package for microwave and mm-wave integrated circuits
CN115483193A (zh) 陶瓷半导体封装密封环
TWI663663B (zh) 電子封裝構件及其製作方法
EP3758136A1 (en) Electronic circuit
US10172230B1 (en) Surface mount technology device
US12040265B2 (en) High-frequency ceramic packages with modified castellation and metal layer architectures
CN221783208U (zh) 芯片封装模组
CN107710901B (zh) 高频模块及其制造方法
US11744019B2 (en) Component mounted on circuit board
CN219626637U (zh) 电路模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination