JP4692152B2 - 回路モジュール及びその製造方法 - Google Patents

回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP4692152B2
JP4692152B2 JP2005241271A JP2005241271A JP4692152B2 JP 4692152 B2 JP4692152 B2 JP 4692152B2 JP 2005241271 A JP2005241271 A JP 2005241271A JP 2005241271 A JP2005241271 A JP 2005241271A JP 4692152 B2 JP4692152 B2 JP 4692152B2
Authority
JP
Japan
Prior art keywords
module substrate
hole
substrate
shield case
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005241271A
Other languages
English (en)
Other versions
JP2007059533A (ja
Inventor
誠 河岸
勉 家木
和之 湯田
宏樹 河端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005241271A priority Critical patent/JP4692152B2/ja
Publication of JP2007059533A publication Critical patent/JP2007059533A/ja
Application granted granted Critical
Publication of JP4692152B2 publication Critical patent/JP4692152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、電磁シールド機能を備えた回路モジュール、特にモジュール基板の裏面に端子電極が形成されたLGA型あるいはBGA型に適した回路モジュールに関するものである。
従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に用いられる電圧制御発振器(VCO)やアンテナスイッチなどの回路モジュールにおいて、モジュール基板の上に搭載された回路部品から発生する電磁波の漏洩を防止し、あるいは外部から浸入する電磁波を遮蔽するために、導電性のシールドケースを被せた構造の回路モジュールが知られている。
特許文献1には、モジュール基板の対向する二側面に複数の凹部を形成し、凹部の内面に電極を形成し、その一部をグランド電極とするとともに、モジュール基板の他の2辺の上面にグランド電極が形成されたシールド構造の回路モジュールが提案されている。凹部の内面のグランド電極には、シールドケースの下端開口部の対向する2辺から突設した爪部を嵌合して接続するとともに、シールドケースの他の2辺をモジュール基板の上面に形成したグランド電極に半田付けした構造となっている。
上記構造の場合、モジュール基板の側面には、グランド電極を形成した凹部のほかに入出力端子電極を形成した凹部も形成されており、この入出力端子電極はモジュール基板の側面から上面へ回り込む配線電極と接続されている。そのため、シールドケースをモジュール基板に被せたとき、シールドケースの下端と入出力端子電極に接続される配線電極とが近接し、両者が接触する恐れがある。そのため、シールドケースの下端の配線電極と近接する位置に切欠部を形成しているが、この切欠部から信号が漏洩し、シールド性能を低下させるという問題を生じる。
特許第2938820号公報
そこで、本発明の目的は、シールドケースとモジュール基板との隙間をなくし、良好なシールド性能が得られる回路モジュール及びその製造方法を提供することにある。
上記目的は請求項1に係る回路モジュール及び請求項2に係る回路モジュールの製造方法により達成される。
請求項1に係る発明は、モジュール基板と、上記モジュール基板の各辺の外周面に形成された、厚み方向に連続する複数の断面半円弧状の分割スルーホール溝と、前記分割スルーホール溝の内面に形成されたグランド電極と、上記モジュール基板の裏面の前記分割スルーホール溝より内側の領域に形成された端子電極と、上記モジュール基板の少なくとも表面の前記分割スルーホール溝より内側の領域に形成された配線電極と、上記モジュール基板の表面に配置され、上記配線電極に接続された回路部品と、上記モジュール基板に形成された配線電極と裏面の端子電極とを、モジュール基板の外周面を経由せずに接続するビアホール導体と、上記回路部品を覆うように上記モジュール基板の表面に配置され、下端開口部が上記モジュール基板の外周面に形成されたグランド電極と接続されたシールドケースと、を備え、上記シールドケースの下端開口部には、上記分割スルーホール溝に挿入される複数の脚部が、上記シールドケースの側壁から直線的に下方に突出するように形成され、上記脚部の両側縁が分割スルーホール溝の奥部内面に当接するように上記シールドケースの寸法が設定され、上記シールドケースの脚部以外の下端開口部を上記分割スルーホール溝以外のモジュール基板の外周部上面に当接させた状態で、上記脚部と分割スルーホール溝とを半田付けすることにより、上記シールドケースはグランド電極と接続され、かつシールドケースはモジュール基板に対して固定されていることを特徴とする回路モジュールである。
請求項2に係る発明は、複数の子基板を集合した親基板状態のモジュール基板を準備する工程であって、各子基板の各辺の境界線上に複数の円形スルーホールが形成され、各スルーホールの内面にグランド電極が形成され、各スルーホール内に半田ペーストが充填され、表面の前記スルーホールより内側の領域に配線電極が形成され、裏面の前記スルーホールより内側の領域に、前記配線電極とビアホール導体を介して接続された端子電極が形成されたモジュール基板を準備する工程と、前記親基板状態のモジュール基板の配線電極上に回路部品を搭載する工程と、前記親基板状態のモジュール基板上の各子基板に対応した位置にシールドケースを、その側壁の下端部が前記モジュール基板の上面に当接するように配置する工程であって、前記シールドケースは、その側壁から直線的に下方に突出する脚部を持ち、隣り合うシールドケースの脚部が同じスルーホールに挿入され、かつ同じスルーホールに挿入された2つの脚部の両側縁がスルーホールの対向位置の内面に当接するようにシールドケースの寸法を設定することで、隣り合うシールドケース間に所定の隙間を発生させる工程と、前記スルーホール内に充填された半田ペーストを溶融させて、前記脚部とグランド電極とを半田付けする工程と、前記親基板状態のモジュール基板を、前記境界線に沿いかつ前記スルーホールを2分割する中央位置でカットすることにより、子基板に分割する工程と、を有する回路モジュールの製造方法である。
モジュール基板の表面に搭載された回路部品から電磁波が漏洩したり、外部から浸入した電磁波ノイズによって回路部品が誤作動を起こす恐れがある。そのために、モジュール基板の表面はシールドケースによって覆われるが、シールドケースの下端開口部がモジュール基板の外周面に形成されたグランド電極と接続されるため、シールドケースをグランド電位に確実に接続できる。特に、モジュール基板の外周面にはグランド電極以外の電極(例えば入出力端子電極)が形成されていないので、シールドケースと入出力端子電極とが接触する恐れがなく、シールドケースに接触防止用の切欠部などを形成する必要がない。そのため、シールドケースの下端開口部をモジュール基板に対して隙間なく接触させることが可能になり、良好なシールド効果を発揮することができる。
好ましい実施形態によれば、モジュール基板の外周面に複数の分割スルーホール溝を形成し、グランド電極を分割スルーホール溝の内面に形成し、シールドケースの下端開口部に分割スルーホール溝に挿入される複数の脚部を形成し、シールドケースの脚部を分割スルーホール溝に挿入し、シールドケースの脚部以外の下端開口部を分割スルーホール溝以外のモジュール基板の外周部上面に当接させた状態で、脚部と分割スルーホール溝とを半田付けすることにより、シールドケースをグランド電極と接続し、シールドケースをモジュール基板に対して固定するのがよい。
分割スルーホール溝とは、親基板をスルーホールの中間位置で分割することにより形成される溝のことである。この場合には、モジュール基板の外周部に形成された分割スルーホール溝にシールドケースの脚部を挿入し、半田付けすることで、シールドケースとグランド電極との電気的接続が容易に行えると同時に、シールドケースをモジュール基板に対して安定して位置決め固定することができる。また、シールドケースの脚部以外の下端開口部が分割スルーホール溝以外のモジュール基板の外周部上面に当接するので、モジュール基板の上面をシールドケースで確実に閉鎖することができる。
上記実施形態のさらなる効果は、製造が容易になるという点である。すなわち、親基板状態のモジュール基板を準備し、各回路モジュールの輪郭に相当する位置に複数のスルーホールを形成し、その内面にグランド電極を形成しておく。この親基板のモジュール基板に回路部品を搭載し、シールドケースを装着し、半田付け(リフロー)した後、親基板のモジュール基板をスルーホールの中央位置でカットすることにより、回路モジュールを簡単に製造できる。親基板のモジュール基板を分割する際、各シールドケースの脚部がスルーホールに挿入されているため、シールドケースはモジュール基板に対して水平方向および高さ方向に精度よく保持されており、回路モジュールを量産性よく製造することができる。
他の実施形態によれば、グランド電極をモジュール基板の裏面外周部に回り込ませて形成してもよい。
この場合には、モジュール基板の側面のグランド電極をそのままグランド端子電極として用いることができる。モジュール基板の裏面外周部にはグランド端子電極が形成され、その内側領域に入出力端子電極が配列されることになる。
さらに他の実施形態によれば、グランド電極の下端部をモジュール基板の裏面の手前で終端とし、グランド電極をモジュール基板の内部を介してモジュール基板の裏面に形成されたグランド用の端子電極と接続してもよい。
この場合は、モジュール基板の下端部側面にはグランド電極が形成されないので、外部基板に接続する際、半田フィレットのように接続部がモジュールの外周部へはみ出すのを抑制でき、実装面積を小さくできる。
以上のように、本発明によれば、モジュール基板の外周面にはグランド電極だけしか形成されていないので、シールドケースの下端開口部をモジュール基板の外周面のグランド電極と接続する際、シールドケースと入出力電極とが接触する恐れがなく、シールドケースに接触防止用の切欠部などを形成する必要がない。そのため、シールドケースの下端開口部をモジュール基板に対して隙間なく接触させることが可能になり、良好なシールド効果をもつ回路モジュールを得ることができる。
以下に、本発明の実施の形態を、実施例を参照して説明する。
図1〜図3は本発明にかかる回路モジュールの第1実施例を示す。
回路モジュールAは、樹脂またはセラミックスなどの絶縁性基板よりなる四角形のモジュール基板1を備えている。モジュール基板1の上面には入出力用などの配線電極2と、グランド電極3とが形成され、これら電極2,3に対してパワーアンプ用トランジスタのような能動部品やコンデンサのような受動部品などの回路部品4が接続されている。図2に示す配線電極2およびグランド電極3のパターン形状は一例に過ぎず、これに限るものではない。モジュール基板1は単層構造であってもよいし、多層構造であってもよく、内部に配線や回路部品4が埋設された構造であってもよい。
モジュール基板1の裏面中央部には、図3に示すようにLGA型の端子電極5が格子状に配列形成されており、モジュール基板1の上面の配線電極2と裏面の端子電極5とは、モジュール基板1の厚み方向に形成されたビアホール導体6を介して接続されている。ビアホール導体6はモジュール基板1の外周面に露出していない。なお、モジュール基板1の裏面のLGA端子電極5がすべて入出力端子電極である必要はなく、一部の端子電極がグランド端子電極であってもよい。
端子電極5と接続されるのは、モジュール基板1の上面に形成された配線電極2に限定されるものではなく、例えばモジュール基板1として多層配線基板を用いる場合には、基板1の内部に設けられた配線電極と接続されてもよい。
モジュール基板1の外周面には、厚み方向に伸びる複数の分割スルーホール溝7が形成されており、各分割スルーホール溝7の内面にはグランド電極8が形成されている。この実施例では、モジュール基板1の4辺すべてに分割スルーホール溝7が形成された例を示したが、対向する2辺のみでもよい。各辺に形成される分割スルーホール溝7の個数も任意に選択できる。なお、ここでいう分割スルーホール溝7とは、親基板状態のときにモジュール基板の境界部に設けられていたスルーホールが分割されてできたもののことである。モジュール基板1の上面のグランド電極3と外周面のグランド電極8とはモジュール基板1の上面あるい内部を介して互いに接続されていてもよい。グランド電極8の下端部はモジュール基板1の裏面外周部に回り込んで形成されており、図3に示すように、LGA構造の端子電極5の外周部を取り囲んでいる。
モジュール基板1の上面には、回路部品4を覆うシールドケース10(図4参照)が固定されている。シールドケース10は導電性金属によって、下面が開口した箱型に形成されている。シールドケース10の下端開口部には、分割スルーホール溝7にそれぞれ挿入される櫛歯状あるいはフォーク状の脚部11が一体に突設されている。シールドケース10の脚部11を分割スルーホール溝7に挿入することで、脚部11以外の下端開口部の底面12が分割スルーホール溝7以外のモジュール基板1の外周部上面に当接する。そのため、シールドケース10は回路部品4が搭載されたモジュール基板1の上面をほぼ隙間なく閉鎖でき、確実なシールド効果を発揮できる。また、脚部11を分割スルーホール溝7に嵌合することで、シールドケース10をモジュール基板1に対して高さ方向および水平方向に確実に位置決めできる。脚部11の両側縁が分割スルーホール溝7の内面に接触するように寸法を設定すれば、シールドケース10はモジュール基板1に対してさらに安定に固定される。分割スルーホール溝7に挿入された脚部11は、グランド電極8に対して半田付けされる。
ここで、上記構成よりなる回路モジュールの組立方法の一例を図5を参照して説明する。
図5の(a)は、上面に回路部品4を搭載したモジュール基板1とシールドケース10とを準備した状態を示す。
図5の(b)は、モジュール基板1の上からシールドケース10を被せ、脚部11を分割スルーホール溝7に挿入した後、半田付けした状態を示す。半田Sによって脚部11が分割スルーホール溝7に固定されると同時に、シールドケース10とグランド電極8とが電気的に接続される。このとき、脚部11以外の下端開口部の底面12が分割スルーホール溝7以外のモジュール基板1の外周部上面に当接するため、回路部品4の周囲がシールドケース10によってほぼ隙間なくシールドされる。このようにして回路モジュールAが完成する。
図5の(c)は、回路モジュールAを外部基板20に対して搭載、接続した状態を示す。回路モジュールAのグランド電極8は、グランド端子電極としても利用され、外部基板20のグランド用配線21に対して半田付けされる。同図では、半田付け時の半田Sがフィレットを形成している。また、図示していないが、回路モジュールAの底面に形成されたLGA構造の端子電極5も外部基板20の入出力用配線に対して半田付けされる。
なお、ここでは回路モジュールAを外部基板20に接続するために、半田付けを用いる例について説明したが、バンプ接続することも可能である。
上記説明では、個別のモジュール基板1に対してシールドケース10を被せ、半田付けすることにより回路モジュールを完成する例を示したが、実際には親基板状態のモジュール基板1に対してシールドケース10を被せ、半田付けした後に個別のモジュール基板1にカットすることで、量産性を高めている。その製造方法を、図6,図7に従って説明する。
図6は、親基板状態のモジュール基板1Mを示す。モジュール基板1Mの各モジュール基板1の輪郭(外周部)に相当する位置には複数のスルーホール7Aが縦横に形成されている。スルーホール7Aの内面にはグランド電極8が形成されており、各スルーホール7Aには予め半田ペースト(図示せず)が充填されている。モジュール基板1Mの上には回路部品4が搭載されている。
図7は、親基板状態のモジュール基板1Mにシールドケース10を装着した状態を示す。シールドケース10の脚部11が予め半田ペーストが充填されたスルーホール7Aに挿入される。2つの子基板の境界にあるスルーホール7Aには2つのシールドケース10の脚部11が挿入されることになる。この状態でリフローを行うことにより、脚部11とグランド電極8とが接続固定される。なお、リフローにより半田ペーストが溶融し、溶融した半田が表面張力によりシールドケース10とモジュール基板1Mとの隙間を閉じる役割を果たすことで、シールド性がさらに向上する。
シールドケース10を装着した後、モジュール基板1Mを図7の破線で示すカットラインCLでカットすることにより、回路モジュールを完成する。カットラインCLはスルーホール7Aを2分割する中央位置にあるので、カットによって半円弧状の分割スルーホール溝7になり、これと同時に隣合うシールドケース10は分離される。なお、脚部11の両側縁が分割スルーホール溝7の内面に接触するようにシールドケース10の寸法を設定することで、図7に示すように隣合うシールドケース10の間に隙間が発生し、その隙間に沿ってカットCLを行うことができる。
上記のように、シールドケース10を装着し、半田付けした後にモジュール基板1Mを個別のモジュール基板1にカットするので、個々のモジュール基板1にシールドケース10を半田付けするという手間のかかる作業を行う必要がなく、量産性の高い製造を実現できる。
図8〜図10は回路モジュールの第2実施例を示す。なお、第1実施例と同一部分あるいは対応部分には同一符号を付して重複説明を省略する。
回路モジュールBのモジュール基板1は多層基板で構成され、最下層の基板1aを除く基板の外周部に分割スルーホール溝7が形成されている。つまり、分割スルーホール溝7はモジュール基板1の裏面の手前で終端となっており、グランド電極8はこの分割スルーホール溝7の内面に形成されている。グランド電極8は最下層の基板1aの上面に形成された電極13、ビアホール導体14を介してモジュール基板1の裏面中央部に形成されたグランド電極15に接続されている。グランド電極15はモジュール基板1の裏面に形成されたソルダレジスト膜16によって覆われている。モジュール基板1の裏面外周部には、グランド電極15を取り囲むように端子電極17が環状に配列されている。端子電極17は、ビアホール導体18a,18b、内部電極19a,19bを介してモジュール基板1の上面に形成された配線電極2と接続されている。ここでは、内部電極19a,19bがモジュール基板1の1つの層を介して対向するコンデンサ電極である例を示したが、互いに導通した内部配線電極であってもよい。なお、モジュール基板1の裏面外周部のLGA端子電極17はすべてが入出力端子電極である訳ではなく、一部がグランド端子電極となっており、何らかの方法でグランド電極15と接続されている。
この実施例の回路モジュールBでは、モジュール基板1の裏面中央部に大型のグランド電極15が形成されているので、モジュール基板1の裏面側のシールド性能を高めることができる。また、グランド電極15はソルダレジスト膜16で覆われているので、後述するように回路モジュールBを外部基板20に実装したとき、グランド電極15と対面する外部基板20の位置にグランド以外の配線が形成されていても、これら配線とグランド電極15とが短絡するのを防止できる。
図11は回路モジュールBの製造工程および外部基板20への実装工程を示す。
(a)では、上面に回路部品4を搭載したモジュール基板1を準備する。
(b)ではモジュール基板1の分割スルーホール溝7に半田ペーストPを充填する。実際には、親基板状態において分割前の未貫通スルーホールに半田ペーストを充填することになる。そして、シールドケース10を準備する。
(c)では、モジュール基板1に対してシールドケース10を被せ、シールドケース10の脚部11を分割スルーホール溝7に挿入するとともに、リフローソルダリング等を実施して半田Sを溶融・硬化させる。親基板状態でシールドケース10を設けた場合は、子基板に分割する。これにより、回路モジュールBが完成する。この場合も、シールドケース10の脚部11を除く下端開口部12がモジュール基板1の上面に密着するので、モジュール基板1の上面に搭載された回路部品4の周囲が確実にシールドされる。
(d)は回路モジュールBを外部基板20へ実装した状態を示す。この場合は、モジュール基板1の外周部の分割スルーホール溝7の内面に形成されたグランド電極8をグランド端子電極として用いていないので、モジュール基板1の裏面に形成されたLGA端子17のみが外部基板20の配線22に対して半田Sで接続される。なお、半田Sに代えてバンプを用いてもよい。このように、回路モジュールBの外周部に半田フィレットが形成されないので、接続部がモジュールの外周部にはみ出すことがなくなり、実装領域の面積を必要最小限に抑えることができる。
上記各実施例では、分割スルーホール溝を断面半円弧状としたが、これに限るものではなく、半長円形、半トラック形、四角溝形状など任意である。
また、シールドケースの脚部を分割スルーホール溝に挿入した後、半田で接続したが、半田に代えて導電性接着剤などの導電性接合材を用いることができる。
また、分割スルーホール溝への半田ペーストや導電性接着剤の充填とシールドケースの脚部の挿入順序を逆にしても構わない。また、分割後の子基板において、シールドケースの脚部を分割スルーホール溝に固定するものでも構わない。
さらに、本発明のシールドケースは、その下端開口部に細幅の脚部を突設した構造に限定されるものではなく、モジュール基板の外周部に分割スルーホール溝を形成したものに限定されるものでもない。要するに、シールドケースの下端開口部がモジュール基板の外周部に形成されたグランド電極に接続される構造であればよい。
本発明にかかる回路モジュールの第1実施例の断面図である。 図1に示す回路モジュールのモジュール基板の平面図である。 図1に示す回路モジュールのモジュール基板の底面図である。 シールドケースの斜視図である。 図1に示す回路モジュールの製造方法および外部基板への実装方法を示す図である。 親基板状態のモジュール基板に回路部品を搭載した状態の平面図である。 親基板状態のモジュール基板にシールドケースを装着した状態の平面図である。 本発明の第2実施例にかかる回路モジュールのモジュール基板の平面図である。 図8に示す回路モジュールのIX−IX線断面図である。 図8に示す回路モジュールのモジュール基板の底面図である。 図8に示す回路モジュールの製造方法および外部基板への実装方法を示す図である。
符号の説明
A,B 回路モジュール
1 モジュール基板
2 配線電極
4 回路部品
5 端子電極(LGA端子)
6 ビアホール導体
7 分割スルーホール溝
8 グランド電極
10 シールドケース
11 脚部

Claims (2)

  1. モジュール基板と、
    上記モジュール基板の各辺の外周面に形成された、厚み方向に連続する複数の断面半円弧状の分割スルーホール溝と、
    前記分割スルーホール溝の内面に形成されたグランド電極と、
    上記モジュール基板の裏面の前記分割スルーホール溝より内側の領域に形成された端子電極と、
    上記モジュール基板の少なくとも表面の前記分割スルーホール溝より内側の領域に形成された配線電極と、
    上記モジュール基板の表面に配置され、上記配線電極に接続された回路部品と、
    上記モジュール基板に形成された配線電極と裏面の端子電極とを、モジュール基板の外周面を経由せずに接続するビアホール導体と、
    上記回路部品を覆うように上記モジュール基板の表面に配置され、下端開口部が上記モジュール基板の外周面に形成されたグランド電極と接続されたシールドケースと、を備え、
    上記シールドケースの下端開口部には、上記分割スルーホール溝に挿入される複数の脚部が、上記シールドケースの側壁から直線的に下方に突出するように形成され、
    上記脚部の両側縁が分割スルーホール溝の奥部内面に当接するように上記シールドケースの寸法が設定され、
    上記シールドケースの脚部以外の下端開口部を上記分割スルーホール溝以外のモジュール基板の外周部上面に当接させた状態で、上記脚部と分割スルーホール溝とを半田付けすることにより、上記シールドケースはグランド電極と接続され、かつシールドケースはモジュール基板に対して固定されていることを特徴とする回路モジュール。
  2. 複数の子基板を集合した親基板状態のモジュール基板を準備する工程であって、各子基板の各辺の境界線上に複数の円形スルーホールが形成され、各スルーホールの内面にグランド電極が形成され、各スルーホール内に半田ペーストが充填され、表面の前記スルーホールより内側の領域に配線電極が形成され、裏面の前記スルーホールより内側の領域に、前記配線電極とビアホール導体を介して接続された端子電極が形成されたモジュール基板を準備する工程と、
    前記親基板状態のモジュール基板の配線電極上に回路部品を搭載する工程と、
    前記親基板状態のモジュール基板上の各子基板に対応した位置にシールドケースを、その側壁の下端部が前記モジュール基板の上面に当接するように配置する工程であって、前記シールドケースは、その側壁から直線的に下方に突出する脚部を持ち、隣り合うシールドケースの脚部が同じスルーホールに挿入され、かつ同じスルーホールに挿入された2つの脚部の両側縁がスルーホールの対向位置の内面に当接するようにシールドケースの寸法を設定することで、隣り合うシールドケース間に所定の隙間を発生させる工程と、
    前記スルーホール内に充填された半田ペーストを溶融させて、前記脚部とグランド電極とを半田付けする工程と、
    前記親基板状態のモジュール基板を、前記境界線に沿いかつ前記スルーホールを2分割する中央位置でカットすることにより、子基板に分割する工程と、を有する回路モジュールの製造方法。
JP2005241271A 2005-08-23 2005-08-23 回路モジュール及びその製造方法 Active JP4692152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005241271A JP4692152B2 (ja) 2005-08-23 2005-08-23 回路モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005241271A JP4692152B2 (ja) 2005-08-23 2005-08-23 回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007059533A JP2007059533A (ja) 2007-03-08
JP4692152B2 true JP4692152B2 (ja) 2011-06-01

Family

ID=37922776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241271A Active JP4692152B2 (ja) 2005-08-23 2005-08-23 回路モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP4692152B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785148A (zh) * 2016-08-24 2018-03-09 株式会社村田制作所 电子部件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4978639B2 (ja) * 2009-02-18 2012-07-18 ブラザー工業株式会社 プリント基板及び無線通信端末
WO2011089747A1 (ja) * 2010-01-25 2011-07-28 株式会社村田製作所 電子モジュール及び通信機
KR101926729B1 (ko) * 2011-12-08 2018-12-07 엘지이노텍 주식회사 인쇄회로기판
JP5838978B2 (ja) 2013-01-24 2016-01-06 株式会社村田製作所 セラミック積層部品
JP2016149386A (ja) * 2015-02-10 2016-08-18 パイオニア株式会社 半導体装置、電子装置、及び半導体装置の製造方法
TW201709776A (zh) * 2015-08-28 2017-03-01 斐成企業股份有限公司 電路板、電子元件的殼體及濾波器
WO2019207657A1 (ja) * 2018-04-24 2019-10-31 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145669A (ja) * 1997-11-13 1999-05-28 Murata Mfg Co Ltd 電子部品およびその製造方法
JPH11163630A (ja) * 1997-09-08 1999-06-18 Murata Mfg Co Ltd 発振器モジュール
JPH11238994A (ja) * 1998-02-19 1999-08-31 Ngk Spark Plug Co Ltd 表面実装用基板
JP2001156488A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd シールドケース付き電子部品及びその製造方法
WO2002063688A1 (fr) * 2001-02-06 2002-08-15 Hitachi, Ltd Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique
JP2002232179A (ja) * 2001-02-01 2002-08-16 Tdk Corp 電子部品保護用キャップおよびその製造方法ならびに電子装置およびその製造方法
JP2005150134A (ja) * 2003-11-11 2005-06-09 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
JP2006237137A (ja) * 2005-02-23 2006-09-07 Alps Electric Co Ltd 電子回路ユニット

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163630A (ja) * 1997-09-08 1999-06-18 Murata Mfg Co Ltd 発振器モジュール
JPH11145669A (ja) * 1997-11-13 1999-05-28 Murata Mfg Co Ltd 電子部品およびその製造方法
JPH11238994A (ja) * 1998-02-19 1999-08-31 Ngk Spark Plug Co Ltd 表面実装用基板
JP2001156488A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd シールドケース付き電子部品及びその製造方法
JP2002232179A (ja) * 2001-02-01 2002-08-16 Tdk Corp 電子部品保護用キャップおよびその製造方法ならびに電子装置およびその製造方法
WO2002063688A1 (fr) * 2001-02-06 2002-08-15 Hitachi, Ltd Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique
JP2005150134A (ja) * 2003-11-11 2005-06-09 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
JP2006237137A (ja) * 2005-02-23 2006-09-07 Alps Electric Co Ltd 電子回路ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785148A (zh) * 2016-08-24 2018-03-09 株式会社村田制作所 电子部件
CN107785148B (zh) * 2016-08-24 2020-01-03 株式会社村田制作所 电子部件

Also Published As

Publication number Publication date
JP2007059533A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
JP4692152B2 (ja) 回路モジュール及びその製造方法
JP6753514B2 (ja) 高周波モジュール
JP4650244B2 (ja) 回路モジュールおよびその製造方法
JP4816647B2 (ja) 回路モジュールの製造方法および回路モジュール
JP6950757B2 (ja) 高周波モジュール
JP2850860B2 (ja) 電子部品の製造方法
JP4178880B2 (ja) モジュール部品
US20130271928A1 (en) Circuit module and method of manufacturing the same
WO2004010499A1 (ja) モジュール部品
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
US7320604B2 (en) Electronic circuit module and method for fabrication thereof
JP2012151353A (ja) 半導体モジュール
US20060214278A1 (en) Shield and semiconductor die assembly
JP5750528B1 (ja) 部品内蔵回路基板
KR100851683B1 (ko) 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐
JP4650194B2 (ja) シールドケース付き電子部品の製造方法及びシールドケース付き電子部品
EP2725884A1 (en) Shield frame, sealed frame mounting structure, and electronic portable device
WO2019012849A1 (ja) 電子回路基板
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
JP2006211620A (ja) フィルタ及びデュプレクサ
US20170202115A1 (en) Electronic circuit module
JP2006237137A (ja) 電子回路ユニット
KR20010051817A (ko) 차폐 케이스를 구비한 전자 부품
WO2022244539A1 (ja) 電子部品モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4692152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150