JP2005150134A - 電子回路ユニット、及びその製造方法 - Google Patents

電子回路ユニット、及びその製造方法 Download PDF

Info

Publication number
JP2005150134A
JP2005150134A JP2003380774A JP2003380774A JP2005150134A JP 2005150134 A JP2005150134 A JP 2005150134A JP 2003380774 A JP2003380774 A JP 2003380774A JP 2003380774 A JP2003380774 A JP 2003380774A JP 2005150134 A JP2005150134 A JP 2005150134A
Authority
JP
Japan
Prior art keywords
claw
electronic circuit
circuit unit
hole
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003380774A
Other languages
English (en)
Other versions
JP4322633B2 (ja
Inventor
Kazumasa Koga
一正 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003380774A priority Critical patent/JP4322633B2/ja
Publication of JP2005150134A publication Critical patent/JP2005150134A/ja
Application granted granted Critical
Publication of JP4322633B2 publication Critical patent/JP4322633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 歩留まりが良く、小型で安価であると共に、半田付の精度の高い電子回路ユニット、及びその製造方法を提供する。
【解決手段】 本発明の電子回路ユニット、及びその製造方法は、シールドカバー5の爪部5dが凹部1b(貫通孔7a)の奥側(壁面側)に曲げられると、爪部5dによってシールドカバー5が回路基板1(大版基板7)に仮止めできて、半田付工程までの搬送時、シールドカバー5の保持が安定し、位置ずれを起こさず、精度の高い半田付ができると共に、特に、小型化されればされる程、精度の良い半田付ができ、且つ、爪部5dは切断面である回路基板1の側面1aから離れ、従って、カバー部5cに隣接して側面1aを位置でき、その結果、回路基板1を小さくでき、小型で安価なものが得られる。
【選択図】 図2

Description

本発明は電圧制御発振器等に適用して好適な電子回路ユニット、及びその製造方法に関する。
従来の電子回路ユニット、及びその製造方法の図面を説明すると、図10は従来の電子回路ユニットの一部切り欠き斜視図、図11は従来の電子回路ユニットの製造方法を示す説明図である。
次に、従来の電子回路ユニットの構成を図10に基づいて説明すると、回路基板51は、その側面51aに上下方向に貫通して設けられた複数の凹部51bを有すると共に、回路基板51には、一面(上面)に設けられた配線パターン52と、凹部51bの壁面に設けられたサイド電極53を有する。
そして、回路基板51には、種々の電子部品54が搭載されて、所望の電気回路が形成されている。
金属板が折曲されて形成された箱形のシールドカバー55は、四角形状の上面板55a、及びこの上面板55aの4辺から折り曲げられた4つの側面板55bからなる箱形のカバー部55cと、このカバー部55cの側面板55bの下端から突出する複数の爪部55dを有する。
そして、爪部55dは、側面板55bと面一状態で、直線状に下方に突出しており、このような構成を有するシールドカバー55は、カバー部55cで電子部品54を覆った状態で、爪部55dが凹部51b内に挿入されて、爪部55dがサイド電極53に半田56付けされている。(例えば、特許文献1参照)
このような構成を有する従来の電子回路ユニットは、爪部55dが側面板55bと面一状態で、直線状となっているため、回路基板51の切断面である側面51aと爪部55dとの間が近接すると、切断機(カッター)によって回路基板51を切断した時、爪部55dが切断機(カッター)と接触して傷つけられる(かじりを起こす)場合があるため、半田56の剥がれが生じ、このため、爪部55dから側面51aを離す必要が生じ、その結果、回路基板51が大きくなり、大型で、コスト高となる。
また、側面板55bと面一で直線状の爪部55dは、クリーム半田で保持された状態でリフロー炉へと搬送され、その搬送時、シールドカバー55の保持が不安定で、位置ずれを起こし、精度の高い半田付ができなくなり、特に、小型化されればされる程、この位置ずれが大きな障害となる。
次に、従来の電子回路ユニットの製造方法を図11に基づいて説明すると、先ず、複数の電子回路ユニットを形成するための複数の回路基板51が一体化された大版基板57を用意し、この大版基板57には、各々のシールドカバー55の爪部55dに対応させた状態で、凹部51bを形成するための複数の貫通孔57aが設けられる。
その結果、大版基板57は、隣り合うシールドカバー55の爪部55dを挿入するための貫通孔57a間において、余裕部57bが存在した状態となる。
そして、この大版基板57には、それぞれの回路基板51に対応して、電子部品54が搭載されると共に、ここでは図示していないが、貫通孔57a内には、サイド電極53となる電極部が設けられている。
次に、このような構成を有する大版基板57の貫通孔57a内には、半田マスク58を用いて、クリーム半田59を充填した後、カバー部55cで電子部品54を覆った状態で、複数のシールドカバー55の爪部55dを貫通孔57aに挿入する。
この時、爪部55dは、クリーム半田59の粘性によって保持され、この状態で大版基板57は、リフロー炉(図示せず)まで搬送されると共に、リフロー炉内に搬送して、爪部55dと貫通孔57a内の電極部を半田付けする。
次に、A−A線に沿って貫通孔57aの位置で、大版基板57が切断機(カッター)によって切断されると、個々の回路基板51に分割されて、個々の電子回路ユニットが製造されるようになっている。
このような従来の電子回路ユニットの製造方法にあっては、貫通孔57aが各々のシールドカバー55の爪部55dに対応させた状態で設けられているため、大版基板57に余裕部57bが存在し、大版基板57の歩留まりが悪く、コスト高になる。
また、爪部55dが側面板55bと面一状態で、直線状となっているため、大版基板57の切断位置(A−A線)を爪部55dに近接すると、切断機(カッター)によって回路基板51を切断した時、爪部55dが切断機(カッター)と接触して傷つけられる(かじりを起こす)場合があるため、半田56の剥がれが生じ、このため、カッターを爪部55dから離す必要が生じ、その結果、回路基板51が大きくなり、大型で、コスト高となる。
また、爪部55dは、クリーム半田59で保持された状態でリフロー炉へと搬送され、その搬送時、シールドカバー55の保持が不安定で、位置ずれを起こし、精度の高い半田付ができなくなり、特に、小型化されればされる程、この位置ずれが大きな障害となる。
特開平10−13078号公報
従来の電子回路ユニットは、爪部55dが側面板55bと面一状態で、直線状となっているため、回路基板51の切断面である側面51aと爪部55dとの間が近接すると、切断機(カッター)によって回路基板51を切断した時、爪部55dが切断機(カッター)と接触して傷つけられる(かじりを起こす)場合があるため、半田56の剥がれが生じ、このため、爪部55dから側面51aを離す必要が生じ、その結果、回路基板51が大きくなり、大型で、コスト高になるという問題がある。
また、側面板55bと面一で直線状の爪部55dは、クリーム半田で保持された状態でリフロー炉へと搬送され、その搬送時、シールドカバー55の保持が不安定で、位置ずれを起こし、精度の高い半田付ができなくなり、特に、小型化されればされる程、この位置ずれが大きな障害になるという問題がある。
また、従来の電子回路ユニットの製造方法にあっては、貫通孔57aが各々のシールドカバー55の爪部55dに対応させた状態で設けられているため、大版基板57に余裕部57bが存在し、大版基板57の歩留まりが悪く、コスト高になるという問題がある。
また、爪部55dが側面板55bと面一状態で、直線状となっているため、大版基板57の切断位置(A−A線)を爪部55dに近接すると、切断機(カッター)によって半田56の剥がれが生じるため、カッターを爪部55dから離す必要が生じ、その結果、回路基板51が大きくなり、大型で、コスト高になるという問題がある。
また、爪部55dは、クリーム半田59で保持された状態でリフロー炉へと搬送され、その搬送時、シールドカバー55の保持が不安定で、位置ずれを起こし、精度の高い半田付ができなくなり、特に、小型化されればされる程、この位置ずれが大きな障害になるという問題がある。
そこで、本発明は歩留まりが良く、小型で安価であると共に、半田付の精度の高い電子回路ユニット、及びその製造方法を提供することを目的とする。
上記課題を解決するための第1の解決手段として、配線パターンが設けられ、電子部品が搭載された回路基板と、この回路基板の側面に、上下方向に貫通して設けられた凹部と、この凹部の壁面に設けられたサイド電極と、前記電子部品を覆った状態で前記回路基板に取り付けられたシールドカバーとを備え、前記シールドカバーは、前記電気部品を覆うカバー部と、前記凹部内に挿入される爪部を有し、前記爪部は、前記凹部内に挿入されると共に、前記凹部の奥部側に曲げられた状態で、前記サイド電極に半田付けされた構成とした。
また、第2の解決手段として、前記爪部は、前記カバー部との結合部である根本部を基準にして、先端部が前記凹部の奥部側に位置するように、斜め形状に曲げられた構成とした。
また、第3の解決手段として、複数の電子回路ユニットを形成するための複数の回路基板が一体となった大版基板と、この大版基板のそれぞれの前記回路基板に搭載された電子部品と、隣り合う前記回路基板間の位置で前記大版基板に設けられ、前記回路基板の凹部となる複数の貫通孔と、この貫通孔の壁面に設けられ、前記回路基板のサイド電極となる電極部と、カバー部、及びこのカバー部から突出した爪部を有するシールドカバーとを備え、前記カバー部によって前記電子部品を覆った状態で、複数の前記シールドカバーの前記爪部を前記貫通孔に挿入する爪挿入工程と、前記爪部を前記貫通孔の壁面側に曲げる爪曲げ工程と、前記爪部を前記電極部に半田付けする半田付工程と、前記貫通孔の位置で、前記大版基板を切断して個々の前記回路基板に分割する切断工程とを備えた製造方法とした。
また、第4の解決手段として、前記貫通孔は、隣り合う前記シールドカバーの隣り合う前記爪部が挿入可能となった共用貫通孔で構成された製造方法とした。
また、第5の解決手段として、隣り合う前記爪部は、1つの治具によって同時に前記爪曲げ工程を行うようにした製造方法とした。
また、第6の解決手段として、前記爪部と前記貫通孔の壁面との間に糸半田が配置され、前記爪曲げ工程によって、前記糸半田が前記爪部と前記貫通孔の壁面との間に仮止めされると共に、前記糸半田によって前記半田付工程を行うようにした製造方法とした。
また、第7の解決手段として、前記貫通孔にクリーム半田が設けられた後に、前記爪曲げ工程を行う、或いは、前記爪曲げ工程の後に、前記貫通孔にクリーム半田が設けられ、前記クリーム半田によって前記半田付工程を行うようにした製造方法とした。
また、第8の解決手段として、前記半田付工程は、リフロー炉による加熱によって行うようにした製造方法とした。
また、第9の解決手段として、前記シールドカバーを配置した一面と反対側の前記大版基板の他面側からカッターによって、前記切断工程を行うようにした製造方法とした。
本発明の電子回路ユニットは、配線パターンが設けられ、電子部品が搭載された回路基板と、この回路基板の側面に、上下方向に貫通して設けられた凹部と、この凹部の壁面に設けられたサイド電極と、電子部品を覆った状態で回路基板に取り付けられたシールドカバーとを備え、シールドカバーは、電気部品を覆うカバー部と、凹部内に挿入される爪部を有し、爪部は、凹部内に挿入されると共に、凹部の奥部側に曲げられた状態で、サイド電極に半田付けされた構成とした。
このように、シールドカバーの爪部が凹部の奥側に曲げられると、爪部によってシールドカバーが回路基板に仮止めできて、半田付工程までの搬送時、シールドカバーの保持が安定し、位置ずれを起こさず、精度の高い半田付ができると共に、特に、小型化されればされる程、精度の良い半田付ができる。
また、シールドカバーの爪部が凹部の奥側に曲げられた状態で半田付けされると、爪部は切断面である回路基板の側面から離れ、従って、回路基板の切断面である側面とカバー部との間が近接した状態で、切断機(カッター)によって切断されても、爪部上の半田は、切断機(カッター)と接触せず、従って、半田のかじりが無くなって、半田の剥がれが無く、その結果、カバー部に隣接して側面を位置できて、回路基板を小さくでき、小型で安価なものが得られる。
また、爪部は、カバー部との結合部である根本部を基準にして、先端部が凹部の奥部側に位置するように、斜め形状に曲げられたため、爪部の曲げ加工が容易となって、生産性が良く、安価なものが得られる。
また、複数の電子回路ユニットを形成するための複数の回路基板が一体となった大版基板と、この大版基板のそれぞれの回路基板に搭載された電子部品と、隣り合う回路基板間の位置で大版基板に設けられ、回路基板の凹部となる複数の貫通孔と、この貫通孔の壁面に設けられ、回路基板のサイド電極となる電極部と、カバー部、及びこのカバー部から突出した爪部を有するシールドカバーとを備え、カバー部によって電子部品を覆った状態で、複数のシールドカバーの爪部を貫通孔に挿入する爪挿入工程と、爪部を貫通孔の壁面側に曲げる爪曲げ工程と、爪部を電極部に半田付けする半田付工程と、貫通孔の位置で、大版基板を切断して個々の回路基板に分割する切断工程とを備えた製造方法とした。
このように、シールドカバーの爪部が貫通孔の壁面側に曲げられると、爪部によってシールドカバーが大版基板に仮止めできて、半田付工程までの搬送時、シールドカバーの保持が安定し、位置ずれを起こさず、精度の高い半田付ができると共に、特に、小型化されればされる程、精度の良い半田付ができる。
また、シールドカバーの爪部が貫通孔の壁面側に曲げられた状態で半田付けされると、爪部は大版基板の切断面から離れ、従って、大版基板の切断面とカバー部との間が近接した状態で、切断機(カッター)によって切断されても、爪部上の半田は、切断機(カッター)と接触せず、従って、半田のかじりが無くなって、半田の剥がれが無く、その結果、カバー部に隣接して側面を位置できて、回路基板を小さくでき、小型で安価なものが得られる。
また、貫通孔は、隣り合うシールドカバーの隣り合う爪部が挿入可能となった共用貫通孔で構成されたため、大版基板の余裕部を無くすることができて、歩留まりが良く、安価なものが得られる。
また、隣り合う爪部は、1つの治具によって同時に爪曲げ工程を行うようにしたため、治具を少なくできると共に、製造性が良く、安価なものが得られる。
また、爪部と貫通孔の壁面との間に糸半田が配置され、爪曲げ工程によって、糸半田が爪部と貫通孔の壁面との間に仮止めされると共に、糸半田によって半田付工程を行うようにしたため、半田付工程までの搬送時、シールドカバーの保持が安定し、位置ずれを起こさず、精度の高い半田付ができると共に、特に、小型化されればされる程、精度の良い半田付ができる。
また、貫通孔にクリーム半田が設けられた後に、爪曲げ工程を行う、或いは、爪曲げ工程の後に、貫通孔にクリーム半田が設けられ、クリーム半田によって半田付工程を行うようにしたため、半田付工程までの搬送時、シールドカバーの保持が安定し、位置ずれを起こさず、精度の高い半田付ができると共に、特に、小型化されればされる程、精度の良い半田付ができる。
また、半田付工程は、リフロー炉による加熱によって行うようにしたため、既存の装置を利用できて、安価なものが得られる。
また、シールドカバーを配置した一面と反対側の大版基板の他面側からカッターによって、切断工程を行うようにしたため、シールドカバーのカバー部の傷を少なくできて、商品価値の良好なものが得られる。
本発明の電子回路ユニット、及びその製造方法の図面を説明すると、図1は本発明の電子回路ユニットの正面図、図2は本発明の電子回路ユニットの要部断面図、図3は本発明の電子回路ユニットの下面図、図4は本発明の電子回路ユニットに係り、シールドカバーを裏返した状態の斜視図である。
また、図5は本発明の電子回路ユニットの製造方法に係り、大版基板の要部の平面図、図6は本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪挿入工程を示す平面図、図7は本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪挿入工程を示す下面図、図8は本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪挿入工程を示す断面図、図9は本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪曲げ工程を示す断面図である。
次に、本発明の電子回路ユニットの構成を図1〜図4に基づいて説明すると、樹脂基板やセラミック基板等からなる回路基板1は、外周部に位置する側面1aと、この側面1aに上下方向に貫通して設けられた複数の凹部1bを有する。
この回路基板1の一面(上面)には、配線パターン2が設けられると共に、凹部1bの壁面には、サイド電極3が設けられ、そして、回路基板1には、種々の電子部品4が搭載されて、所望の電気回路が形成されている。
金属板が折曲されて形成された箱形のシールドカバー5は、四角形状の上面板5a、及びこの上面板5aの4辺から折り曲げられた4つの側面板5bからなる箱形のカバー部5cと、このカバー部5cの側面板5bの下端から突出する複数の爪部5dを有する。
そして、爪部5dは、カバー部5cとの結合部である根本部を基準にして、先端部が内方(凹部1bの奥部側)に位置するように、斜め形状に曲げられており、このような構成を有するシールドカバー5は、カバー部5cで電子部品4を覆った状態で、爪部5dが凹部1b内に挿入されて、爪部5dがサイド電極3に半田6付けされている。
また、爪部5dは、凹部1b内に挿入された後、曲げられるようになると共に、
爪部5dは、曲げによって、切断面である側面1aから離れた状態で、サイド電極3に半田6付けされた状態となる。
なお、爪部5dの曲げ形状は、上記実施例以外の形状が種々適用できること勿論である。
次に、本発明の電子回路ユニットの製造方法を図5〜図9に基づいて説明すると、先ず、図5に示すように、複数の電子回路ユニットを形成するための複数の回路基板1が一体化された大版基板7を用意する。
この図5では、二点鎖線で囲まれた部分で1つの回路基板1が構成されており、この大版基板7には、隣り合う回路基板1間に複数の貫通孔7aが設けられている。
そして、この貫通孔7aは、凹部1bを形成するためのものであると共に、隣り合うシールドカバー5の隣り合う爪部5dが挿入される共用の貫通孔となっている。
また、ここでは図示しないが、大版基板7には、それぞれの回路基板1に対応して、電子部品4が搭載されると共に、貫通孔7a内には、サイド電極3となる電極部が設けられている。
次に、図6〜図8に示すように、カバー部5cで電子部品54を覆った状態で、複数のシールドカバー5の爪部5dを貫通孔7aに挿入する爪挿入工程を行う。
この時、1つの貫通孔7a内には、隣り合うシールドカバー5の隣り合う爪部5dが挿入されると共に、隣り合う爪部5dは、互いに隙間を持った状態で対向した状態で配置される。
次に、図9に示すように、貫通孔7aの壁面と爪部5dとの間に糸半田8を介在させた状態で、治具9によって爪部5dを貫通孔7aの壁面側に曲げる爪曲げ工程を行う。
この時、1つの貫通孔7aに位置する隣り合う爪部5dは、1つの治具9によって同時に曲げられると共に、爪部5dは、貫通孔7aの壁面との間に糸半田8を挟持、仮止めした状態で、大版基板7に仮止めされる。
次に、シールドカバー5を仮止めした大版基板7は、リフロー炉(図示せず)まで搬送されると共に、リフロー炉内に搬送して、爪部5dと貫通孔7a内の電極部を半田付けする半田付工程を行う。
次に、二点鎖線(図7参照)に沿って貫通孔7aの位置で、大版基板7が切断機(カッター)によって切断され、個々の回路基板1に分割する切断工程を行うと、その製造が完了し、個々の電子回路ユニットが製造されるようになっている。
この時、大版基板7の切断は、シールドカバー3を配置した一面側と反対側の大版基板7の他面側から行われるようになっている。
なお、上記実施例では糸半田8を用いるもので説明したが、貫通孔7aにクリーム半田が設けられた後に、爪曲げ工程を行う、或いは、爪曲げ工程の後に、貫通孔7aにクリーム半田が設けられ、クリーム半田によって半田付工程を行うようにしても良い。
本発明の電子回路ユニットの正面図。 本発明の電子回路ユニットの要部断面図。 本発明の電子回路ユニットの下面図。 本発明の電子回路ユニットに係り、シールドカバーを裏返した状態の斜視図。 本発明の電子回路ユニットの製造方法に係り、大版基板の要部の平面図。 本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪挿入工程を示す平面図。 本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪挿入工程を示す下面図。 本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪挿入工程を示す断面図。 本発明の電子回路ユニットの製造方法に係り、シールドカバーの爪曲げ工程を示す断面図。 従来の電子回路ユニットの一部切り欠き斜視図。 従来の電子回路ユニットの製造方法を示す説明図。
符号の説明
1:回路基板
1a:側面
1b:凹部
2:配線パターン
3:サイド電極
4:電子部品
5:シールドカバー
5a:上面板
5b:側面板
5c:カバー部
5d:爪部
6:半田
7:大版基板
8:糸半田
9:治具

Claims (9)

  1. 配線パターンが設けられ、電子部品が搭載された回路基板と、この回路基板の側面に、上下方向に貫通して設けられた凹部と、この凹部の壁面に設けられたサイド電極と、前記電子部品を覆った状態で前記回路基板に取り付けられたシールドカバーとを備え、前記シールドカバーは、前記電気部品を覆うカバー部と、前記凹部内に挿入される爪部を有し、前記爪部は、前記凹部内に挿入されると共に、前記凹部の奥部側に曲げられた状態で、前記サイド電極に半田付けされたことを特徴とする電子回路ユニット。
  2. 前記爪部は、前記カバー部との結合部である根本部を基準にして、先端部が前記凹部の奥部側に位置するように、斜め形状に曲げられたことを特徴とする請求項1記載の電子回路ユニット。
  3. 複数の電子回路ユニットを形成するための複数の回路基板が一体となった大版基板と、この大版基板のそれぞれの前記回路基板に搭載された電子部品と、隣り合う前記回路基板間の位置で前記大版基板に設けられ、前記回路基板の凹部となる複数の貫通孔と、この貫通孔の壁面に設けられ、前記回路基板のサイド電極となる電極部と、カバー部、及びこのカバー部から突出した爪部を有するシールドカバーとを備え、前記カバー部によって前記電子部品を覆った状態で、複数の前記シールドカバーの前記爪部を前記貫通孔に挿入する爪挿入工程と、前記爪部を前記貫通孔の壁面側に曲げる爪曲げ工程と、前記爪部を前記電極部に半田付けする半田付工程と、前記貫通孔の位置で、前記大版基板を切断して個々の前記回路基板に分割する切断工程とを備えたことをことを特徴とする電子回路ユニットの製造方法。
  4. 前記貫通孔は、隣り合う前記シールドカバーの隣り合う前記爪部が挿入可能となった共用貫通孔で構成されたことをことを特徴とする請求項3記載の電子回路ユニットの製造方法。
  5. 隣り合う前記爪部は、1つの治具によって同時に前記爪曲げ工程を行うようにしたことをことを特徴とする請求項4記載の電子回路ユニットの製造方法。
  6. 前記爪部と前記貫通孔の壁面との間に糸半田が配置され、前記爪曲げ工程によって、前記糸半田が前記爪部と前記貫通孔の壁面との間に仮止めされると共に、前記糸半田によって前記半田付工程を行うようにしたことをことを特徴とする請求項3から5の何れかに記載の電子回路ユニットの製造方法。
  7. 前記貫通孔にクリーム半田が設けられた後に、前記爪曲げ工程を行う、或いは、前記爪曲げ工程の後に、前記貫通孔にクリーム半田が設けられ、前記クリーム半田によって前記半田付工程を行うようにしたことをことを特徴とする請求項3から5の何れかに記載の電子回路ユニットの製造方法。
  8. 前記半田付工程は、リフロー炉による加熱によって行うようにしたことをことを特徴とする請求項3から7の何れかに記載の電子回路ユニットの製造方法。
  9. 前記シールドカバーを配置した一面と反対側の前記大版基板の他面側からカッターによって、前記切断工程を行うようにしたことを特徴とする請求項3から8の何れかに記載の電子回路ユニットの製造方法。
JP2003380774A 2003-11-11 2003-11-11 電子回路ユニットの製造方法 Expired - Fee Related JP4322633B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003380774A JP4322633B2 (ja) 2003-11-11 2003-11-11 電子回路ユニットの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003380774A JP4322633B2 (ja) 2003-11-11 2003-11-11 電子回路ユニットの製造方法

Publications (2)

Publication Number Publication Date
JP2005150134A true JP2005150134A (ja) 2005-06-09
JP4322633B2 JP4322633B2 (ja) 2009-09-02

Family

ID=34690346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003380774A Expired - Fee Related JP4322633B2 (ja) 2003-11-11 2003-11-11 電子回路ユニットの製造方法

Country Status (1)

Country Link
JP (1) JP4322633B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059533A (ja) * 2005-08-23 2007-03-08 Murata Mfg Co Ltd 回路モジュール
JP2007300024A (ja) * 2006-05-02 2007-11-15 Murata Mfg Co Ltd シールド構造およびシールドカバーの取り付け方法
KR20180087551A (ko) * 2017-01-25 2018-08-02 삼성전자주식회사 전자파 차폐구조

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107771021A (zh) * 2017-09-26 2018-03-06 广东欧珀移动通信有限公司 移动终端、电路板组件及其屏蔽罩

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059533A (ja) * 2005-08-23 2007-03-08 Murata Mfg Co Ltd 回路モジュール
JP4692152B2 (ja) * 2005-08-23 2011-06-01 株式会社村田製作所 回路モジュール及びその製造方法
JP2007300024A (ja) * 2006-05-02 2007-11-15 Murata Mfg Co Ltd シールド構造およびシールドカバーの取り付け方法
KR20180087551A (ko) * 2017-01-25 2018-08-02 삼성전자주식회사 전자파 차폐구조
KR102572559B1 (ko) * 2017-01-25 2023-09-01 삼성전자주식회사 전자파 차폐구조

Also Published As

Publication number Publication date
JP4322633B2 (ja) 2009-09-02

Similar Documents

Publication Publication Date Title
US20130078825A1 (en) Method for connecting printed circuit boards
JP2011253835A (ja) 電子回路用基板
JP2006059654A (ja) 端子の製造方法
US6225573B1 (en) Method for mounting terminal on circuit board and circuit board
JP4322633B2 (ja) 電子回路ユニットの製造方法
JP2006319283A (ja) 電子回路ユニット、及びその製造方法
TW201417645A (zh) 焊接定位結構
JPH09153696A (ja) シールドケースを有する電子部品及びその製造方法
JPS5810848A (ja) 混成集積回路用リ−ドピン
JP4702238B2 (ja) プリント基板
JPH09306632A (ja) 接続端子付き基板の製造方法、基板用の接続端子中間品および接続端子付き基板ユニット
JP2002299879A (ja) 電子部品の製造方法
KR960006837Y1 (ko) 인쇄회로기판의 위치결정 및 운반시스템
JP2006324505A (ja) リードフレーム及び同リードフレームを用いた回路基板の製造方法
JP6663563B2 (ja) 回路基板の製造方法及び回路基板
JP2009025164A (ja) 検査治具とその製造方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP3853029B2 (ja) 電子部品
JPS61115343A (ja) 半導体集積回路
JP3853030B2 (ja) 電子部品
JP4448809B2 (ja) リードフレーム付きハイブリッドicの製造方法
JP2001313224A (ja) 高周波モジュールの製造方法
JP2007335712A (ja) 電子部品モジュール
JPH03231488A (ja) プリント基板
JP2005039012A (ja) 電子回路ユニットおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060303

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A131 Notification of reasons for refusal

Effective date: 20090313

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090513

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090603

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130612

LAPS Cancellation because of no payment of annual fees