WO2023190310A1 - 配線基板および実装構造体 - Google Patents

配線基板および実装構造体 Download PDF

Info

Publication number
WO2023190310A1
WO2023190310A1 PCT/JP2023/012150 JP2023012150W WO2023190310A1 WO 2023190310 A1 WO2023190310 A1 WO 2023190310A1 JP 2023012150 W JP2023012150 W JP 2023012150W WO 2023190310 A1 WO2023190310 A1 WO 2023190310A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
conductor
connecting portion
wiring board
signal
Prior art date
Application number
PCT/JP2023/012150
Other languages
English (en)
French (fr)
Inventor
亜紀 川瀬
誠 城下
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2023190310A1 publication Critical patent/WO2023190310A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a wiring board and a mounting structure.
  • a signal conductor that transmits an electric signal between an electronic component and a wiring board is a signal conductor among pads that electrically connect an electronic component and a wiring board. It is connected to the pad via a signal via hole conductor located directly below the signal pad.
  • signal conductors are generally drawn out from the inside of the board to the outside of the board, and are connected to pads located inside the board and pads located outside the board.
  • the pads located inside the substrate for example, for pads located at the corners of the mounted element, the signal conductors drawn out overlap closely and overlap, making it impossible to draw out all the signal conductors.
  • some of the signal conductors must be brought down to the lower layer via via conductors and then drawn out. As a result, the number of layers of the wiring board increases, the inductance of the signal conductor increases, and the signal transmission characteristics may deteriorate.
  • a wiring board includes an insulating layer having a first surface and a second surface located on the opposite side to the first surface, and a plurality of signal conductors, ground conductors, and power supply conductors located on the first surface. a plurality of via-hole conductors that penetrate the insulating layer and are located from the first surface to the second surface; and a conductor that is located on the first surface and includes a part of the plurality of via-hole conductors, a ground conductor, and a power supply conductor. and a via hole conductor connection portion that connects to at least one of the conductors.
  • the plurality of signal conductors are elongated conductors having a first end and a second end.
  • the first surface of the insulating layer has a first region where the via hole conductor connection portion is located, a second region where the first ends of the plurality of signal conductors located in the first region are located, and a plurality of signal conductors located in the first region. and a third region where the second end of the signal conductor is located.
  • the first region is located between the second region and the third region, and in the first region, the via hole conductor connection portion is such that the first end of the plurality of signal conductors in the second region is located between the second region and the third region. They are arranged in a lattice-like arrangement in a first direction along the longitudinal direction and in a second direction intersecting the first direction.
  • a portion of the via hole conductor connection portion includes a first connection portion, a second connection portion adjacent to the first connection portion in the first direction, and a third connection portion adjacent to the second connection portion in the first direction. a fourth connecting portion adjacent to the first connecting portion in the second direction; a fifth connecting portion adjacent to the fourth connecting portion in the first direction; and a fourth connecting portion adjacent to the fourth connecting portion in the first direction; and a sixth connecting portion adjacent in one direction.
  • a part of the signal conductor is connected to a first wiring group having a plurality of wirings extending in an area between the first connection part and the second connection part, and between the second connection part and the third connection part. and a second wiring group having a plurality of wirings extending in the region.
  • the first wiring group includes a first portion extending from a region between the second connection portion and the fifth connection portion to a region between the fifth connection portion and the sixth connection portion, and a fourth connection portion. and a second portion extending in a region between the first connecting portion and the fifth connecting portion.
  • the second wiring group includes a third portion extending in a region between the fifth connection portion and the sixth connection portion, and a fourth portion extending in the region between the third connection portion and the sixth connection portion. It has
  • a mounting structure includes the above wiring board and an electronic component located in a mounting area of the wiring board.
  • FIG. 2 is a plan view showing a main part of a conductor layer located on a first surface of an insulating layer in a wiring board according to an embodiment of the present disclosure.
  • FIG. 3 is a schematic diagram showing a state in which a conductor layer is laminated on the first surface of an insulating layer. 2 is an enlarged explanatory diagram for explaining region X shown in FIG. 1.
  • FIG. FIG. 7 is a plan view showing a main part of a conductor layer located on a first surface of an insulating layer in a wiring board according to another embodiment of the present disclosure.
  • FIG. 7 is a plan view showing a main part of a conductor layer located on the first surface of an insulating layer in a wiring board according to still another embodiment of the present disclosure.
  • FIG. 1 is a cross-sectional view showing a mounting structure according to an embodiment of the present disclosure.
  • signal conductors are generally drawn out from the inside of the board to the outside of the board, and are separated into pads located inside the board and pads located outside the board. Connected.
  • the signal conductors drawn out overlap closely and overlap, making it impossible to draw out all the signal conductors.
  • the number of layers of the wiring board increases, the inductance of the signal conductor increases, and the signal transmission characteristics may deteriorate. Therefore, there is a need for a wiring board in which the signal conductor can be drawn out without increasing the number of layers and the inductance of the signal conductor can be reduced.
  • the signal conductor is drawn out without increasing the number of layers, and the inductance of the signal conductor is small. Therefore, in the wiring board according to the present disclosure, the signal waveform does not easily collapse from a rectangular shape. Further, since the wiring board according to the present disclosure can maintain a rectangular signal waveform, the quality of the signal waveform is high, and malfunctions of the mounted elements can be reduced.
  • the mounting structure according to the present disclosure has high quality signal waveforms and can reduce malfunctions of electronic components such as mounted elements.
  • FIG. 1 is a plan view showing a main part of a conductor layer located on a first surface of an insulating layer in a wiring board A according to an embodiment of the present disclosure.
  • FIG. 1 shows one of four equal parts including the corner of the wiring board A.
  • the upper left corresponds to the corner of the wiring board A
  • the lower right corresponds to the wiring. This corresponds to the center part of substrate A.
  • FIG. 2 is a schematic diagram showing a state in which a conductor layer is laminated on the first surface of an insulating layer. That is, FIG. 1 is a plan view seen from the direction of arrow Z in FIG. Regarding FIG. 2, the originally provided via hole conductor and structures located on the second surface side (for example, a conductor layer and other insulating layers (core insulating layer), etc.) are omitted.
  • the wiring board A includes an insulating layer 1 and a conductor layer 2 located on a first surface 11 of the insulating layer 1, as shown in FIG.
  • the insulating layer 1 is not particularly limited as long as it is made of an insulating material.
  • the material having insulation properties include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. These resins may be used in combination of two or more.
  • the thickness of the insulating layer 1 is not particularly limited, and for example, in the case of a package substrate, it is 5 ⁇ m or more and 100 ⁇ m or less, and in the case of a board substrate, it is 50 ⁇ m or more and 300 ⁇ m or less.
  • the insulating layer 1 may contain a reinforcing material.
  • the reinforcing material include insulating cloth materials such as glass fiber, glass nonwoven fabric, aramid nonwoven fabric, aramid fiber, and polyester fiber. Two or more reinforcing materials may be used in combination.
  • inorganic insulating fillers such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide may be dispersed in the insulating layer 1.
  • the insulating layer 1 includes a plurality of via hole conductors (via hole conductors 3a shown in FIG. 1) that penetrate the insulating layer 1 and are located from the first surface 11 to the second surface 12. .
  • the via hole conductor 3a is located in a via hole that penetrates from the first surface 11 to the second surface 12 of the insulating layer 1.
  • the via hole conductor 3a is formed of a conductor made of metal plating such as copper plating, for example.
  • Via hole conductor 3 a is connected to conductor layer 2 located on first surface 11 and second surface 12 of insulating layer 1 .
  • the via hole conductor 3a may be located only on the inner wall surface of the via hole, or may be filled within the via hole.
  • a conductor layer 2 is located on the first surface 11 of the insulating layer 1. As shown in FIG. 1, the conductor layer 2 includes a signal conductor 2s, a ground conductor 2g, and a power supply conductor 2p.
  • the thickness of the conductor layer 2 is not particularly limited, and for example, in the case of a package substrate, it is 3 ⁇ m or more and 30 ⁇ m or less, and in the case of a board substrate, it is 10 ⁇ m or more and 50 ⁇ m or less.
  • the signal conductor 2s has a function of transmitting signals.
  • the signal conductor 2s is adjusted to match the impedance value as much as possible over the entire wiring board 1. Thereby, loss when a signal is transmitted through the signal conductor 2s can be reduced.
  • the signal conductor 2s is located in a first region 21, which will be described later, and both ends are located in a region other than the first region 21. That is, both ends (first end 2s1 and second end 2s2) of the signal conductor 2s are located apart from each other with the first region 21 in between.
  • first end 2s1 and second end 2s2 are connected to lands that are part of the conductor layer 2 located in a second region 22 and a third region 23, which will be described later.
  • the region where the first end 2s1 of the signal conductor 2s is located is defined as a second region, and the region where the second end 2s2 of the signal conductor 2s is located is defined as a third region. shall be.
  • the ground conductor 2g functions to match the impedance of the signal conductor 2s and to reduce noise mixing into the signal conductor 2s.
  • the power supply conductor 2p functions as a charge supply path. Therefore, it is advantageous to arrange the power supply conductor 2p directly under and around the mounting area close to the electronic components because the electrical resistance will be reduced.
  • the ground conductor 2g and the power supply conductor 2p are only shown at specific positions for convenience.
  • the power conductor 2p may be located at a location pointing to the ground conductor 2g, and the ground conductor 2g may be located at a location pointing to the power supply conductor 2p.
  • the conductor other than the signal conductor 2s is at least one of the ground conductor 2g and the power supply conductor 2p.
  • a portion of the via hole conductor 3a is connected to at least one of the ground conductor 2g and the power supply conductor 2p.
  • the via hole conductor connection portion 3 which is a connection portion between a part of the via hole conductor 3a and at least one of the ground conductor 2g and the power supply conductor 2p, is arranged in a grid-like arrangement along the first surface 11. It is located.
  • the region where the via hole conductor connection portion 3 is located is referred to as a first region 21.
  • the signal conductor 2s and the via hole conductor connection portion 3 are located so as not to overlap. That is, the signal conductor 2s is drawn out from the first end 2s1 to the second end 2s2 so as to pass between the via hole conductor connection parts 3 arranged in a grid pattern.
  • a portion of the via hole conductor connection portion 3 may be located surrounded by a plurality of signal conductors 2s. This is advantageous in that the via hole conductor connection portion 3 can be arranged in a narrow area.
  • Pair wiring may be included as the signal conductor 2s. In a portion where a pair wiring is employed as the signal conductor 2s, it is advantageous in improving signal characteristics if the via hole conductor connection portion 3 is not interposed between the wirings forming the pair wiring.
  • the pitch of the first end 2s1 may be smaller than the pitch of the second end 2s2. If the pitch of the first end 2s1 is smaller than the pitch of the second end 2s2, for example, when an element is mounted near the upper part of the second region 22 where the first end 2s1 is arranged, a higher density electrode is required. This is advantageous in that it can be applied to devices that have
  • a part of the via hole conductor connection part 3 and a part of the signal conductor 2s have the following structure.
  • a part of the via hole conductor connection section 3 includes a first connection section 31, a second connection section 32, a third connection section 33, a fourth connection section 34, a fifth connection section 35, and a sixth connection section. It consists of a section 36.
  • FIG. 3 is an enlarged explanatory diagram for explaining region X shown in FIG.
  • the second connecting portion 32 is adjacent to the first connecting portion in the first direction.
  • the third connecting portion 33 is adjacent to the second connecting portion 32 in the first direction.
  • the fourth connecting portion 34 is adjacent to the first connecting portion 31 in the second direction.
  • the fifth connecting portion 35 is adjacent to the fourth connecting portion 34 in the first direction.
  • the sixth connecting portion 36 is adjacent to the fifth connecting portion 35 in the first direction. That is, the first connecting portion 31, the second connecting portion 32, the third connecting portion 33, the fourth connecting portion 34, the fifth connecting portion 35, and the sixth connecting portion 36 are arranged so that the first ends 2s1 of the signal conductors 2s are lined up.
  • the via hole conductor connection parts 3 are lined up in two rows in the longitudinal direction, and the via hole conductor connection part 3 closest to the corner of the first surface 11 is the sixth connection part 36, and the one located diagonally to the sixth connection part 36 is the via hole conductor connection part 36.
  • the fourth connecting portion 34 is located opposite the first connecting portion 31, and the third connecting portion 33 is located opposite the sixth connecting portion 36.
  • the second connection part 32 is located between the first connection part 31 and the third connection part 33, and the fifth connection part is located opposite the second connection part 32. This is section 35.
  • the first direction is a direction along the longitudinal direction in which the first ends 2s1 located adjacent to the via hole conductor connection portion 3 are lined up
  • the second direction is a direction crossing the first direction.
  • the first direction is the direction along the longitudinal direction of the side portion 22b of the second region 22, which will be described later.
  • the first to sixth connection portions 31, 32, 33, 34, 35, and 36 are arranged in the first region 21 sandwiched between at least one side portion 22b and the third region 23. They may be arranged in the above arrangement in the first direction and the second direction.
  • FIG. 3 shows an example in which the first direction and the second direction are orthogonal, the angle between the first direction and the second direction may be 45° or 60°, for example.
  • a part of the signal conductor 2s is composed of a first wiring group 21s and a second wiring group 22s.
  • the first wiring group 21s is composed of a plurality of wirings (signal conductors 2s) located between the first connection part 31 and the second connection part 32.
  • the second wiring group 22s is composed of a plurality of wirings (signal conductors 2s) located between the second connection part 32 and the third connection part 33.
  • some of the signal conductors 2s constituting the first wiring group 21s are located in the area between the second connection part 32 and the fifth connection part 35, and in the area between the second connection part 32 and the fifth connection part 35.
  • the first portion P1 extends in a region between the fourth connecting portion 34 and the fifth connecting portion 35
  • the second portion P2 extends in a region between the fourth connecting portion 34 and the fifth connecting portion 35.
  • some of the signal conductors 2s constituting the second wiring group 22s are connected to a third portion P3 extending in a region between the fifth connection portion 35 and the sixth connection portion 36. , and a fourth portion P4 extending in a region between the third connecting portion 33 and the sixth connecting portion 36.
  • a quadrangular region that overlaps with a region where electronic components such as elements are mounted in plan view is defined as a fourth region 24.
  • the second area 22 is an area sandwiched between the first area 21 and the fourth area 24.
  • the second region 22 includes at least one of a corner portion 22 a located adjacent to a corner of the fourth region 24 and a side portion 22 b located along the side of the fourth region 24 .
  • the corners of the corner portions 22a of the second region 22 are regions facing the corners of the fourth region 24, and are appropriately determined according to the size of the wiring board and the size of the fourth region 24.
  • Examples of the device include semiconductor devices such as semiconductor integrated circuit devices and optoelectronic devices.
  • the signal conductor 2s is drawn out in a 45° direction toward the corner K of the wiring board A preferentially from the land located in the corner 22a, and the wiring It is connected to a land located in the third region 23 near the corner K of the substrate A.
  • the signal conductor 2s is drawn out from the land located on the side 22b toward the outer edge of the wiring board A, and the signal conductor 2s is drawn out from the land located in the side portion 22b to the third region 23 near the outer edge of the wiring board A.
  • the signal conductor 2s having a first end 2s1 on the side portion 22b includes a first wiring group 21s and a second wiring group 22s having the above-described structure.
  • the signal conductor 2s having the first end 2s1 on the side portion 22b is also positioned as straight as possible in terms of transmission efficiency and so as not to overlap with the via hole conductor connection portion 3. good.
  • the signal conductor 2s is preferentially drawn out in a straight line from the corner 22a of the second region 22 toward the corner K of the wiring board A, and the signal conductor 2s is drawn out from the side 22b of the second region 22 with the above-described structure.
  • the signal conductors 2s no longer overlap each other in the areas where the signal conductors 2s are dense.
  • the ground conductor 2s is placed between the signal conductors 2s at equal intervals. This makes it easier to arrange the conductor 2g, which is advantageous in terms of electrical characteristics.
  • the point at which the extension direction is changed is that the first end is located at the side 22b of the second region 22.
  • the number may be fewer than the number of conversion points at which the extending direction is changed.
  • all the signal conductors 2s existing in the same conductor layer 2 can be It can be withdrawn without increasing. Since the number of signal conductors 2s constituting the first wiring group 21s and the second wiring group 22s does not increase the number of layers, the inductance of the signal conductors 2s can be reduced. Therefore, the wiring board according to one embodiment can easily maintain the signal waveform, so the quality of the signal waveform is high, and malfunctions of the mounted elements can be reduced.
  • the wiring board of the present disclosure is not limited to the wiring board according to the above-described embodiment.
  • the portion having the above-described specific structure is minimized.
  • the wiring board of the present disclosure may have more parts having the above-described specific structure.
  • Such a structure can be expected to have the effect of, for example, making the signal line lengths the same between the plurality of signal conductors 2s and reducing the difference in signal transmission time.
  • FIG. 4 is a plan view showing a main part of a conductor layer located on the first surface of an insulating layer in a wiring board according to another embodiment of the present disclosure.
  • FIG. 5 is a plan view showing a main part of a conductor layer located on the first surface of an insulating layer in a wiring board according to still another embodiment of the present disclosure.
  • the wiring board A has, for example, a first mounting region R1 on the upper surface and a second mounting region R2 on the lower surface.
  • a plurality of first electrodes 40 are located in the first mounting region R1.
  • a plurality of second electrodes 50 are located in the second mounting region R2.
  • a plurality of third electrodes 60 connected to, for example, an external circuit board are located in a region other than the second mounting region R2 on the lower surface of the wiring board A.
  • Examples of the first electronic component S1 include a semiconductor device such as an ASIC (Application Specific Integrated Circuit), a semiconductor integrated circuit device, and an optoelectronic device.
  • the first electronic component S1 is connected to the first electrode 40 by solder.
  • the second electronic component S2 may be, for example, a memory.
  • the second electronic component S2 is connected to the second electrode 50 by solder.
  • a first electronic component S1 and a second electronic component S2 are mounted on a wiring board A having the above-described structure.
  • the quality of the signal waveforms between the first electronic component S1 and the second electronic component S2 and between the first electronic component S1 and the external circuit board is high, and it is possible to avoid errors in the mounted ASIC or other elements. actuation can be reduced.
  • an example has been shown in which one electronic component is mounted on the upper surface and the lower surface of the wiring board A. However, a plurality of electronic components may be mounted.
  • the outer edge of at least one of the first mounting region R1 and the second mounting region R2 is located in the above-mentioned first direction (the longitudinal direction in which the first ends 2s1 located adjacent to the via hole conductor connection portion 3 are lined up). ). This makes it easier to reduce the wiring connection length between the electronic component mounted on the wiring board A and the first end 2s1 of the signal conductor 2s, which is more advantageous in improving the quality of the signal waveform.
  • Insulating layer 11 First surface 12 Second surface 2 Conductor layer 2s Signal conductor 2s1 First end 2s2 Second end 2g Ground conductor 2p Power supply conductor 21 First region 22 Second region 23 Third region 24 Fourth region 21s 1st wiring group 22s 2nd wiring group 3 Via hole conductor connection part 3a Via hole conductor 31 1st connection part 32 2nd connection part 33 3rd connection part 34 4th connection part 35 5th connection part 36 6th connection part P1 th 1st part P2 2nd part P3 3rd part P4 4th part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本開示に係る配線基板は、絶縁層と、信号用導体、グランド用導体および電源用導体を含む導体層と、複数のビアホール導体と、ビアホール導体接続部とを含む。信号用導体の一部は、第１接続部と第２接続部との間の領域に延在する複数の配線を有する第１配線群と、第２接続部と第３接続部との間の領域に延在する複数の配線を有する第２配線群とを含んでいる。第１配線群は、第２接続部と第５接続部との間の領域から第５接続部と第６接続部との間の領域に渡って延在する第１部分と、第４接続部と第５接続部との間の領域に延在する第２部分とを有している。第２配線群は、第５接続部と第６接続部との間の領域に延在する第３部分と、第３接続部と第６接続部との間の領域に延在する第４部分とを有している。

Description

配線基板および実装構造体
　本発明は、配線基板および実装構造体に関する。
　特許文献１に記載のような従来の配線基板において、電子部品と配線基板との間で電気信号を伝送する信号用導体は、電子部品と配線基板とを電気的に接続するパッドのうち信号用パッドと、信号用パッドの直下に位置する信号用ビアホール導体を介して接続されている。
　このような従来の配線基板において、一般的に信号用導体は、基板の内側から基板の外側まで引き出され、基板の内側に位置するパッドと基板の外側に位置するパッドとに接続される。しかし、基板の内側に位置するパッドのうち、例えば実装される素子の角部に位置するパッドについては、引き出される信号用導体が密になって重なり合い、全ての信号用導体を引き出すことができない。全ての信号用導体を引き出すためには、一部の信号用導体はビア導体を介して下層に下ろしてから引き出す必要がある。その結果、配線基板の層数が増加して、信号用導体のインダクタンスが大きくなり、信号の伝送特性が低くなるおそれがある。
特開平１０－３３５５３２号公報
　本開示に係る配線基板は、第１面および第１面と反対側に位置する第２面を有する絶縁層と、第１面に位置する複数の信号用導体、グランド用導体および電源用導体を含む導体層と、絶縁層を貫通し、第１面から前記第２面にかけて位置する複数のビアホール導体と、第１面に位置するとともに、複数のビアホール導体の一部とグランド用導体および電源用導体の少なくとも一方とを接続するビアホール導体接続部とを含む。複数の信号用導体は、第１端および第２端を有する長尺状の導体である。絶縁層の第１面は、ビアホール導体接続部が位置する第１領域と、第１領域に位置する複数の信号用導体の第１端が位置する第２領域と、第１領域に位置する複数の信号用導体の第２端が位置する第３領域とを含む。平面視において、第１領域は、第２領域と第３領域との間に位置しており、第１領域において、ビアホール導体接続部は、第２領域の複数の信号用導体の第１端が並ぶ長手方向に沿った第１方向、および第１方向と交わる第２方向に格子状の並びに配置されている。ビアホール導体接続部の一部は、第１接続部と、第１接続部に対して第１方向に隣接する第２接続部と、第２接続部に対して第１方向に隣接する第３接続部と、第１接続部に対して第２方向に隣接する第４接続部と、第４接続部に対して第１方向に隣接する第５接続部と、第５接続部に対して前記第１方向に隣接する第６接続部とを含んでいる。信号用導体の一部は、第１接続部と第２接続部との間の領域に延在する複数の配線を有する第１配線群と、第２接続部と第３接続部との間の領域に延在する複数の配線を有する第２配線群とを含んでいる。第１配線群は、第２接続部と第５接続部との間の領域から第５接続部と第６接続部との間の領域に渡って延在する第１部分と、第４接続部と第５接続部との間の領域に延在する第２部分とを有している。第２配線群は、第５接続部と第６接続部との間の領域に延在する第３部分と、第３接続部と第６接続部との間の領域に延在する第４部分とを有している。
　本開示に係る実装構造体は、上記配線基板と、該配線基板の実装領域に位置する電子部品とを含む。
本開示の一実施形態に係る配線基板において、絶縁層の第１面に位置する導体層の要部を示す平面図である。 絶縁層の第１面に導体層が積層された状態を示す模式図である。 図１に示す領域Ｘを説明するための拡大説明図である。 本開示の他の実施形態に係る配線基板において、絶縁層の第１面に位置する導体層の要部を示す平面図である。 本開示のさらに他の実施形態に係る配線基板において、絶縁層の第１面に位置する導体層の要部を示す平面図である。 本開示の一実施形態に係る実装構造体を示す断面図である。
　特許文献１に記載のような従来の配線基板では、一般的に信号用導体は、基板の内側から基板の外側まで引き出され、基板の内側に位置するパッドと基板の外側に位置するパッドとに接続される。しかし、基板の内側に位置するパッドのうち、例えば実装される素子の角部に位置するパッドについては、引き出される信号用導体が密になって重なり合い、全ての信号用導体を引き出すことができない。全ての信号用導体を引き出すためには、一部の信号用導体はビア導体を介して下層に下してから引き出す必要がある。その結果、配線基板の層数が増加して、信号用導体のインダクタンスが大きくなり、信号の伝送特性が低くなるおそれがある。そのため、層数を増加させずに信号用導体が引き出され、信号用導体のインダクタンスを小さくすることができる配線基板が求められている。
　本開示に係る配線基板は、層数を増加させずに信号用導体が引き出され、信号用導体のインダクタンスが小さい。したがって、本開示に係る配線基板は、信号波形が矩形から崩れにくい。さらに、本開示に係る配線基板は、信号波形を矩形に維持できるため、信号波形の品質が高く、実装される素子の誤作動を低減することができる。
　本開示に係る実装構造体は、信号波形の品質が高く、実装される素子などの電子部品の誤作動を低減することができる。
　本開示の一実施形態に係る配線基板を、図１～３に基づいて説明する。図１は、本開示の一実施形態に係る配線基板Ａにおいて、絶縁層の第１面に位置する導体層の要部を示す平面図である。具体的には、図１は、配線基板Ａの角部を含むように４等分したうちの１つを示し、図面上において、左上が配線基板Ａの角部に相当し、右下が配線基板Ａの中央部に相当する。図２は、絶縁層の第１面に導体層が積層された状態を示す模式図である。すなわち、図１は、図２の矢印Ｚ方向から見た平面図である。図２については、本来設けられているビアホール導体、第２面側に位置している構造（例えば、導体層や他の絶縁層（コア用絶縁層）など）は省略している。
　一実施形態に係る配線基板Ａは、図２に示すように、絶縁層１および絶縁層１の第１面１１に位置する導体層２を含む。絶縁層１は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。絶縁層１の厚みは特に限定されず、例えばパッケージ基板の場合、５μｍ以上１００μｍ以下であり、ボード基板の場合、５０μｍ以上３００μｍ以下である。
　絶縁層１には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、絶縁層１には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
　絶縁層１には、図２には示していないが、絶縁層１を貫通し、第１面１１から第２面１２にかけて位置する複数のビアホール導体（図１に示すビアホール導体３ａ）が含まれる。ビアホール導体３ａは、絶縁層１の第１面１１から第２面１２まで貫通するビアホール内に位置している。ビアホール導体３ａは、例えば、銅めっきなどの金属めっきからなる導体で形成されている。ビアホール導体３ａは、絶縁層１の第１面１１および第２面１２に位置する導体層２に接続されている。ビアホール導体３ａは、ビアホールの内壁面のみに位置していてもよく、ビアホール内に充填されていてもよい。
　絶縁層１の第１面１１には、導体層２が位置している。導体層２は、図１に示すように、信号用導体２ｓ、グランド用導体２ｇおよび電源用導体２ｐを含む。導体層２の厚みは特に限定されず、例えばパッケージ基板の場合、３μｍ以上３０μｍ以下であり、ボード基板の場合１０μｍ以上５０μｍ以下である。
　信号用導体２ｓは、信号を伝送する機能を有している。信号用導体２ｓは、配線基板１全体にわたりできるだけインピーダンスの値を整合するように調整されている。これにより、信号が信号用導体２ｓを伝送するときの損失を低減することができる。
　信号用導体２ｓは、後述する第１領域２１に位置しており、両端部は第１領域２１以外の領域に位置している。すなわち、信号用導体２ｓの両端（第１端２ｓ１および第２端２ｓ２）は、第１領域２１を挟んで離間して位置している。本明細書において、信号用導体２ｓの両端のうち、配線基板の中央部に近い方の端部を第１端２ｓ１とし、配線基板の外側に近い方の端部を第２端２ｓ２とする。第１端２ｓ１および第２端２ｓ２は、後述する第２領域２２および第３領域２３に位置する導体層２の一部であるランドと接続している。絶縁層１の第１面１１において、信号用導体２ｓの第１端２ｓ１が位置している領域を第２領域とし、信号用導体２ｓの第２端２ｓ２が位置している領域を第３領域とする。
　グランド用導体２ｇは、信号用導体２ｓのインピーダンスの整合、および信号用導体２ｓへのノイズ混入の低減のために機能する。電源用導体２ｐは、電荷の供給経路として機能する。このため、電源用導体２ｐは、電子部品に近い実装領域の直下およびその周囲に配置しておくと電気抵抗が小さくなるため有利である。図２において、グランド用導体２ｇおよび電源用導体２ｐを、便宜的に特定の位置を指し示しているだけである。図２において、グランド用導体２ｇを指し示す場所に電源用導体２ｐが位置していてもよく、電源用導体２ｐを指し示す場所にグランド用導体２ｇが位置していてもよい。導体層２において、信号用導体２ｓ以外の導体が、グランド用導体２ｇおよび電源用導体２ｐの少なくとも一方である。
　ビアホール導体３ａの一部は、グランド用導体２ｇおよび電源用導体２ｐの少なくとも一方と接続されている。図１に示すように、ビアホール導体３ａの一部とグランド用導体２ｇおよび電源用導体２ｐの少なくとも一方との接続部であるビアホール導体接続部３は、第１面１１に沿って格子状の並びに配置されている。絶縁層１の第１面１１において、このビアホール導体接続部３が位置している領域を第１領域２１とする。
　第１領域２１において、信号用導体２ｓとビアホール導体接続部３とが重ならないように位置している。すなわち、格子状に位置しているビアホール導体接続部３の間を通るように、信号用導体２ｓが第１端２ｓ１から第２端２ｓ２まで引き出されている。ビアホール導体接続部３の一部が複数の信号用導体２ｓに取り囲まれて位置していてもよい。狭い領域にビアホール導体接続部３を配置できる点で有利である。信号用導体２ｓとしてペア配線が含まれていてもよい。信号用導体２ｓとしてペア配線が採用されている部分においては、ペア配線を構成している配線同士の間に、ビアホール導体接続部３が介在しない方が信号特性を向上させる点で有利である。
　信号用導体２ｓにおいて、第１端２ｓ１のピッチが、第２端２ｓ２のピッチより小さくてもよい。第１端２ｓ１のピッチが、第２端２ｓ２のピッチより小さいと、例えば第１端２ｓ１が配置されている第２領域２２の上方付近に素子が実装される場合に、より高密度な電極を有する素子に対応できる点で有利である。
　一実施形態に係る配線基板Ａには、ビアホール導体接続部３の一部と信号用導体２ｓの一部とが、以下のような構造を有する部分が存在する。図３に示すように、ビアホール導体接続部３の一部は、第１接続部３１、第２接続部３２、第３接続部３３、第４接続部３４、第５接続部３５および第６接続部３６で構成されている。図３は、図１に示す領域Ｘを説明するための拡大説明図である。
　第１接続部３１を基準にして、第２接続部３２は、第１接続部に対して第１方向に隣接している。第３接続部３３は、第２接続部３２に対して第１方向に隣接している。第４接続部３４は、第１接続部３１に対して第２方向に隣接している。第５接続部３５は、第４接続部３４に対して第１方向に隣接している。第６接続部３６は、第５接続部３５に対して第１方向に隣接している。すなわち、第１接続部３１、第２接続部３２、第３接続部３３、第４接続部３４、第５接続部３５および第６接続部３６は、信号用導体２ｓの第１端２ｓ１が並んでいる長手方向に３つ２段で並び、第１面１１の角に最も近いビアホール導体接続部３が第６接続部３６で、第６接続部３６の対角に位置しているのが第１接続部３１であり、第１接続部３１と対向して位置しているのが第４接続部３４であり、第６接続部３６と対向して位置しているのが第３接続部３３であり、第１接続部３１と第３接続部３３との間に位置しているのが第２接続部３２であり、第２接続部３２と対向して位置しているのが第５接続部３５である。
　ここで、第１方向は、ビアホール導体接続部３に隣接して位置する第１端２ｓ１が並ぶ長手方向に沿った方向であり、第２方向は、第１方向に交わる方向である。言い換えれば、後述する第２領域２２の辺部２２ｂの長手方向に沿った方向が第１方向である。本開示に係る配線基板Ａは、少なくとも一つの辺部２２ｂと第３領域２３とに挟まれた第１領域２１において、第１～第６接続部３１、３２、３３、３４、３５、３６が第１方向および第２方向に上記の並びで配置していればよい。図３では、第１方向と第２方向とが直交する例を示しているが、例えば第１方向と第２方向との間の角度が４５°または６０°などであってもよい。
　図３に示すように、信号用導体２ｓの一部は、第１配線群２１ｓおよび第２配線群２２ｓで構成されている。第１配線群２１ｓは、第１接続部３１と第２接続部３２との間に位置している複数の配線（信号用導体２ｓ）で構成されている。第２配線群２２ｓは、第２接続部３２と第３接続部３３との間に位置している複数の配線（信号用導体２ｓ）で構成されている。
　第１配線群２１ｓを構成している一部の信号用導体２ｓは、図３に示すように、第２接続部３２と第５接続部３５との間の領域および第５接続部３５と第６接続部３６との間の領域に延在する第１部分Ｐ１、および第４接続部３４と第５接続部３５との間の領域に延在する第２部分Ｐ２を含んでいる。
　第２配線群２２ｓを構成している一部の信号用導体２ｓは、図３に示すように、第５接続部３５と第６接続部３６との間の領域に延在する第３部分Ｐ３、および第３接続部３３と第６接続部３６との間の領域に延在する第４部分Ｐ４を含んでいる。
　絶縁層１の第１面１１において、図１に示すように、平面透視で素子などの電子部品が実装される領域と重なる四角形状の領域を第４領域２４とする。第２領域２２は、第１領域２１と第４領域２４とに挟まれた領域である。第２領域２２は、第４領域２４の角に隣接して位置する角部２２ａおよび第４領域２４の辺に沿って位置する辺部２２ｂの少なくとも一方が含まれる。第２領域２２の角部２２ａの角は、第４領域２４の角と対向した領域であり配線基板の大きさや第４領域２４の大きさに応じて適宜決定される。素子としては、例えば、半導体集積回路素子、オプトエレクトロニクス素子などの半導体素子が挙げられる。
　配線基板Ａの第２領域２２に位置するランドのうち、角部２２ａに位置するランドから優先的に、配線基板Ａの角Ｋに向けて４５°の方向に信号用導体２ｓが引き出され、配線基板Ａの角Ｋに近い第３領域２３に位置するランドに接続される。
　配線基板Ａの第２領域２２に位置するランドのうち、辺部２２ｂに位置するランドから、配線基板Ａの外縁に向けて信号用導体２ｓが引き出され、配線基板の外縁に近い第３領域２３に位置するランドに接続される。辺部２２ｂに第１端２ｓ１を有する信号用導体２ｓは、上述した構造を有する第１配線群２１ｓおよび第２配線群２２ｓを含んでいる。第１領域２１において、辺部２２ｂに第１端２ｓ１を有する信号用導体２ｓも、伝送効率の点で可能な限り直線状で、ビアホール導体接続部３と重ならないように位置しているのがよい。
　このように、第２領域２２の角部２２ａから優先的に信号用導体２ｓを配線基板Ａの角Ｋに向けて直線状に引き出し、第２領域２２の辺部２２ｂから、上述した構造を有する第１配線群２１ｓおよび第２配線群２２ｓを含む信号用導体２ｓを引き出すことによって、信号用導体２ｓが密になる部分について、信号用導体２ｓ同士が重なり合わなくなる。図１に示すように、信号用導体２ｓのうち、配線基板Ａの中央側に位置するものほど第２方向に沿う領域が長い場合、信号用導体２ｓ同士の間に、例えば等間隔でグランド用導体２ｇを配置することが容易になり電気特性上有利である。
　第２領域２２の角部２２ａに第１端２ｓ１が位置する信号用導体２ｓ（第１信号用導体）において、延在方向を変える変換点は、第２領域２２の辺部２２ｂに第１端２ｓ１が位置する信号用導体２ｓ（第２信号用導体）において、延在方向を変える変換点よりも少なくてもよい。このような構成によって、角部２２ａと第１面１１の角との間に配置され、信号長が長くなりがちな信号用導体２ｓの長さを低減でき、伝送特性の向上を図ることが可能になる。
　第１領域２１において、第１配線群２１ｓおよび第２配線群２２ｓで構成されている部分と、第１接続部３１、第２接続部３２、第３接続部３３、第４接続部３４、第５接続部３５および第６接続部３６で構成されている部分とが、上述のような特定の構造を有することによって、同一の導体層２に存在する信号用導体２ｓの全てを、層数を増加させることなく引き出すことができる。第１配線群２１ｓおよび第２配線群２２ｓを構成している信号用導体２ｓは、層数を増加させないことから、信号用導体２ｓのインダクタンスを小さくすることができる。したがって、一実施形態に係る配線基板は、信号波形を維持し易くなるため、信号波形の品質が高く、実装される素子の誤作動を低減することができる。
　本開示の配線基板は、上述の一実施形態に係る配線基板に限定されない。一実施形態に係る配線基板では、上述のような特定の構造を有する部分を最小限に抑えている。しかし、本開示の配線基板は、図４に示すように、上述のような特定の構造を有する部分を多くしてもよい。このような構造により、例えば複数の信号用導体２ｓ同士の間で信号線長を揃えて信号の伝達時間差を小さくする効果が期待できる。図４は、本開示の他の実施形態に係る配線基板において、絶縁層の第１面に位置する導体層の要部を示す平面図である。
　上述のような特定の構造を有する部分をさらに多くしてもよい。図５に示すように、例えば、配線基板の角部に近づくほど多くなるように、規則的に特定の構造を設けてもよい。このような構造により、例えば配線基板の中央付近において電源用導体またはグランド用導体の配置面積を大きくして電源供給効率を向上させる効果が期待できる。図５は、本開示のさらに他の実施形態に係る配線基板において、絶縁層の第１面に位置する導体層の要部を示す平面図である。
　次に、図６を用いて、上述の配線基板Ａに、第１電子部品Ｓ１および第２電子部品Ｓ２が実装された一実施形態に係る実装構造体１００について説明する。配線基板Ａは、例えば上面に第１実装領域Ｒ１および下面に第２実装領域Ｒ２を有している。第１実装領域Ｒ１には、複数の第１電極４０が位置している。第２実装領域Ｒ２には、複数の第２電極５０が位置している。配線基板Ａの下面における第２実装領域Ｒ２以外の領域には、例えば外部回路基板に接続される複数の第３電極６０が位置している。
　第１電子部品Ｓ１は、例えばＡＳＩＣ（Application Specific Integrated Circuit）、半導体集積回路素子、オプトエレクトロニクス素子などの半導体素子が挙げられる。第１電子部品Ｓ１は、第１電極４０と半田によって接続される。第２電子部品Ｓ２は、例えばメモリなどが挙げられる。第２電子部品Ｓ２は、第２電極５０と半田によって接続される。
　本開示に係る実装構造体１００は、例えば、上述の構造を有する配線基板Ａに第１電子部品Ｓ１および第２電子部品Ｓ２を実装している。その結果、例えば、第１電子部品Ｓ１と第２電子部品Ｓ２との間、および第１電子部品Ｓ１と外部回路基板との間における信号波形の品質が高く、実装されるＡＳＩＣなどの素子の誤作動を低減することができる。本開示の実装構造体１００においては、配線基板Ａの上面および下面に一つずつ電子部品が実装される例を示した。しかし、複数個の電子部品が実装されても構わない。
　例えば、平面透視で、第１実装領域Ｒ１および第２実装領域Ｒ２の少なくともいずれかの外縁は、上述の第１方向（ビアホール導体接続部３に隣接して位置する第１端２ｓ１が並ぶ長手方向）に沿って位置していても構わない。これにより、配線基板Ａに実装される電子部品と信号用導体２ｓの第１端２ｓ１との間の配線接続長さを低減することが容易になり信号波形の品質の向上により有利である。
　１　　絶縁層
　１１　第１面
　１２　第２面
　２　　導体層
　２ｓ　信号用導体
　２ｓ１　第１端
　２ｓ２　第２端
　２ｇ　グランド用導体
　２ｐ　電源用導体
　２１　第１領域
　２２　第２領域
　２３　第３領域
　２４　第４領域
　２１ｓ　第１配線群
　２２ｓ　第２配線群
　３　　ビアホール導体接続部
　３ａ　ビアホール導体
　３１　第１接続部
　３２　第２接続部
　３３　第３接続部
　３４　第４接続部
　３５　第５接続部
　３６　第６接続部
　Ｐ１　第１部分
　Ｐ２　第２部分
　Ｐ３　第３部分
　Ｐ４　第４部分

Claims (8)

  1. 　第１面および該第１面と反対側に位置する第２面を有する絶縁層と、
    　前記第１面に位置する、複数の信号用導体、グランド用導体および電源用導体を含む導体層と、
    　前記絶縁層を貫通し、前記第１面から前記第２面にかけて位置する複数のビアホール導体と、
    　前記第１面に位置するとともに、複数の前記ビアホール導体の一部と前記グランド用導体および前記電源用導体の少なくとも一方とを接続するビアホール導体接続部と、
    を含み、
    　前記複数の信号用導体は、第１端および第２端を有する長尺状の導体であり、
    　前記絶縁層の前記第１面は、
    　　前記ビアホール導体接続部が位置する第１領域と、
    　　該第１領域に位置する複数の前記信号用導体の前記第１端が位置する第２領域と、
    　　前記第１領域に位置する複数の前記信号用導体の前記第２端が位置する第３領域と、
    を含み、
    　平面視において、
    　前記第１領域は、前記第２領域と前記第３領域との間に位置しており、
    　前記第１領域において、前記ビアホール導体接続部は、前記第２領域の前記複数の前記信号用導体の前記第１端が並ぶ長手方向に沿った第１方向、および該第１方向と交わる第２方向に格子状の並びに配置されており、
    　前記ビアホール導体接続部の一部が、
    　　第１接続部と、
    　　該第１接続部に対して前記第１方向に隣接する第２接続部と、
    　　該第２接続部に対して前記第１方向に隣接する第３接続部と、
    　　前記第１接続部に対して前記第２方向に隣接する第４接続部と、
    　　該第４接続部に対して前記第１方向に隣接する第５接続部と、
    　　該第５接続部に対して前記第１方向に隣接する第６接続部と、
    　を含み、
    　前記信号用導体の一部が、
    　　前記第１接続部と前記第２接続部との間の領域に延在する複数の配線を有する第１配線群と、
    　　前記第２接続部と前記第３接続部との間の領域に延在する複数の配線を有する第２配線群と、
    　を含み、
    　前記第１配線群は、
    　前記第２接続部と前記第５接続部との間の領域から前記第５接続部と前記第６接続部との間の領域に渡って延在する第１部分と、
    　前記第４接続部と前記第５接続部との間の領域に延在する第２部分と、を有し、
    　前記第２配線群は、
    　前記第５接続部と前記第６接続部との間の領域に延在する第３部分と、
    　前記第３接続部と前記第６接続部との間の領域に延在する第４部分と、を有している、
    配線基板。
  2. 　前記第１方向と前記第２方向とが直交している、請求項１に記載の配線基板。
  3. 　複数の前記信号用導体が複数のペア配線を含み、該ペア配線を構成する配線同士の間に、前記ビアホール導体接続部が介在しない、請求項１または２に記載の配線基板。
  4. 　複数の前記信号用導体は、前記第１端における前記信号用導体同士のピッチが、前記第２端における前記信号用導体同士のピッチより小さい、請求項１～３のいずれかに記載の配線基板。
  5. 　前記絶縁層の第１面は、平面透視で実装領域に重なる四角形状の第４領域を有しており、前記第２領域は、前記第４領域の角に位置する角部および前記第４領域の辺に沿って位置する辺部の少なくともいずれかを有している、請求項１～４のいずれかに記載の配線基板。
  6. 　複数の前記信号用導体は、前記角部に前記第１端が位置する第１信号用導体と、前記辺部に前記第１端が位置する第２信号用導体とを含み、前記第１信号用導体が延在方向を変える変換点は、前記第２信号用導体が延在方向を変える変換点よりも少ない、請求項５に記載の配線基板。
  7. 　請求項１～６のいずれかに記載の配線基板と、
    　該配線基板の実装領域に位置する電子部品と、
    を有する実装構造体。
  8. 　平面透視で、前記実装領域の外縁は、前記第１方向に沿って位置している、請求項７に記載の実装構造体。
PCT/JP2023/012150 2022-03-31 2023-03-27 配線基板および実装構造体 WO2023190310A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-060160 2022-03-31
JP2022060160 2022-03-31

Publications (1)

Publication Number Publication Date
WO2023190310A1 true WO2023190310A1 (ja) 2023-10-05

Family

ID=88201717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/012150 WO2023190310A1 (ja) 2022-03-31 2023-03-27 配線基板および実装構造体

Country Status (2)

Country Link
TW (1) TW202401601A (ja)
WO (1) WO2023190310A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252298A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 配線基板及びそれを用いた半導体装置
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP2011187683A (ja) * 2010-03-09 2011-09-22 Fujitsu Semiconductor Ltd 配線基板及び半導体装置
JP2019079988A (ja) * 2017-10-26 2019-05-23 京セラ株式会社 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252298A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 配線基板及びそれを用いた半導体装置
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP2011187683A (ja) * 2010-03-09 2011-09-22 Fujitsu Semiconductor Ltd 配線基板及び半導体装置
JP2019079988A (ja) * 2017-10-26 2019-05-23 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
TW202401601A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
KR100612267B1 (ko) 반도체장치
CN102474992B (zh) 电容内置布线基板及配件内置布线基板
US8076588B2 (en) Multilayer wiring board
JP5964957B2 (ja) 単一金属層基板を備えた半導体パッケージにおける高速シグナルインテグリティのための構造
KR101136423B1 (ko) 용량성 결합이 감소된 회로기판 어셈블리
JP2013236039A (ja) 半導体装置
JP4983906B2 (ja) 電子部品内蔵モジュール
KR20150050453A (ko) 배선 기판
WO2023190310A1 (ja) 配線基板および実装構造体
JP3554886B2 (ja) 配線基板
KR101033169B1 (ko) 다층 배선 기판
JP2012033786A (ja) 配線基板
JP7433065B2 (ja) 配線基板
JP7465823B2 (ja) 配線基板
JP7379140B2 (ja) 配線基板
JP2010002257A (ja) プローブカード
CN101015236A (zh) 配线板
JP6804261B2 (ja) 中継用印刷配線板
JP2020013917A (ja) 配線基板
JP2022131672A (ja) 配線基板
KR101843381B1 (ko) 배선 기판
JP2022102596A (ja) 配線基板
JP2023175319A (ja) 配線基板
US20240196515A1 (en) Substrate including a reference voltage layer having an impedance calibrator
JP3554885B2 (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23780320

Country of ref document: EP

Kind code of ref document: A1