KR20150050453A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20150050453A
KR20150050453A KR1020140148240A KR20140148240A KR20150050453A KR 20150050453 A KR20150050453 A KR 20150050453A KR 1020140148240 A KR1020140148240 A KR 1020140148240A KR 20140148240 A KR20140148240 A KR 20140148240A KR 20150050453 A KR20150050453 A KR 20150050453A
Authority
KR
South Korea
Prior art keywords
glass cloth
insulating substrate
dielectric constant
relative dielectric
insulating resin
Prior art date
Application number
KR1020140148240A
Other languages
English (en)
Inventor
사토시 나카무라
Original Assignee
쿄세라 서킷 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 서킷 솔루션즈 가부시키가이샤 filed Critical 쿄세라 서킷 솔루션즈 가부시키가이샤
Publication of KR20150050453A publication Critical patent/KR20150050453A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Textile Engineering (AREA)

Abstract

배선 기판(A)은 절연 기판(1)과, 절연 기판(1)의 상하면에 피착된 배선 도체(2)를 구비하고, 배선 도체(2)는 절연 기판(1)의 상면에 피착되어 서로 나란히 진행하는 2개의 띠형상 도체로 이루어지는 차동 선로(6)를 포함하고, 절연 기판(1)은 유리 섬유의 다발이 종횡으로 짜여져서 이루어지고, 내부에 간극 및 표면에는 요철을 갖는 글라스 클로스(4)와, 상기 간극 및 요철을 메움과 아울러 글라스 클로스(4)의 상하면에 형성된 표면이 평탄한 절연 수지부(5)로 이루어지고, 글라스 클로스(4)의 비유전율과 절연 수지부(5)의 비유전율의 차가 0.5 이하이다.

Description

배선 기판{WIRING SUBSTRATE}
본 발명은 반도체 소자를 탑재하는 배선 기판에 관한 것이다.
최근, 휴대형 게임기나 통신기기로 대표되는 전자기기의 작동의 고속화가 진행되는 중, 그것들에 사용되는 배선 기판에 있어서도 신호를 고속으로 전송하는 것이 요구되고 있다. 이러한 고속 전송에 대응하는 수단으로서 차동 전송이라 불리는 신호의 전송 방식이 있다(일본 특허공개 2009-259879호 공보).
차동 전송이란 서로 나란히 진행하는 2개의 띠형상 도체로 이루어지는 차동 선로를 사용해서 신호를 전송하는 방식의 것이다. 각각의 띠형상 도체에는 전압의 정부가 다른 차동신호를 보내고, 수신부에서 각각의 차동신호의 차분을 취해서 신호를 판독하기 때문에, 각 띠형상 도체에 보내는 신호의 진폭을 크게 하지 않아도 신호의 판독이 용이하다. 이 때문에, 차동신호의 진폭 형성의 시간이 짧게 완료되므로 신호를 고속으로 전송하는 것이 가능하게 된다.
도 2에 차동 전송 방식이 사용되는 종래의 배선 기판(B)의 개략 단면도를 나타낸다. 배선 기판(B)은 절연 기판(11)과, 배선 도체(12)와, 솔더 레지스트층(13)으로 구성된다.
절연 기판(11)은 글라스 클로스(14)와 절연 수지부(15)로 이루어지고, 그 상면에서 하면으로 관통하는 복수의 관통 구멍(11b)을 갖고 있다. 절연 기판(11)의 상면 중앙부에는 반도체 소자(S)가 탑재되는 탑재부(11a)가 형성되어 있다.
배선 도체(12)은 구리 도금이나 동박 등으로 이루어지고, 절연 기판(11)의 상하면 및 관통 구멍(11b) 내에 피착되어 있다. 절연 기판(11) 상면의 배선 도체(12)는 서로 나란히 진행하는 2개의 띠형상 도체로 이루어지는 차동 선로(16)를 포함하고 있다. 절연 기판(11) 상면의 배선 도체(12)의 일부는 반도체 소자(S)에 접속되는 반도체 소자 접속 패드(17)로서 기능한다. 절연 기판(11) 하면의 배선 도체(12)의 일부는 외부의 회로기판에 접속되는 외부 접속 패드(18)로서 기능한다.
솔더 레지스트층(13)은 폴리이미드 수지 등의 열경화성 수지로 이루어지고, 절연 기판(11)의 상하면에 형성되어 있다. 절연 기판(11)의 상면측의 솔더 레지스트층(13)은 반도체 소자 접속 패드(17)를 노출하는 개구부(13a)를 갖고 있다. 절연 기판(11)의 하면측의 솔더 레지스트층(13)은 외부 접속 패드(18)를 노출하는 개구부(13b)를 갖고 있다.
반도체 소자(S)의 전극(T)을 반도체 소자 접속 패드(17)에 접속함과 아울러 외부 접속 패드(18)를 외부의 전기 회로기판의 배선 도체에 접속함으로써, 반도체 소자(S)가 외부의 전기 회로기판에 전기적으로 접속된다. 그리고, 반도체 소자(S)와 외부의 전기 회로기판 사이에서 배선 도체(12)나 차동 선로(16)를 통해서 신호를 전송함으로써 반도체 소자(S)가 작동한다.
종래의 배선 기판(B)에 있어서의 절연 기판(11)은, 상술한 바와 같이 글라스 클로스(14)와 절연 수지부(15)로 구성된다.
글라스 클로스(14)는 유리 섬유의 다발이 종횡으로 짜여져 있다. 글라스 클로스(14)는 내부에 간극을 갖고, 또한 표면에 요철을 갖고 있다. 절연 수지부(15)는 이들 간극 및 요철을 메움과 아울러 글라스 클로스(14)의 상하에 표면이 평탄한 절연 수지부(15)가 형성되어 있다.
그런데, 글라스 클로스(14)의 비유전율은 대략 6정도인 것에 대해서, 절연 수지부(15)의 비유전율은 대략 3정도이다. 따라서, 글라스 클로스(14)의 비유전율과 절연 수지부(15)의 비유전율의 차는 대략 3정도이다.
이러한 절연 기판(11) 표면에 차동 선로(16)를 설치했을 경우, 예를 들면 도 3에 나타낸 바와 같이 글라스 클로스(14) 표면의 요철의 영향에 의해 차동 선로(16)를 구성하는 한쪽의 띠형상 도체(16a)와 그 바로 아래의 글라스 클로스(14)의 간격(T1)이, 다른쪽의 띠형상 도체(16b)과 그 바로 아래의 글라스 클로스(14)의 간격(T2)보다 작아질 경우가 있다.
이러한 경우, 한쪽의 띠형상 도체(16a)가 바로 아래의 글라스 클로스(14)로부터 받는 비유전율의 영향이 다른쪽의 띠형상 도체(16b)가 바로 아래의 글라스 클로스(14)로부터 받는 비유전율의 영향보다 커진다. 이 때문에, 절연 수지부(15)의 비유전율보다 큰 글라스 클로스(14)의 비유전율의 영향을 강하게 받는 한쪽의 띠형상 도체(16a)에 의해 전송되는 신호의 속도가, 다른쪽의 띠형상 도체(16b)에 의해 전송되는 신호의 속도보다 느려진다. 즉, 한쪽의 띠형상 도체(16a)와 다른쪽의 띠형상 도체(16b) 사이에서 신호의 전송 속도에 차가 생겨 버린다. 이 때문에, 외부의 전기 회로기판으로부터 반도체 소자(S)에 양호한 신호를 전송하는 것이 곤란해져 반도체 소자(S)를 안정적으로 작동시킬 수 없을 경우가 있다.
본 발명의 주된 과제는 양호한 신호를 전송함으로써 반도체 소자를 안정적으로 작동시킬 수 있는 배선 기판을 제공하는 것이다.
본 발명의 배선 기판은 절연 기판과 이 절연 기판의 상하면에 피착된 배선 도체를 구비하고, 상기 절연 기판은 유리 섬유의 다발이 종횡으로 교차해서 짜여져 내부에 간극을 갖고 또한 표면에 요철을 갖는 글라스 클로스와, 상기 간극 및 요철을 메워서 상기 글라스 클로스의 상하면에 형성된 표면이 평탄한 절연 수지부로 이루어지고, 상기 글라스 클로스의 비유전율과 상기 절연 수지부의 비유전율의 차가 0.5 이하이다.
본 발명의 배선 기판에 의하면 절연 기판을 구성하는 글라스 클로스의 비유전율과 절연 수지부의 비유전율의 차가 0.5 이하이다. 이 때문에, 글라스 클로스 표면의 요철의 영향에 의해 차동 선로의 한쪽의 띠형상 도체와 바로 아래의 글라스 클로스의 간격이 차동 선로의 다른쪽의 띠형상 도체와 바로 아래의 글라스 클로스의 간격과 다른 경우에도, 각각의 띠형상 도체가 글라스 클로스로부터 받는 비유전율의 영향 차를 작게 할 수 있다. 이것에 의해, 한쪽의 띠형상 도체와 다른쪽의 띠형상 도체 사이의 신호의 전송 속도차를 저감시킬 수 있다. 그 결과, 외부의 전기 회로기판으로 반도체 소자에 양호한 신호를 고속으로 전송해서 반도체 소자(S)를 안정적으로 작동시키는 것이 가능한 배선 기판을 제공할 수 있다.
도 1은 본 발명의 일실시형태에 의한 배선 기판을 나타내는 개략 단면도이다.
도 2는 종래의 배선 기판을 나타내는 개략 단면도이다.
도 3은 종래의 배선 기판을 나타내는 요부 확대도이다.
본 발명의 일실시형태에 의한 배선 기판(A)을 도 1을 기초로 해서 설명한다.
배선 기판(A)은 절연 기판(1)과 배선 도체(2)와 솔더 레지스트층(3)으로 이루어진다.
절연 기판(1)은 글라스 클로스(4)와 절연 수지부(5)로 형성된다. 글라스 클로스(4)는 유리 섬유의 다발, 예를 들면 유리 얀(yarn)을, 종횡으로 짜서 이루어진다. 직조 방법은, 예를 들면 평직, 능직, 주자직 등을 들 수 있다. 글라스 클로스(4)는 내부에 간극을 갖고, 또한 표면에 요철을 갖는다. 절연 수지부(5)는 상술의 간극 및 요철을 메움과 아울러 글라스 클로스(4)의 상하에 표면이 평탄한 절연 수지부(5)를 갖는다. 글라스 클로스(4)를 구성하는 유리 섬유로서는, 예를 들면 NE 유리나 S 유리 등을 들 수 있다. 글라스 클로스(4)의 비유전율은 약 4.6∼5.2 정도이다. 글라스 클로스(4)의 비유전율을 상기 범위 내로 하기 위해서는, 유리 섬유의 종류, 직조 밀도 등을 조정하면 좋다. 비유전율이 상기 범위 내인 글라스 클로스(4)로서는, 예를 들면 니토 보세키 가부시키가이샤제의 「NE-Glass」 등을 들 수 있다.
절연 수지부(5)는, 예를 들면 에폭시 수지나 폴리이미드 수지 등으로 이루어진다. 절연 수지부(5)의 비유전율은 약 4.1∼5.7 정도이다. 절연 수지부(5)의 비유전율을 상기 범위 내로 하기 위해서는 에폭시 수지나 폴리이미드 수지 등으로부터 적절한 품종의 수지를 선정하면 좋다. 후술하는 차동 선로(6)를 구성하는 띠형상 도체와 바로 아래의 글라스 클로스(4) 표면 사이에 개재하는 수지층의 두께는 5∼10um 정도인 것이 좋다. 비유전율이 상기 범위 내인 절연 수지부(5)로서는, 예를 들면 히타치 카세이 가부시키가이샤제의 「MCL-I-671」 등을 들 수 있다.
글라스 클로스(4)의 비유전율과 절연 수지부(5)의 비유전율의 차가 후술하는 0.5 이하로 되도록 양자를 선택해서 조합시킴으로써 절연 기판(1)을 형성한다.
절연 기판(1)은 그 표면 중앙부에 반도체 소자(S)가 탑재되는 탑재부(1a)를 갖고 있음과 아울러 상하로 관통하는 복수의 관통 구멍(1b)을 갖고 있다. 또한, 절연 기판(1)의 상하면 및 관통 구멍(1b) 내에 배선 도체(2)가 피착되어 있다.
또한, 절연 기판(1)은 이 예에서는 단층 구조이지만, 동일 또는 다른 전기절연 재료로 이루어지는 복수의 절연층을 다층으로 적층한 다층 구조이여도 좋다. 예를 들면, 복수의 글라스 클로스(4)를 절연 수지층과 교대로 적층한 절연 기판을 들 수 있다.
배선 도체(2)는 구리 도금이나 동박 등의 양호 도전성 금속으로 이루어지고, 주지의 세미에디티브법이나 서브트랙티브법에 의해 형성된다. 배선 도체(2)는 절연 기판(1)의 상하면 및 관통 구멍(1b) 내에 피착되어 있다. 절연 기판(1) 상면의 배선 도체(2)는 서로 나란히 진행하는 2개의 띠형상 도체로 이루어지는 차동 선로(6)를 복수 포함하고 있다. 인접하는 띠형상 도체의 간격은 7.5∼60㎛ 정도인 것이 좋다. 차동 선로(6)의 폭은 5∼25㎛ 정도이다.
또한, 절연 기판(1) 상면의 배선 도체(2)의 일부는 반도체 소자(S)에 접속되는 반도체 소자 접속 패드(7)로서 기능한다. 절연 기판(1) 하면의 배선 도체(2)의 일부는 외부의 회로기판에 접속되는 외부 접속 패드(8)로서 기능한다.
솔더 레지스트층(3)은 폴리이미드 수지 등의 열경화성 수지로 이루어지고, 절연 기판(1)의 상하면에 형성되어 있다. 절연 기판(1)의 상면측의 솔더 레지스트층(3)은 반도체 소자 접속 패드(7)를 노출하는 개구부(3a)를 갖고 있다. 절연 기판(1)의 하면측의 솔더 레지스트층(3)은 외부 접속 패드(8)를 노출하는 개구부(3b)를 갖고 있다.
반도체 소자(S)의 전극(T)를 반도체 소자 접속 패드(7)에 접속함과 아울러 외부 접속 패드(8)를 외부의 전기 회로기판의 배선 도체에 접속함으로써 반도체 소자(S)가 외부의 전기 회로기판에 전기적으로 접속된다. 그리고, 반도체 소자(S)와 외부의 전기 회로기판 사이에서 배선 도체(2)나 차동 선로(6)를 통해서 신호를 전송함으로써 반도체 소자(S)가 작동한다.
배선 기판(A)에 의하면, 절연 기판(1)을 구성하는 글라스 클로스(4)의 비유전율과 절연 수지부(5)의 비유전율의 차는 0.5 이하이다. 이 때문에, 글라스 클로스(4) 표면의 요철의 영향에 의해 차동 선로(6)의 한쪽의 띠형상 도체와 바로 아래의 글라스 클로스(4) 표면의 간격이, 차동 선로(6)의 다른쪽의 띠형상 도체와 바로 아래의 글라스 클로스(4) 표면의 간격과 다른 경우에도, 각각의 띠형상 도체가 글라스 클로스(4)로부터 받는 비유전율의 영향 차를 작게 할 수 있다. 이것에 의해, 한쪽의 띠형상 도체와 다른쪽의 띠형상 도체 사이의 차동신호의 전송 속도차가 작아진다. 이 결과, 외부의 전기 회로기판으로 반도체 소자(S)에 양호한 신호를 고속으로 전송하여 반도체 소자(S)를 안정적으로 작동시키는 것이 가능한 배선 기판(A)을 제공할 수 있다.
상기 설명으로부터 명확한 바와 같이, 글라스 클로스(4)의 비유전율과 절연 수지부(5)의 비유전율의 차는 0이여도 좋다.
양자의 비유전율의 차를 0.5 이하로 하기 위한 조합의 일례로서는, 「NE-Glass」로 이루어지는 글라스 클로스(비유전율 4.6)와 「MCL-I-671」로 이루어지는 절연 수지부(비유전율 4.2∼4.4)를 들 수 있다. 이 때의 비유전율의 차는 0.2∼0.4로 된다.
배선 기판(A)은 글라스 클로스(4)와 절연 수지부(5)로 이루어지는 절연 기판(1)에 관통 구멍(1b)을 천공한 후, 관통 구멍(1b) 내 및 절연 기판(1)의 양쪽 주면에 구리 도금을 피착해서 배선 도체(2)를 형성하고, 그 위에 솔더 레지스트층(3)을 형성함으로써 제조된다.
또한, 본 발명은 상술의 실시형태에 한정되는 것이 아니고, 클레임에 기재된 범위 내에 있어서 여러 가지 변경이 가능하다. 예를 들면, 상술의 실시형태에서는 절연 수지부(5)는 무기 필러를 포함하지 않는 예를 나타냈지만, 무기 필러를 절연 수지부에 분산시켜도 좋다. 무기 필러로서는, 예를 들면 실리카나 산화티타늄, 알루미나 등을 들 수 있다. 이 경우, 무기 필러를 포함하는 절연 수지부의 비유전율과 글라스 클로스의 비유전율의 차가 0.5 이하가 되도록 하는 것이 중요하다.

Claims (5)

  1. 절연 기판과,
    이 절연 기판의 상하면에 피착된 배선 도체를 구비하고,
    상기 절연 기판은 유리 섬유의 다발이 종횡으로 짜여지고, 내부에 간극을 갖고 또한 표면에 요철을 갖는 글라스 클로스와, 상기 간극 및 요철을 메워서 상기 글라스 클로스의 상하면에 형성된 표면이 평탄한 절연 수지부로 이루어지고,
    상기 글라스 클로스의 비유전율과 상기 절연 수지부의 비유전율의 차가 0.5 이하인 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 배선 도체는 상기 절연 기판 상을 서로 나란히 진행하는 2개의 띠형상 도체로 이루어지는 차동 선로를 포함하는 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    글라스 클로스(4)의 비유전율은 4.6∼5.2인 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    절연 수지부(5)의 비유전율은 4.1∼5.7인 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 절연 수지부는 무기 필러를 포함하는 것을 특징으로 하는 배선 기판.
KR1020140148240A 2013-10-31 2014-10-29 배선 기판 KR20150050453A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013226098A JP2015088627A (ja) 2013-10-31 2013-10-31 配線基板
JPJP-P-2013-226098 2013-10-31

Publications (1)

Publication Number Publication Date
KR20150050453A true KR20150050453A (ko) 2015-05-08

Family

ID=52995779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140148240A KR20150050453A (ko) 2013-10-31 2014-10-29 배선 기판

Country Status (5)

Country Link
US (1) US20150118463A1 (ko)
JP (1) JP2015088627A (ko)
KR (1) KR20150050453A (ko)
CN (1) CN104602442A (ko)
TW (1) TW201536122A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures
US10957964B2 (en) 2016-01-13 2021-03-23 Showa Denko Materials Co., Ltd. Multilayer transmission line plate
JP6711228B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 基板の製造方法
JP2018137269A (ja) * 2017-02-20 2018-08-30 富士通株式会社 配線基板及び配線基板の製造方法に関する。
CN108649023B (zh) * 2018-03-28 2020-03-03 宁波市鄞州路麦电子有限公司 一种引线框架及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124415A (ja) * 2000-10-17 2002-04-26 Tdk Corp 高周波用基板及びその製造方法
JP2005015729A (ja) * 2003-06-30 2005-01-20 Nitto Boseki Co Ltd 誘電率のばらつきが小さいプリント配線板用プリプレグ及び積層板
US20070182436A1 (en) * 2006-02-07 2007-08-09 Sun Microsystems, Inc. Technique for offsetting signal lines from the glass weave of resin/glass materials
JP5048307B2 (ja) * 2006-11-13 2012-10-17 信越石英株式会社 複合織物及びプリント配線基板
JP2009164416A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd プリント配線板およびプリント基板ユニット
JP2009259879A (ja) * 2008-04-14 2009-11-05 Hitachi Ltd 配線基板および多層配線基板

Also Published As

Publication number Publication date
US20150118463A1 (en) 2015-04-30
JP2015088627A (ja) 2015-05-07
TW201536122A (zh) 2015-09-16
CN104602442A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
US8673391B2 (en) Method of manufacturing a circuit board
KR20150050453A (ko) 배선 기판
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
JP5085266B2 (ja) 配線基板およびその製造方法
JP5311653B2 (ja) 配線基板
US9635753B2 (en) Wiring board
US20090169842A1 (en) Printed wiring board and printed circuit board unit
KR101894306B1 (ko) 배선 기판
JP2014090027A (ja) 回路基板、回路基板の製造方法、電子装置及びガラスクロス
KR101125317B1 (ko) 배선 기판 및 그 제조 방법
JP2012033786A (ja) 配線基板
US9480146B2 (en) Wiring board
JP7379140B2 (ja) 配線基板
WO2023210526A1 (ja) 配線基板および実装構造体
JP7433065B2 (ja) 配線基板
JP5318393B2 (ja) 半導体装置
US20160219698A1 (en) Wiring board
JP2003249760A (ja) 配線基板およびそれを用いた電子装置
JP2024032317A (ja) 配線基板
TWI402173B (zh) 電路板及其製造方法(一)
JP2023111364A (ja) 伝送構造体および伝送構造体を備える配線基板
JP2024020960A (ja) 配線基板
JP2022107282A (ja) 配線基板
JP2015035456A (ja) 回路基板およびこれを搭載した電気装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid