KR101894306B1 - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR101894306B1
KR101894306B1 KR1020140162434A KR20140162434A KR101894306B1 KR 101894306 B1 KR101894306 B1 KR 101894306B1 KR 1020140162434 A KR1020140162434 A KR 1020140162434A KR 20140162434 A KR20140162434 A KR 20140162434A KR 101894306 B1 KR101894306 B1 KR 101894306B1
Authority
KR
South Korea
Prior art keywords
signal
pair
conductor
grounding
hole
Prior art date
Application number
KR1020140162434A
Other languages
English (en)
Other versions
KR20150062957A (ko
Inventor
요시히로 나카가와
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20150062957A publication Critical patent/KR20150062957A/ko
Application granted granted Critical
Publication of KR101894306B1 publication Critical patent/KR101894306B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 배선 기판은 절연 기판(1), 한 쌍의 신호용 외부 접속 패드(3S), 한 쌍의 접지용 외부 접속 패드(3G), 한 쌍의 신호용 스루홀 도체(12S), 한 쌍의 접지용 스루홀 도체(12G), 개구부(16a)를 갖는 코어용 접지 도체층(16), 비아홀 도체(15), 띠형상 배선 도체(11), 상면측 신호용 접속 도체(13), 및 하면측 신호용 접속 도체(14)를 구비하고, 한 쌍의 접지용 스루홀 도체(12G)는 서로 개구부(16a)를 사이에 두고 배치되어 있다.

Description

배선 기판{WIRING SUBSTRATE}
본 발명은 반도체 집적 회로 소자 등의 반도체 소자를 탑재하기 위한 배선 기판에 관한 것이다.
종래, 반도체 소자를 탑재하기 위한 소형 배선 기판은 도 6에 나타내는 바와 같이 절연 기판(21)의 상면 중앙부에 다수의 반도체 소자 접속 패드(22)가 배치되어 있음과 아울러 절연 기판(21)의 하면 전역에 다수의 외부 접속 패드(23)가 배치되어 있다. 절연 기판(21)에는 코어용 절연판(24)의 상하면에 빌드업용의 복수의 절연층(25)이 각각 적층되어 있다. 절연판(24)에는 다수의 스루홀(26)이 형성되어 있다. 절연층(25)에는 다수의 비아홀(27)이 형성되어 있다.
절연판(24)의 상하면 및 스루홀(26) 내에는 코어용 배선 도체(28)가 피착되어 있다. 각 절연층(25)의 표면 및 비아홀(27) 내에는 빌드업용 배선 도체(29)가 피착되어 있다. 반도체 소자 접속 패드(22)는 상면측의 최표층에 피착된 빌드업용 배선 도체(29)에 의해 형성되어 있다. 외부 접속 패드(23)는 하면측의 최표층에 피착된 빌드업용 배선 도체(29)에 의해 형성되어 있다. 반도체 소자 접속 패드(22)와 외부 접속 패드(23)는 배선 도체(28, 29)를 통해 전기적으로 접속되어 있다. 반도체 소자 접속 패드(22) 및 외부 접속 패드(23)에는 각각 신호용과 접지용과 전원용이 있다.
또한, 절연 기판(21)의 상하면에는 솔더 레지스트층(30)이 피착되어 있다. 상면측의 솔더 레지스트층(30)에는 반도체 소자 접속 패드(22)의 중앙부를 노출시키는 개구부(30a)가 형성되어 있다. 하면측의 솔더 레지스트층(30)에는 외부 접속 패드(23)의 중앙부를 노출시키는 개구부(30b)가 형성되어 있다.
이러한 종래의 배선 기판에 있어서는, 예를 들면 일본 특허 공개 2004-289094 호 공보에 나타내는 바와 같이 신호용 반도체 소자 접속 패드와 신호용 외부 접속 패드를 접속하는 차동 선로를 구비하고 있다. 이러한 차동 선로의 개략을 도 7에 나타낸다. 도 7에 있어서는 차동 선로를 설명하는데 필요한 배선 도체(28, 29)의 일부만을 나타내고 있다. 차동 선로는 절연 기판(21)의 상면 중앙부에 서로 인접해서 배치된 한 쌍의 신호용 반도체 소자 접속 패드(22S)와, 절연 기판(21)의 하면 외주부에 서로 인접해서 배치된 한 쌍의 신호용 외부 접속 패드(23S)를 서로 인접해서 배치된 한 쌍의 전류 경로를 통해 접속하고 있다.
신호용 반도체 소자 접속 패드(22S)에는 한 쌍의 가느다란 띠형상 배선 도체(31)의 일단부가 접속되어 있다. 띠형상 배선 도체(31)는 신호용 반도체 소자 접속 패드(22S)로부터 절연 기판(21)의 외주부를 향해 연신되도록 상면측의 절연층(25) 상에 형성되어 있다.
띠형상 배선 도체(31)의 타단부에 있어서의 절연 기판(21)의 하면에는 한 쌍의 신호용 외부 접속 패드(23S)가 띠형상 배선 도체(31)의 연신 방향을 따라 배열되어 있다. 띠형상 배선 도체(31)의 타단부와 신호용 외부 접속 패드(23S)는 한 쌍의 신호용 스루홀 도체(32S), 상면측 신호용 접속 도체(33) 및 하면측 신호용 접속 도체(34)를 통해 접속되어 있다. 신호용 스루홀 도체(32S)는 스루홀(26) 내에 피착된 배선 도체(28)에 의해 형성되어 있다. 신호용 접속 도체(33, 34)는 절연층(25)의 표면에 피착된 배선 도체(29)에 의해 형성되어 있다. 신호용 스루홀 도체(32S) 및 신호용 접속 도체(33, 34)는 비아 도체(35)(이하, 비아 도체를 「비아홀 도체」라고 기재하는 경우도 있다)를 통해 접속되어 있다. 비아 도체(35)는 비아홀(27) 내에 피착된 배선 도체(29)에 의해 형성되어 있다. 신호용 스루홀 도체(32S)는 한 쌍의 신호용 외부 접속 패드(23S)끼리의 중간점을 사이에 두고 띠형상 배선 도체(31)의 연신 방향에 대해서 직교하는 수선(P) 상에 배치되어 있다.
절연판(24)의 하면에는 그 대략 전역에 걸쳐 코어용 접지 도체층(36)이 배치되어 있다. 코어용 접지 도체층(36)에는 한 쌍의 신호용 스루홀 도체(32S)의 하단을 일괄적으로 둘러싸는 개구부(36a)가 형성되어 있다. 개구부(36a)는 수선(P)을 따르는 방향으로 긴 타원 형상을 하고 있다. 절연판(24)에는 한 쌍의 신호용 스루홀 도체(32S)에 인접하도록 해서 한 쌍의 접지용 스루홀 도체(32G)가 설치되어 있다. 접지용 스루홀 도체(32G)는 개구부(36a)의 일방측에 정렬되어 배치되어 있고, 그 하단이 코어용 접지 도체층(36)에 접속되어 있다.
절연 기판(21)의 하면에는 띠형상 배선 도체(31)의 연신 방향을 따라 접지용 외부 접속 패드(23G)가 한 쌍의 신호용 외부 접속 패드(23S)에 인접해서 배치되어 있다. 이들 접지용 외부 접속 패드(23G)는 코어용 접지 도체층(36)에 비아홀 도체(35)를 통해 접속되어 있다.
상면측의 절연층(25)에는 빌드업용 접지 도체층(도시하지 않음)이 띠형상 배선 도체(31)와 대향하도록, 즉 띠형상 배선 도체(31)의 상하나 가로에 배치되어 있다. 접지용 스루홀 도체(32G)는 이들 빌드업용 접지 도체층에 비아홀 도체(35)를 통해 접속되어 있다.
이 종래의 배선 기판에 있어서는 신호용 반도체 소자 접속 패드(22S)와 신호용 외부 접속 패드(23S)를 접속하는 차동 선로에 신호를 전송시키면, 띠형상 배선 도체(31)의 상하나 가로에 설치된 빌드업용 접지 도체층으로부터 접지용 외부 접속 패드(23G)에 걸쳐서 차동 선로에 전송되는 신호에 대응한 리턴 전류가 접지용 스루홀 도체(32G)를 통해 흐른다.
그러나, 종래의 배선 기판에 있어서는 신호용 반도체 소자 접속 패드(22S)와 신호용 외부 접속 패드(23S)를 접속하는 차동 선로에 신호를 전송시키면, 이들을 접속하는 한 쌍의 전류 경로끼리의 사이에서 신호의 전송에 약간의 시간적 차가 발생한다. 이러한 차가 예를 들면 1.0피코초(㎰)를 초과하면, 예를 들면 차동 선로에 전송되는 신호의 전송 레이트가 25Gbps 이상의 고속일 경우에 탑재하는 반도체 소자의 성능을 충분히 발휘할 수 없거나 오동작을 발생시키거나 하기 쉬워진다. 이 때문에, 차동 선로에 전송되는 신호의 전송 레이트가 25Gb㎰ 이상의 고속일 경우에 탑재하는 반도체 소자를 충분한 성능 및 정확함에 있어서 여유를 갖고 작동시키기 위해서는 한 쌍의 전류 경로끼리의 사이에 있어서의 신호의 시간적인 차를 0.2㎰ 이하로 하는 것이 바람직하다.
그래서, 신호용 반도체 소자 접속 패드(22S)와 신호용 외부 접속 패드(23S)를 접속하는 차동 선로에 있어서는 이들을 접속하는 한 쌍의 전류 경로끼리의 길이가 가능한 한 동일해지도록 설계된다. 그러나, 차동 선로에 있어서의 한 쌍의 전류 경로끼리의 길이를 아무리 동일하게 설계해도 이들 전류 경로끼리의 사이에 있어서의 신호의 전송 시간의 차를 0.2㎰ 이하로 하는 것은 매우 곤란하다. 그래서, 본 발명자는 차동 선로에 전송하는 신호에 대응해서 흐르는 리턴 전류에 착목해서 검토했다.
여기서, 접지용 외부 접속 패드(23G)로부터 접지용 스루홀 도체(32G)로의 리턴 전류의 흐름을 도 8에 모식적으로 나타낸다. 도 8에 있어서는 스루홀 도체(32S, 32G)보다 아래의 배선 도체(28, 29)의 일부만을 나타내고 있다. 또한, 리턴 전류의 흐름을 화살표로 나타내고 있다. 우선, 접지용 외부 접속 패드(23G)로부터 접지 도체층(36)에는 비아홀 도체(35)를 통해 리턴 전류가 흐른다. 접지 도체층(36)에 있어서는 비아홀 도체(35)가 접속된 부위로부터 접지용 스루홀 도체(32G)를 향해 리턴 전류가 흐른다. 이때, 수선(P)을 사이에 둔 양측에서 리턴 전류의 전류 경로의 길이에 차가 있는 것을 알 수 있다.
이러한 리턴 전류의 전류 경로의 길이의 차가 신호용 반도체 소자 접속 패드(22S)와 신호용 외부 접속 패드(23S)를 접속하는 차동 선로에 있어서의 한 쌍의 전류 경로끼리의 사이에 있어서의 신호의 전송 시간의 차에 영향을 주고 있는 것으로 생각된다. 또한, 점선의 화살표로 나타낸 전류 경로에 있어서는 개구부(36a)가 리턴 전류의 양호한 흐름을 저해해서 충분한 양의 리턴 전류가 흐르기 어렵다고 생각된다.
본 발명의 과제는 차동 선로에 있어서의 한 쌍의 전류 경로끼리의 사이에 있어서의 신호의 시간적인 차를 0.2㎰ 이하로 해서, 탑재하는 반도체 소자를 충분한 성능 및 정확함에 있어서 여유를 갖고 작동시키는 것이 가능한 배선 기판을 제공하는 것에 있다.
본 발명의 배선 기판은 이하의 구성 요소(1)~(12)를 구비하고, 한 쌍의 접지용 스루홀 도체는 서로 개구부를 사이에 둔 위치에 배치되어 있다.
(1) 코어용 절연판의 상하면에 빌드업용 절연층이 적층되어 이루어지는 절연 기판.
(2) 상기 절연 기판의 하면에 소정 방향으로 인접해서 배치된 한 쌍의 신호용 외부 접속 패드.
(3) 상기 절연 기판의 하면에 상기 한 쌍의 신호용 외부 접속 패드끼리의 중간점을 상기 소정 방향에 대해서 수직인 방향으로 지나는 수선을 사이에 두고 대칭이 되도록 상기 신호용 외부 접속 패드에 인접해서 배치된 한 쌍의 접지용 외부 접속 패드.
(4) 상기 코어용 절연판을 관통하며 상기 한 쌍의 신호용 외부 접속 패드끼리의 중간점을 사이에 두고 상기 수선 상에 배치된 한 쌍의 신호용 스루홀 도체.
(5) 상기 코어용 절연판을 관통하며 상기 신호용 스루홀 도체에 인접하도록 배치된 한 쌍의 접지용 스루홀 도체.
(6) 상기 코어용 절연판의 하면에 있어서의 상기 접지용 외부 접속 패드 상을 포함하는 영역에 배치되어 있고 상기 한 쌍의 신호용 스루홀 도체를 일괄적으로 둘러싸는 개구부를 가짐과 아울러 상기 접지용 스루홀 도체에 접속된 코어용 접지 도체층.
(7) 하면측의 상기 절연층에 있어서의 상기 접지용 외부 접속 패드로부터 상기 코어용 접지 도체층에 걸쳐 형성되어 있고 상기 한 쌍의 접지용 외부 접속 패드와 상기 코어용 접지 도체층를 상기 수선을 사이에 둔 양측에서 접속하는 비아홀 도체.
(8) 하면측의 상기 절연층에 있어서의 상기 신호용 외부 접속 패드로부터 상기 신호용 스루홀 도체에 걸쳐 형성되어 있고 하면측의 상기 절연층을 관통하는 비아 도체를 통해 상기 한 쌍의 신호용 외부 접속 패드와 상기 한 쌍의 신호용 스루홀 도체를 접속하는 한 쌍의 하면측 신호용 접속 도체.
(9) 상면측의 상기 절연층의 표면에 형성되어 있고 일단부가 상기 절연 기판의 중앙부에 위치하고 타단부가 상기 신호용 스루홀 도체의 근방 상에 위치하도록 형성된 한 쌍의 띠형상 배선 도체.
(10) 상면측의 상기 절연층에 있어서의 상기 신호용 스루홀 도체로부터 상기 띠형상 배선 도체의 타단부에 걸쳐 형성되어 있고 상면측의 상기 절연층을 관통하는 비아 도체를 통해 상기 한 쌍의 신호용 스루홀 도체와 상기 한 쌍의 띠형상 배선 도체를 접속하는 한 쌍의 상면측 신호용 접속 도체.
(11) 상기 상면측의 상기 절연층 표면에 형성되어 있고 상기 한 쌍의 띠형상 배선 도체와 대향하도록 배치되며 상면측의 상기 절연층을 관통하는 비아 도체를 통해 상기 접지용 스루홀 도체와 접속된 빌드업용 접지 도체층.
(12) 상면측의 상기 절연층에 있어서의 상기 접지용 스루홀 도체로부터 상기 빌드업용 접지 도체층 아래에 걸쳐 형성되어 있고 상기 한 쌍의 접지용 스루홀 도체와 상기 빌드업용 접지 도체층을 접속하는 상(上)비아홀 도체.
본 발명의 배선 기판에 의하면, 차동 선로를 형성하는 한 쌍의 신호용 스루홀 도체에 인접하도록 배치된 한 쌍의 접지용 스루홀 도체가 신호용 스루홀 도체를 둘러싸는 코어용 접지 도체층의 개구부를 사이에 둔 위치에 배치되어 있다. 이 때문에, 신호용 외부 접속 패드에 인접하는 접지용 외부 접속 패드로부터 신호용 스루홀 도체에 인접하는 접지용 스루홀 도체까지의 리턴 전류의 전류 경로의 길이의 차를 작게 할 수 있어 리턴 전류의 흐름이 더 부드러워진다. 그 결과, 차동 선로의 한 쌍의 전류 경로끼리의 사이에 있어서의 신호의 시간적인 차가 작아, 탑재하는 반도체 소자를 양호하게 작동시키는 것이 가능한 배선 기판을 제공할 수 있다.
도 1은 본 발명에 따른 배선 기판의 제 1 실시형태를 나타내는 개략 단면도이다.
도 2는 도 1에 나타내는 배선 기판의 배선 도체의 일부만을 골라내서 나타낸 요부 사시도이다.
도 3은 도 2에 나타내는 배선 기판에 있어서의 리턴 전류의 흐름을 설명하기 위한 요부 평면 모식도이다.
도 4는 본 발명에 따른 배선 기판의 다른 실시형태에 있어서의 리턴 전류의 흐름을 설명하기 위한 요부 평면 모식도이다.
도 5는 본 발명에 따른 배선 기판의 또 다른 실시형태에 있어서의 리턴 전류의 흐름을 설명하기 위한 요부 평면 모식도이다.
도 6은 종래의 배선 기판을 나타내는 개략 단면도이다.
도 7은 도 6에 나타내는 종래 배선 기판의 배선 도체의 일부만을 골라내서 나타낸 요부 사시도이다.
도 8은 도 7에 나타내는 종래의 배선 기판에 있어서의 리턴 전류의 흐름을 설명하기 위한 요부 평면 모식도이다.
이어서, 본 발명의 배선 기판의 제 1 실시형태를 도 1 및 도 2에 의거해서 설명한다. 본 발명의 배선 기판은 도 1에 나타내는 바와 같이 절연 기판(1)의 상면 중앙부에 다수의 반도체 소자 접속 패드(2)가 배치되어 있음과 아울러 절연 기판(1)의 하면 전역에 다수의 외부 접속 패드(3)가 배치되어 있다.
절연 기판(1)은 코어용 절연판(4)의 상하면에 빌드업용 절연층(5)이 3층씩 적층된 구조를 갖고 있다. 절연판(4)은 예를 들면 유리 섬유 다발을 종횡으로 짜 넣은 유리 직물에 에폭시 수지나 비스말레이미드트리아진 수지 등의 열경화성 수지를 함침시켜서 이루어진다. 절연판(4)에는 다수의 스루홀(6)이 형성되어 있다. 절연판(4)의 두께는 0.1~2㎜ 정도이다. 스루홀(6)의 직경은 0.1~0.3㎜ 정도이다.
절연층(5)은 에폭시 수지 등의 열경화성 수지에 산화 규소 분말 등의 무기 절연물 필러를 30~70질량% 정도 분산시킨 절연 재료로 이루어진다. 절연층(5)에는 다수의 비아홀(7)이 형성되어 있다. 절연층(5)의 두께는 20~60㎛ 정도이다. 비아홀(7)의 직경은 30~100㎛ 정도이다.
절연판(4)의 상하면 및 스루홀(6) 내에는 코어용 배선 도체(8)가 피착되어 있다. 절연층(5)의 표면 및 비아홀(7) 내에는 빌드업용 배선 도체(9)가 피착되어 있다. 코어용 배선 도체(8)의 두께는 10~30㎛ 정도이다. 코어용 배선 도체(8)는 절연판(4)의 상하면에서는 구리박이나 구리 도금층으로 이루어지고, 스루홀(6) 내에서는 구리 도금층으로 이루어진다. 빌드업용 배선 도체(9)는 구리 도금층으로 이루어진다. 빌드업용 배선 도체(9)의 두께는 5~25㎛ 정도이다. 코어용 배선 도체(8)가 피착된 스루홀(6) 내는 수지로 충전되어 있다.
반도체 소자 접속 패드(2)는 상면측의 최표층에 피착된 빌드업용 배선 도체(9)에 의해 형성되어 있다. 반도체 소자 접속 패드(2)의 직경은 50~100㎛ 정도이다. 반도체 소자 접속 패드(2)는 100~200㎛의 피치로 격자 형상으로 배치되어 있다. 외부 접속 패드(3)는 하면측의 최표층에 피착된 빌드업용 배선 도체(9)에 의해 형성되어 있다. 외부 접속 패드(3)의 직경은 300~1000㎛ 정도이다. 외부 접속 패드(3)는 500~2000㎛의 피치로 격자 형상으로 배치되어 있다. 반도체 소자 접속 패드(2)와 외부 접속 패드(3)는 배선 도체(8, 9)를 통해 전기적으로 접속되어 있다. 반도체 소자 접속 패드(2) 및 외부 접속 패드(3)에는 각각 신호용과 접지용과 전원용이 있다.
또한, 절연 기판(1)의 상하면에는 솔더 레지스트층(10)이 피착되어 있다. 상면측의 솔더 레지스트층(10)에는 반도체 소자 접속 패드(2)의 중앙부를 노출시키는 개구부(10a)가 형성되어 있다. 하면측의 솔더 레지스트층(10)에는 외부 접속 패드(3)의 중앙부를 노출시키는 개구부(10b)가 형성되어 있다. 솔더 레지스트층(10)은 아크릴 변성 에폭시 수지 등의 열경화성 수지로 이루어진다.
본 발명의 배선 기판에 있어서는 신호용 반도체 소자 접속 패드(2)와 신호용 외부 접속 패드(3)를 접속하는 차동 선로를 구비하고 있다. 이 차동 선로의 개략을 도 2에 나타낸다. 또한, 도 2에 있어서는 차동 선로를 설명하는데 필요한 배선 도체(8, 9)의 일부만을 나타내고 있다. 차동 선로는 절연 기판(1)의 상면 중앙부에 서로 인접해서 배치된 한 쌍의 신호용 반도체 소자 접속 패드(2S)와, 절연 기판(1)의 하면 외주부에 서로 인접해서 배치된 한 쌍의 신호용 외부 접속 패드(3S)를 접속하고 있다.
신호용 반도체 소자 접속 패드(2S)에는 한 쌍의 가느다란 띠형상 배선 도체(11)의 일단부가 접속되어 있다. 띠형상 배선 도체(11)는 신호용 반도체 소자 접속 패드(2S)로부터 절연 기판(1)의 외주부를 향해 연신되도록 상면측의 절연층(5) 상에 형성되어 있다. 띠형상 배선 도체(11)끼리는 양단부에서 서로의 간격이 넓어져 있고, 그 이외의 부분에서는 서로 근접해서 병행해 있다. 띠형상 배선 도체(11)의 폭은 10~30㎛ 정도이다. 띠형상 배선 도체(11)끼리의 간격은 병행하는 부분에서 20~75㎛ 정도이다. 병행하는 부분에 있어서의 띠형상 배선 도체(11)의 특성 임피던스는 대략 100Ω이 되도록 조정되어 있다.
띠형상 배선 도체(11)의 타단부에 있어서의 절연 기판(1)의 하면에는 한 쌍의 신호용 외부 접속 패드(3S)가 띠형상 배선 도체(11)의 연신 방향을 따라 인접하도록 해서 배열되어 있다. 띠형상 배선 도체(11)의 타단부와 신호용 외부 접속 패드(3S)는 신호용 스루홀 도체(12S), 상면측의 신호용 접속 도체(13) 및 하면측의 신호용 접속 도체(14)를 통해 접속되어 있다. 신호용 접속 도체(13, 14)는 절연층(5)의 표면에 피착된 빌드업용 배선 도체(9)에 의해 형성되어 있다. 신호용 스루홀 도체(12S)는 스루홀(6) 내에 피착된 코어용 배선 도체(8)에 의해 형성되어 있다. 이들 부재 사이는 비아 도체(15)에 의해 접속되어 있다. 비아 도체(15)는 비아홀(7) 내에 피착된 빌드업용 배선 도체(9)에 의해 형성되어 있다. 신호용 스루홀 도체(12S)는 절연판(4)만을 관통할 수 있다.
신호용 스루홀 도체(12S)는 한 쌍의 신호용 외부 접속 패드(3S)끼리의 중간점을 사이에 두고 띠형상 배선 도체(11)의 연신 방향에 대해서 수직인 방향으로 지나는 수선(P) 상에 배치되어 있다. 즉, 신호용 스루홀 도체(12S)는 후술하는 코어용 접지 도체층(16)의 상면측, 즉 띠형상 배선 도체(11)가 형성되어 있는 측에 배치되어 있다. 신호용 스루홀 도체(12S)끼리의 간격은 300~600㎛ 정도이다.
절연판(4)의 하면에는 그 거의 전역에 걸쳐 코어용 접지 도체층(16)이 배치되어 있다. 접지 도체층(16)에는 한 쌍의 신호용 스루홀 도체(12S)의 하단을 일괄적으로 둘러싸는 개구부(16a)가 형성되어 있다. 개구부(16a)는 수선(P)을 따르는 방향으로 긴 타원 형상을 하고 있다. 개구부(16a)는 장경이 400~1200㎛ 정도, 단경이 200~500㎛ 정도이다.
또한, 절연 기판(1)의 하면에는 수선(P)을 사이에 두고 대칭이 되는 위치에 적어도 한 쌍의 접지용 외부 접속 패드(3G)가 한 쌍의 신호용 외부 접속 패드(3S)에 인접해서 배치되어 있다. 이들 접지용 외부 접속 패드(3G)는 코어용 접지 도체층(16)에 비아홀 도체(15)를 통해 접속되어 있다. 비아홀 도체(15)는 하나의 접지용 외부 접속 패드(3G)에 대해서 4개소 접속되어 있다.
절연판(4)에는 한 쌍의 신호용 스루홀 도체(12S)에 인접하도록 해서 한 쌍의 접지용 스루홀 도체(12G)가 설치되어 있다. 접지용 스루홀 도체(12G)는 한 쌍의 신호용 스루홀 도체(12S)끼리의 거의 중간점에 서로 개구부(16a)를 사이에 두고 띠형상 배선 도체(11)의 연신 방향으로 대칭이 되는 위치에 배치되어 있고, 그 하단이 코어용 접지 도체층(16)에 접속되어 있다. 접지용 스루홀 도체(12G)와 신호용 스루홀 도체(12S)의 간격은 100~300㎛ 정도이다. 또한, 접지용 스루홀 도체(12G)는 신호용 스루홀 도체(12S)가 관통한 것과 같이, 절연판(4)만을 관통할 수 있다.
상면측의 절연층(5)에는 빌드업용 접지 도체층(도시하지 않음)이 띠형상 배선 도체(11)와 대향하도록, 즉 띠형상 배선 도체(11)의 상하나 가로에 배치되어 있다. 접지용 스루홀 도체(12G)는 이들 빌드업용 접지 도체층에 비아홀 도체(15)를 통해 접속되어 있다.
본 발명의 배선 기판에 있어서는 신호용 반도체 소자 접속 패드(2S)와 신호용 외부 접속 패드(3S)를 접속하는 차동 선로에 신호를 전송시키면, 띠형상 배선 도체(11)에 대향하도록 설치된 빌드업용 접지 도체층으로부터 접지용 외부 접속 패드(3G)에 걸쳐 차동 선로에 전송되는 신호에 대응한 리턴 전류가 접지용 스루홀 도체(12G)를 통해 흐른다.
여기서, 접지용 외부 접속 패드(3G)로부터 접지용 스루홀 도체(12G)로의 리턴 전류의 흐름을 도 3에 모식적으로 나타낸다. 도 3에 있어서는 스루홀 도체(12S, 12G)보다 아래의 배선 도체(8, 9)의 일부만을 나타내고, 리턴 전류의 흐름을 화살표로 나타내고 있다. 우선, 접지용 외부 접속 패드(3G)로부터 접지 도체층(16)에는 비아홀 도체(15)를 통해 리턴 전류가 흐른다. 접지 도체(16)에 있어서는 비아홀 도체(15)가 접속된 부위로부터 접지용 스루홀 도체(12G)를 향해 리턴 전류가 흐른다. 이때, 수선(P)을 사이에 둔 양측에서 리턴 전류의 전류 경로의 길이가 동일해진다.
따라서, 리턴 전류의 전류 경로의 길이의 차에 의한 신호의 전송 시간의 차에 주는 영향을 작게 할 수 있다. 또한, 각 비아홀 도체(15)로부터 직근방의 접지용 스루홀 도체(12G)에 이르는 전류 경로에 있어서는 개구부(16a)가 리턴 전류의 양호한 흐름을 저해하지 않는다. 이 때문에, 차동 선로에 신호를 정확히 또한 효율적으로 전송하는 것이 가능해진다. 이 결과, 본 발명의 배선 기판에 의하면 탑재하는 반도체 소자를 양호하게 작동시킬 수 있다.
이어서, 본 발명에 따른 배선 기판의 다른 실시형태를 설명한다. 도 4는 상술한 도 3과 마찬가지의 모식도이며, 도 3과 마찬가지의 개소에는 마찬가지의 부호를 부여하고 그 상세한 설명은 생략한다.
도 4에 나타내는 배선 기판에서는 접지용 스루홀 도체(12G)가 배치되어 있는 위치가 도 3에 나타내는 배선 기판과 다르게 되어 있다. 도 4에 있어서는 접지용 스루홀 도체(12G)는 서로 개구부(16a)를 사이에 두고 절연 기판의 중심부로부터 외주부를 향하는 방향[띠형상 배선 도체(11)의 연신 방향]과 수직인 방향에 대칭이 되는 위치에 배치되어 있다. 즉, 접지용 스루홀 도체(12G) 및 신호용 스루홀 도체(12S)가 일직선 상에 배치되어 있다. 이 경우도, 수선(P)을 사이에 둔 양측에서 리턴 전류의 전류 경로의 길이가 동일해진다.
따라서, 리턴 전류의 전류 경로의 길이의 차에 의한 신호의 전송 시간의 차에 주는 영향을 작게 할 수 있다. 또한, 각 비아홀 도체(15)로부터 직근방의 접지용 스루홀 도체(12G)에 이르는 전류 경로에 있어서는 개구부(16a)가 리턴 전류의 양호한 흐름을 저해하지 않는다. 이 때문에, 차동 선로에 신호를 정확히 또한 효율적으로 전송하는 것이 가능해진다. 이 결과, 도 4에 나타내는 배선 기판에 의하면 탑재하는 반도체 소자를 양호하게 작동시킬 수 있다.
이어서, 본 발명에 따른 배선 기판의 또 다른 실시형태를 설명한다. 도 5는 상술한 도 3 및 도 4와 마찬가지의 모식도이다. 도 3 및 도 4와 마찬가지의 개소에는 마찬가지의 부호를 부여하고 그 상세한 설명은 생략한다.
도 5에 나타내는 배선 기판에서는 접지용 스루홀 도체(12G)는 서로 개구부(16a)를 사이에 둔 위치에 배치되어 있지만, 개구부(16a)를 사이에 두고 대칭인 위치에 배치되어 있지 않다. 이 경우, 수선(P)을 사이에 둔 양측에서 리턴 전류의 전류 경로의 길이는 동일해지지 않는다. 그러나, 수선(P)을 사이에 둔 양측에 있어서의 리턴 전류의 전류 경로의 길이의 차는 작다.
따라서, 리턴 전류의 전류 경로의 길이의 차에 의한 신호의 전송 시간의 차에 주는 영향을 작게 할 수 있다. 또한, 접지용 스루홀 도체(12G)의 한쪽을 대칭인 위치로부터 약간 어긋나게 함으로써 신호용 반도체 소자 접속 패드(2S)와 외부 접속 패드(3S) 사이를 접속하는 차동 선로에 있어서의 한 쌍의 전류 경로끼리 사이의 신호의 전송 시간의 차를 조정할 수 있다. 또한, 각 비아홀 도체(15)로부터 직근방의 접지용 스루홀 도체(12G)에 이르는 전류 경로에 있어서는 개구부(16a)가 리턴 전류의 양호한 흐름을 저해하지 않는다. 이 때문에, 차동 선로에 신호를 정확히 또한 효율적으로 전송하는 것이 가능해진다. 이 결과, 도 5에 나타내는 배선 기판에 있어서도 탑재하는 반도체 소자를 양호하게 작동시킬 수 있다.
또한, 본 발명자가 전자계 시뮬레이터를 이용해서 해석한 결과, 도 8에 나타낸 종래의 배선 기판에 대응하는 해석 모델에서는 차동 선로에 있어서의 한 쌍의 전류 경로끼리 사이의 신호의 전송 시간의 차가 0.23㎰이었다.
이에 대해, 도 3에 나타낸 본 발명의 배선 기판에 대응하는 해석 모델에서는 차동 선로에 있어서의 한 쌍의 전류 경로끼리 사이의 신호의 전송 시간의 차는 0.11㎰이었다. 도 4에 나타낸 본 발명의 배선 기판에 대응하는 해석 모델에서는 차동 선로에 있어서의 한 쌍의 전류 경로끼리 사이의 신호의 전송 시간의 차는 0.14㎰이었다. 도 5에 나타낸 본 발명의 배선 기판에 대응하는 해석 모델에서는 차동 선로에 있어서의 한 쌍의 전류 경로끼리 사이의 신호의 전송 시간의 차를 0.022㎰로 할 수 있었다. 이렇게 본 발명의 배선 기판에 있어서는 차동 선로에 있어서의 한 쌍의 전류 경로끼리 사이의 신호의 전송 시간의 차를 0.2㎰ 이하로 해서, 탑재하는 반도체 소자를 충분한 성능 및 정확함에 있어서 여유를 갖고 작동시키는 것이 가능한 배선 기판을 제공할 수 있다.
본 발명은 상술한 실시형태에 한정되는 것은 아니고, 특허청구범위에 기재된 범위 내에 있어서 다양한 변경이 가능하다. 도 1~도 5에 나타내는 배선 기판에서는 코어용 접지 도체층(16)에 형성된 개구부(16a)는 타원 형상을 갖고 있다. 그러나, 한 쌍의 신호용 스루홀 도체(12S)를 일괄적으로 둘러쌀 수 있으면 개구부(16a)의 형상은 한정되지 않고 예를 들면 사각 형상이나 원 형상을 갖고 있어도 좋다.

Claims (5)

  1. 코어용 절연판의 상하면에 빌드업용 절연층이 적층되어 이루어지는 절연 기판과,
    상기 절연 기판의 하면에 소정 방향으로 인접해서 배치된 한 쌍의 신호용 외부 접속 패드와,
    상기 절연 기판의 하면에 상기 한 쌍의 신호용 외부 접속 패드끼리의 중간점을 상기 소정 방향에 대해서 수직인 방향으로 지나는 수선을 사이에 두고 대칭이 되도록 상기 신호용 외부 접속 패드에 인접해서 배치된 한 쌍의 접지용 외부 접속 패드와,
    상기 코어용 절연판만을 관통하며 상기 한 쌍의 신호용 외부 접속 패드끼리의 중간점을 사이에 두고 상기 수선 상에 배치된 한 쌍의 신호용 스루홀 도체와,
    상기 신호용 스루홀 도체가 관통한 것과 같이 코어용 절연판만을 관통하며 상기 신호용 스루홀 도체에 인접하도록 배치된 한 쌍의 접지용 스루홀 도체와,
    상기 코어용 절연판의 하면에 있어서의 상기 접지용 외부 접속 패드 상을 포함하는 영역에 배치되어 있고 상기 한 쌍의 신호용 스루홀 도체를 일괄적으로 둘러싸는 개구부를 가짐과 아울러 상기 접지용 스루홀 도체에 접속된 코어용 접지 도체층과,
    하면측의 상기 절연층에 있어서의 상기 접지용 외부 접속 패드로부터 상기 코어용 접지 도체층에 걸쳐 형성되어 있고 상기 한 쌍의 접지용 외부 접속 패드와 상기 코어용 접지 도체층을 상기 수선을 사이에 둔 양측에서 접속하는 비아홀 도체와,
    하면측의 상기 절연층에 있어서의 상기 신호용 외부 접속 패드로부터 상기 신호용 스루홀 도체에 걸쳐 형성되어 있고 하면측의 상기 절연층을 관통하는 비아 도체를 통해 상기 한 쌍의 신호용 외부 접속 패드와 상기 한 쌍의 신호용 스루홀 도체을 접속하는 한 쌍의 하면측 신호용 접속 도체와,
    상면측의 상기 절연층의 표면에 형성되어 있고 일단부가 상기 절연 기판의 중앙부에 위치하고 타단부가 상기 신호용 스루홀 도체의 근방 상에 위치하도록 형성된 한 쌍의 띠형상 배선 도체와,
    상면측의 상기 절연층에 있어서의 상기 신호용 스루홀 도체로부터 상기 띠형상 배선 도체의 타단부에 걸쳐 형성되어 있고 상면측의 상기 절연층을 관통하는 비아 도체를 통해 상기 한 쌍의 신호용 스루홀 도체와 상기 한 쌍의 띠형상 배선 도체를 접속하는 한 쌍의 상면측 신호용 접속 도체와,
    상기 상면측의 상기 절연층 표면에 형성되어 있고 상기 한 쌍의 띠형상 배선 도체와 대향하도록 배치되며 상면측의 상기 절연층을 관통하는 비아 도체를 통해 상기 접지용 스루홀 도체와 접속된 빌드업용 접지 도체층과,
    상면측의 상기 절연층에 있어서의 상기 접지용 스루홀 도체로부터 상기 빌드업용 접지 도체층 아래에 걸쳐 형성되어 있고 상기 한 쌍의 접지용 스루홀 도체와 상기 빌드업용 접지 도체층을 접속하는 상(上)비아홀 도체를 구비해서 이루어지는 배선 기판으로서,
    상기 한 쌍의 접지용 스루홀 도체는 서로 상기 개구부를 사이에 둔 위치에 배치되어 있는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 한 쌍의 접지용 스루홀 도체는 서로 상기 개구부를 사이에 두고 상기 절연 기판의 중심부로부터 외주부를 향하는 방향으로 대칭이 되는 위치에 배치되어 있는 것을 특징으로 하는 배선 기판.
  3. 제 2 항에 있어서,
    상기 한 쌍의 접지용 스루홀 도체는 상기 한 쌍의 신호용 스루홀 도체끼리의 중간점을 사이에 두고 배치되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 한 쌍의 접지용 스루홀 도체는 서로 상기 개구부를 사이에 두고 상기 절연 기판의 중심부로부터 외주부를 향하는 방향으로 비대칭이 되는 위치에 배치되어 있는 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 한 쌍의 접지용 스루홀 도체는 서로 상기 개구부를 사이에 두고 상기 한 쌍의 신호용 스루홀 도체와 일직선 상으로 되도록 배치되어 있는 것을 특징으로 하는 배선 기판.
KR1020140162434A 2013-11-29 2014-11-20 배선 기판 KR101894306B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-247003 2013-11-29
JP2013247003A JP6034279B2 (ja) 2013-11-29 2013-11-29 配線基板

Publications (2)

Publication Number Publication Date
KR20150062957A KR20150062957A (ko) 2015-06-08
KR101894306B1 true KR101894306B1 (ko) 2018-09-03

Family

ID=53266502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140162434A KR101894306B1 (ko) 2013-11-29 2014-11-20 배선 기판

Country Status (5)

Country Link
US (1) US9655233B2 (ko)
JP (1) JP6034279B2 (ko)
KR (1) KR101894306B1 (ko)
CN (1) CN104684248B (ko)
TW (1) TWI624198B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131092A1 (ja) * 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
TWM599029U (zh) * 2019-10-01 2020-07-21 威鋒電子股份有限公司 積體電路晶片、封裝基板及電子總成
CN111508901B (zh) 2019-10-01 2022-01-25 威锋电子股份有限公司 集成电路芯片、封装基板及电子总成

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635873B2 (ja) * 1997-06-26 2005-04-06 三菱電機株式会社 ストリップライン給電装置
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3872413B2 (ja) * 2002-11-05 2007-01-24 三菱電機株式会社 半導体装置
JP2004289094A (ja) 2003-01-29 2004-10-14 Kyocera Corp 配線基板
JP4373752B2 (ja) * 2003-09-26 2009-11-25 京セラ株式会社 配線基板
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
TWI267327B (en) * 2005-06-10 2006-11-21 Hon Hai Prec Ind Co Ltd Printed circuit board having improved differential vias
JP2007123742A (ja) * 2005-10-31 2007-05-17 Sony Corp 基板接続構造、フレックスリジッド基板、光送受信モジュール及び光送受信装置
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP2007287750A (ja) * 2006-04-12 2007-11-01 Canon Inc 多層プリント配線板
US7705246B1 (en) * 2007-12-28 2010-04-27 Emc Corporation Compact differential signal via structure
JP2009212400A (ja) * 2008-03-05 2009-09-17 Ngk Spark Plug Co Ltd 高周波パッケージ
US8119931B1 (en) * 2009-02-27 2012-02-21 Altera Corporation Differential vertical structure for high density, low layer count packages
JP5311669B2 (ja) * 2009-12-27 2013-10-09 京セラSlcテクノロジー株式会社 配線基板
US8294259B2 (en) * 2010-02-09 2012-10-23 Altera Corporation Interconnect pattern for transceiver package
JP2012033529A (ja) * 2010-07-28 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP5565958B2 (ja) * 2010-10-30 2014-08-06 京セラSlcテクノロジー株式会社 配線基板

Also Published As

Publication number Publication date
US9655233B2 (en) 2017-05-16
KR20150062957A (ko) 2015-06-08
JP2015106599A (ja) 2015-06-08
JP6034279B2 (ja) 2016-11-30
CN104684248B (zh) 2018-11-09
TWI624198B (zh) 2018-05-11
US20150156875A1 (en) 2015-06-04
TW201531178A (zh) 2015-08-01
CN104684248A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
TWI573229B (zh) 配線基板
KR101894306B1 (ko) 배선 기판
US20070194432A1 (en) Arrangement of non-signal through vias and wiring board applying the same
US20110304998A1 (en) Package Substrate
TWI572256B (zh) 線路板及電子總成
JP6098285B2 (ja) 配線基板及び電子装置
KR20150050453A (ko) 배선 기판
US7649745B2 (en) Circuit board including stubless signal paths and method of making same
US9565750B2 (en) Wiring board for mounting a semiconductor element
JP5981265B2 (ja) 配線基板
JP2011023547A (ja) 回路基板
JP2012033786A (ja) 配線基板
JP2012033529A (ja) 配線基板
US9480146B2 (en) Wiring board
KR20150057066A (ko) 인쇄회로기판
JP2020025061A (ja) 配線基板
JP5306551B1 (ja) 多層回路基板
JP2014038971A (ja) 配線基板
JP6582665B2 (ja) 多層配線構造、多層配線基板及び多層配線構造の製造方法
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
JP2018116996A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant