TWI624198B - 電路基板 - Google Patents

電路基板 Download PDF

Info

Publication number
TWI624198B
TWI624198B TW103139518A TW103139518A TWI624198B TW I624198 B TWI624198 B TW I624198B TW 103139518 A TW103139518 A TW 103139518A TW 103139518 A TW103139518 A TW 103139518A TW I624198 B TWI624198 B TW I624198B
Authority
TW
Taiwan
Prior art keywords
pair
conductor
grounding
hole
layer
Prior art date
Application number
TW103139518A
Other languages
English (en)
Other versions
TW201531178A (zh
Inventor
中川芳洋
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201531178A publication Critical patent/TW201531178A/zh
Application granted granted Critical
Publication of TWI624198B publication Critical patent/TWI624198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明之電路基板係具備絕緣基板1、一對信號用之外部接續墊3S、一對接地用之外部接續墊3G、一對信號用之貫通孔導體12S、一對接地用之貫通孔導體12G、具有開口部16a之核心層用之接地導體層16、導通孔導體15、帶狀電路導體11、上面側信號用接續導體13、以及下面側信號用接續導體14，一對接地用之貫通孔導體12G係彼此夾著開口部16a而配置。

Description

電路基板
本發明係有關於用以搭載半導體積體電路元件等半導體元件的電路基板。
以往，用以搭載半導體元件之小型電路基板係如第6圖所示，於絕緣基板21的上面中央部配置有多數的半導體元件接續墊22，並且於絕緣基板21之下面全區域配置有多數之外部接續墊23。於絕緣基板21中，於核心層用之絕緣板24之上下面，各別積層有建構用之複數之絕緣層25。於絕緣板24中，形成有多數之貫通孔26(through hole)。於絕緣層25中，形成有多數之導通孔27(via hole)。
於絕緣板24之上下面以及貫通孔26內係被覆著核心層用之電路導體28。於各絕緣層25之表面以及導通孔27內係被覆建構用之電路導體29。半導體元件接續墊22係由被覆於上面側之最表層之建構用之電路導體29所形成。外部接續墊23係由被覆於下面側之最表層之建構用之電路導體29所形成。半導體元件接續墊22與外部接續墊23透過電路導體28、29電氣連接。半導體元件 接續墊22以及外部接續墊23各別有信號用、接地用與電源用者。
此外，於絕緣基板21之上下面被覆有阻焊層30。於上面側之阻焊層30中，形成有使半導體元件接續墊22之中央部露出之開口部30a。於下面側之阻焊層30中，形成有使外部接續墊23之中央部露出之開口部30b。
於如此之以往的電路基板中，例如於日本特開2004-289094號公報所示，具備有連接信號用之半導體元件接續墊與信號用之外部接續墊之差動線路。如此之差動線路之概略圖係示於第7圖。於第7圖中，僅顯示為了說明差動線路所必要的電路導體28、29的一部分。差動線路係將絕緣基板21之上面中央部彼此鄰接配置之一對信號用之半導體元件接續墊22S，與絕緣基板21之下面外周部彼此鄰接配置之一對信號用之外部接續墊23S，透過彼此鄰接配置之一對電流通道而連接。
於信號用之半導體元件接續墊22S中，連接著一對細的帶狀電路導體31的一端部。帶狀電路導體31係以從信號用之半導體元件接續墊22S向絕緣基板21的外周部延伸的方式形成於上面側之絕緣層25上。
於帶狀電路導體31的另一端部的絕緣基板21之下面，一對信號用之外部接續墊23S係沿著帶狀電路導體31的延伸方向排列。帶狀電路導體31之另一端部與信號用之外部接續墊23S，係透過一對信號用之貫通孔導體32S、上面側之信號用接續導體33、以及下面側之信號 用接續導體34而連接。信號用之貫通孔導體32S係由被覆於貫通孔26內之電路導體28所形成。信號用接續導體33、34係由被覆於絕緣層25之表面之電路導體29所形成。信號用之貫通孔導體32S以及信號用接續導體33、34係透過導通導體35(via conductor，以下，有時導通導體亦記載為「導通孔導體」)而連接。導通導體35係由被覆於導通孔27內之電路導體29所形成。信號用之貫通孔導體32S係夾著一對信號用之外部接續墊23S彼此之中間點，配置於相對於帶狀電路導體31之延伸方向為垂直之垂線P上。
於絕緣板24之下面，大致上遍及全區域係配置有核心層用之接地導體層36。於核心層用之接地導體層36中，係形成有概括包圍一對信號用之貫通孔導體32S之下端之開口部36a。開口部36a係呈沿著垂線P的方向延伸之長的長圓形狀。於絕緣板24中，係以鄰接於一對信號用之貫通孔導體32S的方式，設有一對接地用之貫通孔導體32G。接地用之貫通孔導體32G係於開口部36a之一側排列配置，其下端係與核心層用之接地導體層36連接。
於絕緣基板21之下面，接地用之外部接續墊23G係沿著帶狀電路導體31之延伸方向，鄰接一對信號用之外部接續墊23S而配置。該等接地用之外部接續墊23G係透過導通孔導體35而連接於核心層用之接地導體層36。
於上面側之絕緣層25中，建構用之接地導體層(未圖示)係以與帶狀電路導體31對置的方式配置，亦 即配置於帶狀電路導體31之上下或旁邊。接地用之貫通孔導體32G係透過導通孔導體35而連接於該等建構用之接地導體層。
於此以往的電路基板中，於連接信號用之半導體元件接續墊22S與信號用之外部接續墊23S之差動線路傳送信號時，對應於差動線路所傳送之信號的回路電流(return current)，會透過接地用之貫通孔導體32G而流動於設於帶狀電路導體31之上下或旁邊之建構用之接地導體層至接地用之外部接續墊23G。
然而，於以往的電路基板中，於連接信號用之半導體元件接續墊22S與信號用之外部接續墊23S之差動線路傳送信號時，會於接續該等之一對電流通道彼此之間，在信號的傳送產生少量時間的偏差。如此之偏差若例如超過1.0皮秒(ps)時，例如當在差動線路所傳送之信號傳送率高達25Gbps以上時，會有無法充分發揮搭載之半導體元件的性能、容易發生失靈等的情況。因此，在差動線路所傳送之信號傳送率高達25Gbps以上時，為使搭載之半導體元件可確保充分的性能以及正確性而從容地工作，期望於一對電流通道彼此間的信號時間偏差能在0.2ps以下。
對此，於連接信號用之半導體元件接續墊22S與信號用之外部接續墊23S之差動線路中，接續該等之一對電流通道彼此之長度係以盡可能相等的方式設計。然而，縱使於差動線路之一對電流通道彼此之長度再怎麼設計為一樣，要使該等電流通道彼此間之信號的傳送時間 偏差為0.2ps以下仍極為困難。於是，本案發明者係著眼於對應差動線路所傳送之信號所流動之回路電流進行檢討。
在此，於第8圖中概略顯示從接地用之外部接續墊23G到接地用之貫通孔導體32G之回路電流的流動。於第8圖中僅顯示一部分之於貫通孔導體32S，32G下方之電路導體28、29。此外，回路電流的流動係以箭頭表示。首先，回路電流係透過導通孔導體35從接地用之外部接續墊23G向接地導體層36流動。於接地導體層36中，回路電流係自連接有導通孔導體35之部位向接地用之貫通孔導體32G流動。此時，得知夾著垂線P之兩側的回路電流的電流通道長度有所差距。
如此之回路電流之電流通道長度之差距，咸認對於連接信號用之半導體元件接續墊22S與信號用之外部接續墊23S之差動線路中之一對電流通道彼此間的信號的傳送時間偏差有所影響。此外，咸認於虛線箭頭所示之電流通道中，開口部36a阻礙了回路電流的良好流動，而難有充足量的回路電流流動。
本發明之課題係提供使在差動線路中之一對電流通道彼此間之信號的時間偏差為0.2ps以下，使所搭載之半導體元件可確保充分的性能以及正確性而從容地動作之電路基板。
本發明之電路基板係具備以下的構成要素 (1)至(12)，一對接地用之貫通孔導體係配置於彼此夾著開口部之位置。
(1)絕緣基板，係於核心層用之絕緣板之上下面，積層建構用之絕緣層所成。
(2)一對信號用之外部接續墊，係於預定的方向鄰接配置於該絕緣基板之下面。
(3)一對接地用之外部接續墊，係於前述絕緣基板之下面，以夾著通過與前述預定之方向垂直的方向之垂線而呈對稱之方式，將前述一對信號用之外部接續墊彼此之中間點鄰接配置於前述信號用之外部接續墊。
(4)一對信號用之貫通孔導體，係貫通前述核心層用之絕緣板，並夾著前述一對信號用之外部接續墊彼此之中間點，而配置於前述垂線上。
(5)一對接地用之貫通孔導體，係貫通前述核心層用之絕緣板，以鄰接前述信號用之貫通孔導體之方式配置。
(6)核心層用之接地導體層，係配置在包含前述核心層用之絕緣板之下面之前述接地用之外部接續墊上之區域，具有概括包圍前述一對信號用之貫通孔導體之開口部，並且連接前述接地用之貫通孔導體。
(7)導通孔導體，係形成於從下面側之前述絕緣層中之前述接地用之外部接續墊至前述核心層用之接地導體層，並夾著前述垂線之兩側連接前述一對接地用之外部接續墊與前述核心層用之接地導體層。
(8)一對下面側信號用接續導體，形成於從下面側之前 述絕緣層中之前述信號用之外部接續墊至前述信號用之貫通孔導體，透過貫通下面側之前述絕緣層之導通導體，連接前述一對信號用之外部接續墊與前述一對信號用之貫通孔導體。
(9)一對帶狀電路導體，係形成於上面側之前述絕緣層之表面，以一端部位於前述絕緣基板之中央部，另一端部位於前述信號用之貫通孔導體附近的方式形成。
(10)一對上面側信號用接續導體，係形成於從上面側之前述絕緣層中之前述信號用之貫通孔導體至前述帶狀電路導體之另一端部，透過貫通上面側之前述絕緣層之導通導體，連接前述一對信號用之貫通孔導體與前述一對帶狀電路導體。
(11)建構用之接地導體層，係形成於前述上面側之前述絕緣層表面，以與前述一對帶狀電路導體對置的方式配置，並透過貫通上面側之前述絕緣層之導通導體，與前述接地用之貫通孔導體連接。
(12)上導通孔導體，係形成於從上面側之前述絕緣層中之前述接地用之貫通孔導體至前述建構用之接地導體層下，並連接前述一對接地用之貫通孔導體與前述建構用之接地導體層。
依據本發明之電路基板，以鄰接於形成差動線路之一對信號用之貫通孔導體之方式配置之一對接地用之貫通孔導體，係配置於夾著包圍信號用之貫通孔導體之核心層用之接地導體層之開口部之位置。因此，可使鄰 接信號用之外部接續墊之接地用之外部接續墊至信號用之鄰接貫通孔導體之接地用之貫通孔導體的回路電流的電流通道之長度差距減小，進一步使回路電流的流動變得平穩。結果，可提供於差動線路之一對電流通道彼此間之信號的時間偏差小，使所搭載之半導體元件良好作動之電路基板。
1、21‧‧‧絕緣基板
2、22‧‧‧半導體元件接續墊
2S、22S‧‧‧信號用之半導體元件接續墊
3、23‧‧‧外部接續墊
3S、23S‧‧‧信號用之外部接續墊
3G、23G‧‧‧接地用之外部接續墊
4、24‧‧‧絕緣板
5、25‧‧‧絕緣層
6、26‧‧‧貫通孔
7、27‧‧‧導通孔
8、9、28、29‧‧‧電路導體
10、30‧‧‧阻焊層
10a、10b、16a、30a、30b、36a‧‧‧開口部
11、31‧‧‧帶狀電路導體
12S、32S‧‧‧信號用之貫通孔導體
12G、32G‧‧‧接地用之貫通孔導體
13‧‧‧上面側信號用接續導體
14‧‧‧下面側信號用接續導體
15‧‧‧導通孔導體(導通導體)
16、36‧‧‧接地導體層
33、34‧‧‧接續導體
35‧‧‧導通導體
P‧‧‧垂線
第1圖係顯示本發明之電路基板之一實施形態之概略剖面圖。
第2圖係顯示僅截取第1圖所示電路基板之電路導體之一部分之重要部分立體圖。
第3圖係用以說明第2圖所示電路基板中之回路電流之流動之重要部分平面示意圖。
第4圖係用以說明本發明之電路基板的其他實施形態中之回路電流之流動之重要部分平面示意圖。
第5圖係用以說明本發明之電路基板之另一其他實施形態中之回路電流之流動之重要部分平面示意圖。
第6圖係顯示以往之電路基板概略剖面圖。
第7圖係顯示僅截取第6圖所示以往之電路基板之電路導體之一部分之重要部分立體圖。
第8圖係用以說明第7圖所示以往之電路基板中之回路電流之流動的重要部分平面示意圖。
接著，依據第1及2圖，說明本發明之電路基板之一實施形態。本發明之電路基板係如第1圖所示，於絕緣基板1之上面中央部配置有多數之半導體元件接續墊2，同時於絕緣基板1之下面之全區域配置有多數之外部接續墊3。
絕緣基板1係在核心層用之絕緣板4之上下面，各有積層3層建構用之絕緣層5之構造。絕緣板4係例如為在縱橫編織玻璃纖維束之玻璃織物中含浸環氧樹脂或雙馬來醯亞胺(bismaleimide triazime)樹脂等熱固性樹脂所成。絕緣板4中，形成有多數之貫通孔6。絕緣板4之厚度為0.1至2mm左右。貫通孔6之直徑為0.1至0.3mm左右。
絕緣層5係由在環氧樹脂等熱固性樹脂中分散30至70質量%左右之氧化矽粉末等無機絕緣物填料之絕緣材料所成。絕緣層5中，形成有多數之導通孔7。絕緣層5之厚度係20至60μm左右。導通孔7之直徑係30至100μm左右。
於絕緣板4之上下面以及貫通孔6內係被覆有核心層用之電路導體8。於絕緣層5之表面以及導通孔7內係被覆有建構用之電路導體9。核心層用之電路導體8之厚度為10至30μm左右。核心層用之電路導體8係於絕緣板4之上下面以銅箔或銅鍍覆層所成，貫通孔6內係以銅鍍覆層所成。建構用之電路導體9係以銅鍍覆層所成。建構用之電路導體9之厚度係5至25μm左右。被覆 有核心層用之電路導體8之貫通孔6內係以樹脂填充。
半導體元件接續墊2係由被覆於上面側之最表層之建構用之電路導體9所形成。半導體元件接續墊2之直徑係50至100μm左右。半導體元件接續墊2係以100至200μm之節距配置成格子狀。外部接續墊3係由被覆於下面側之最表層之建構用之電路導體9所形成。外部接續墊3之直徑係300至1000μm左右。外部接續墊3係以500至2000μm之節距配置成格子狀。半導體元件接續墊2與外部接續墊3係透過電路導體8，9電氣連接。半導體元件接續墊2以及外部接續墊3係各別有信號用、接地用與電源用者。
此外，在絕緣基板1之上下面係被覆有阻焊層10。於上面側之阻焊層10中形成有使半導體元件接續墊2之中央部露出之開口部10a。於下面側之阻焊層10中形成有使外部接續墊3之中央部露出之開口部10b。阻焊層10係由丙烯酸改質環氧樹脂等熱固性樹脂所成。
於本發明之電路基板中，具備有連接信號用之半導體元件接續墊2與信號用之外部接續墊3之差動線路。此差動線路之概略圖係如第2圖所示。另外，於第2圖中，僅顯示為了說明差動線路所必要的電路導體8、9的一部分。差動線路係連接於絕緣基板1之上面中央部彼此鄰接配置之一對信號用之半導體元件接續墊2S，與於絕緣基板1之下面外周部彼此鄰接配置之一對信號用之外部接續墊3S。
於信號用之半導體元件接續墊2S中，連接著一對細的帶狀電路導體11的一端部。帶狀電路導體11係以從信號用之半導體元件接續墊2S向絕緣基板1之外周部延伸的方式，形成於上面側之絕緣層5上。帶狀電路導體11彼此係於兩端部擴展彼此的夾著，除此之外的部分係彼此靠近而並行。帶狀電路導體11之寬幅係10至30μm左右。帶狀電路導體11彼此的夾著係在並行部分為20至75μm左右。並行部分之帶狀電路導體11之特性阻抗係約略調整為100Ω。
一對信號用之外部接續墊3S係以沿著帶狀電路導體11之延伸方向而鄰接的方式，排列於帶狀電路導體11之另一端部之絕緣基板1之下面。帶狀電路導體11之另一端部與信號用之外部接續墊3S係透過信號用之貫通孔導體12S、上面側之信號用接續導體13以及下面側之信號用接續導體14而連接。信號用接續導體13、14係由被覆於絕緣層5之表面之建構用之電路導體9所形成。信號用之貫通孔導體12S係由被覆於貫通孔6內之核心層用之電路導體8所形成。該等構件之間係藉由導通導體15連接。導通導體15係由被覆於導通孔7內之建構用之電路導體9所形成。
信號用之貫通孔導體12S係夾著一對信號用之外部接續墊3S彼此之中間點，配置於通過相對於帶狀電路導體11之延伸方向為垂直之方向之垂線P上。亦即，信號用之貫通孔導體12S係配置在後述核心層用之接地導 體層16之上面側，亦即配置在形成有帶狀電路導體11之側。信號用之貫通孔導體12S彼此之夾著係300至600μm左右。
絕緣板4之下面幾乎遍及全區域地配置有核心層用之接地導體層16。接地導體層16中形成有概括包圍一對信號用之貫通孔導體12S之下端之開口部16a。開口部16a係呈沿著垂線P的方向延伸之長的長圓形狀。開口部16a之長徑為400至1200μm左右，短徑為200至500μm左右。
此外，至少一對接地用之外部接續墊3G係於絕緣基板1之下面，於夾著垂線P且呈對稱之位置，鄰接於一對信號用之外部接續墊3S而配置。該等接地用之外部接續墊3G係在核心層用之接地導體層16中，透過導通孔導體15而連接。導通孔導體15係對於一個接地用之外部接續墊3G連接於4處。
於絕緣板4中，以與一對信號用之貫通孔導體12S鄰接之方式，設有一對接地用之貫通孔導體12G。接地用之貫通孔導體12G係配置在一對信號用之貫通孔導體12S彼此之近乎中間點，並且彼此夾著開口部16a而對稱於帶狀電路導體11之延伸方向之位置，其下端與核心層用之接地導體層16連接。接地用之貫通孔導體12G與信號用之貫通孔導體12S之夾著係100至300μm左右。
於上面側之絕緣層5中，建構用之接地導體層(未圖示)係以與帶狀電路導體11對置的方式配置，亦即 配置於帶狀電路導體11之上下或旁邊。接地用之貫通孔導體12G係於該等建構用之接地導體層中透過導通孔導體15而連接。
於本發明之電路基板中，於連接信號用之半導體元件接續墊2S與信號用之外部接續墊3S之差動線路傳送信號時，對應於差動線路所傳送之信號的回路電流係透過接地用之貫通孔導體12G，從與帶狀電路導體11對置而設之建構用之接地導體層向接地用之外部接續墊3G流動。
在此，於第3圖示意顯示從接地用之外部接續墊3G到接地用之貫通孔導體12G之回路電流之流動。於第3圖中僅顯示貫通孔導體12S、12G下方的電路導體8、9之一部分，回路電流之流動係以箭頭表示。首先，回路電流係透過導通孔導體15從接地用之外部接續墊3G向接地導體層16流動。於接地導體16中，回路電流係從連接有導通孔導體15之部位向接地用之貫通孔導體12G流動。此時，夾著垂線P之兩側之回路電流之電流通道之長度係變得相等。
因此，可減少回路電流之電流通道之長度之差距所致信號之傳送時間之偏差所造成之影響。此外，於從各導通孔導體15到達至近之接地用之貫通孔導體12G之電流通道中，開口部16不會阻礙回路電流之良好流動。因此，信號可正確且有效率地傳送至差動線路。結果，依據本發明之電路基板，可使所搭載半導體元件良好地作動。
其次，說明關於本發明之電路基板之其他實施形態。第4圖係與上述第3圖同樣為示意圖，與第3圖相同之地方係標予同樣的符號，而省略其詳細之說明。
第4圖所示電路基板係在接地用之貫通孔導體12G所配置之位置與第3圖所示電路基板相異。於第4圖中，接地用之貫通孔導體12G係彼此夾著開口部16a，配置在對稱於與絕緣基板之中心部向外周部的方向(帶狀電路導體11之延伸方向)垂直的方向之位置。亦即，接地用之貫通孔導體12G以及信號用之貫通孔導體12S係配置在一直線上。於此情況，夾著垂線P之兩側之回路電流之電流通道之長度亦為相等。
因此，可減少回路電流之電流通道之長度之差距所致信號之傳送時間之偏差所造成之影響。此外，於從各導通孔導體15到達至近之接地用之貫通孔導體12G之電流通道中，開口部16a不會阻礙回路電流之良好流動。因此，信號可正確且有效率地傳送至差動線路。結果，依據第4圖所示電路基板，可使所搭載半導體元件良好地作動。
其次，說明關於本發明之電路基板之進一步其他之實施形態。第5圖係與上述之第3及4圖同樣為示意圖。與第3及4圖相同之地方係標予同樣的符號，而省略其詳細之說明。
第5圖所示電路基板中，接地用之貫通孔導體12G係彼此配置在夾著開口部16a之位置，但並未配置 在夾著開口部16a而對稱之位置。於此情況，夾著垂線P兩側之回路電流之電流通道之長度並不相等。但是，於夾著垂線P兩側之回路電流之電流通道之長度之差係小。
因此，可減少回路電流之電流通道之長度之差距所致信號之傳送時間之偏差所造成之影響。進一步，可藉由使接地用之貫通孔導體12G之一方從對稱之位置略為偏離，來調整連接信號用之半導體元件接續墊2S與外部接續墊3S之間之差動線路中之一對電流通道彼此間之信號之傳送時間之偏差。此外，於從各導通孔導體15到達至近之接地用之貫通孔導體12G之電流通道中，開口部16不會阻礙回路電流之良好流動。因此，信號可正確且效率良好地傳送至差動線路。結果，即使於第5圖所示電路基板中，亦可使搭載之半導體元件良好地作動。
另外，本案發明者使用電磁場模擬器解析的結果，對應於第8圖所示之以往之電路基板之解析模型，於差動線路中之一對電流通道彼此間之信號之傳送時間之偏差為0.23ps。
相對於此，對應於第3圖所示之本發明之電路基板之解析模型，於差動線路中之一對電流通道彼此間之信號之傳送時間之偏差係0.11ps。對應於第4圖所示之本發明之電路基板之解析模型，於差動線路中之一對電流通道彼此間之信號之傳送時間之偏差係0.14ps。對應於第5圖所示之本發明之電路基板之解析模型，於差動線路中之一對電流通道彼此間之信號整傳送時間之偏差可為 0.022ps。如此，本發明之電路基板係可提供使在差動線路中之一對電流通道彼此間之信號之傳送時間之偏差為0.2ps以下，使所搭載之半導體元件可確保充分的性能以及正確性而從容地動作之電路基板。
本發明不限定於上述之實施形態，於申請專利範圍所述之範圍內中可有多種的變更。第1至5圖所示電路基板，於核心層用之接地導體層16中形成之開口部16a係具有長圓形狀。但是，只要可概括包圍一對信號用之貫通孔導體12S，開口部16a之形狀並無限定，例如亦可具有四角形狀或圓形狀。

Claims (5)

  1. 一種電路基板，係具備：絕緣基板，係於核心層用之絕緣板之上下面，積層建構用之絕緣層所成；一對信號用之外部接續墊，係於預定的方向鄰接配置於該絕緣基板之下面；一對接地用之外部接續墊，係於前述絕緣基板之下面，以夾著通過與前述預定之方向垂直的方向之垂線而呈對稱之方式，將前述一對信號用之外部接續墊彼此之中間點鄰接配置於前述信號用之外部接續墊；一對信號用之貫通孔導體，係貫通前述核心層用之絕緣板，並夾著前述一對信號用之外部接續墊彼此之中間點，而配置於前述垂線上；一對接地用之貫通孔導體，係貫通前述核心層用之絕緣板，以鄰接前述信號用之貫通孔導體之方式配置；核心層用之接地導體層，係配置在包含前述核心層用之絕緣板之下面之前述接地用之外部接續墊上之區域，具有概括包圍前述一對信號用之貫通孔導體且沿著前述垂線的方向延伸之長的長圓形狀之開口部，並且連接於前述接地用之貫通孔導體；導通孔導體，係形成於從下面側之前述絕緣層中之前述接地用之外部接續墊至前述核心層用之接地導體層，並於夾著前述垂線之兩側連接前述一對接地用之外部接續墊與前述核心層用之接地導體層； 一對下面側信號用接續導體，係形成於從下面側之前述絕緣層中之前述信號用之外部接續墊至前述信號用之貫通孔導體，透過貫通下面側之前述絕緣層之導通導體，連接前述一對信號用之外部接續墊與前述一對信號用之貫通孔導體；一對帶狀電路導體，係形成於上面側之前述絕緣層之表面，以一端部位於前述絕緣基板之中央部，另一端部位於前述信號用之貫通孔導體附近的方式形成；一對上面側信號用接續導體，係形成於從上面側之前述絕緣層中之前述信號用之貫通孔導體至前述帶狀電路導體之另一端部，透過貫通上面側之前述絕緣層之導通導體，連接前述一對信號用之貫通孔導體與前述一對帶狀電路導體；建構用之接地導體層，係形成於前述上面側之前述絕緣層表面，以與前述一對帶狀電路導體對置的方式配置，並透過貫通上面側之前述絕緣層之導通導體，與前述接地用之貫通孔導體連接；以及上導通孔導體，係形成於從上面側之前述絕緣層中之前述接地用之貫通孔導體至前述建構用之接地導體層下，並連接前述一對接地用之貫通孔導體與前述建構用之接地導體層，其中，前述一對接地用之貫通孔導體係配置於彼此夾著前述開口部之位置。
  2. 如申請專利範圍第1項所述之電路基板，其中，前述一 對接地用之貫通孔導體係彼此夾著前述開口部，並配置於自前述絕緣基板之中心部向外周部的方向呈對稱之位置。
  3. 如申請專利範圍第2項所述之電路基板，其中，前述一對接地用之貫通孔導體係夾著前述一對信號用之貫通孔導體彼此之中間點而配置。
  4. 如申請專利範圍第1項所述之電路基板，其中，前述一對接地用之貫通孔導體係彼此夾著前述開口部，並配置於自前述絕緣基板之中心部向外周部的方向呈非對稱之位置。
  5. 如申請專利範圍第1項所述之電路基板，其中，前述一對接地用之貫通孔導體係彼此夾著前述開口部，並以與前述一對信號用之貫通孔導體在一直線上的方式配置。
TW103139518A 2013-11-29 2014-11-14 電路基板 TWI624198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013247003A JP6034279B2 (ja) 2013-11-29 2013-11-29 配線基板
JP2013-247003 2013-11-29

Publications (2)

Publication Number Publication Date
TW201531178A TW201531178A (zh) 2015-08-01
TWI624198B true TWI624198B (zh) 2018-05-11

Family

ID=53266502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139518A TWI624198B (zh) 2013-11-29 2014-11-14 電路基板

Country Status (5)

Country Link
US (1) US9655233B2 (zh)
JP (1) JP6034279B2 (zh)
KR (1) KR101894306B1 (zh)
CN (1) CN104684248B (zh)
TW (1) TWI624198B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131092A1 (ja) * 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
TWI773971B (zh) * 2019-10-01 2022-08-11 威鋒電子股份有限公司 積體電路晶片、封裝基板及電子總成
CN111508901B (zh) 2019-10-01 2022-01-25 威锋电子股份有限公司 集成电路芯片、封装基板及电子总成
US20240234284A9 (en) * 2022-10-24 2024-07-11 International Business Machines Corporation Dense via pitch interconnect to increase wiring density

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644748A (en) * 2005-06-10 2006-12-16 Hon Hai Prec Ind Co Ltd Printed circuit board having improved differential vias
JP2007287750A (ja) * 2006-04-12 2007-11-01 Canon Inc 多層プリント配線板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635873B2 (ja) * 1997-06-26 2005-04-06 三菱電機株式会社 ストリップライン給電装置
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3872413B2 (ja) * 2002-11-05 2007-01-24 三菱電機株式会社 半導体装置
JP2004289094A (ja) 2003-01-29 2004-10-14 Kyocera Corp 配線基板
JP4373752B2 (ja) * 2003-09-26 2009-11-25 京セラ株式会社 配線基板
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
JP2007123742A (ja) * 2005-10-31 2007-05-17 Sony Corp 基板接続構造、フレックスリジッド基板、光送受信モジュール及び光送受信装置
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
US7705246B1 (en) * 2007-12-28 2010-04-27 Emc Corporation Compact differential signal via structure
JP2009212400A (ja) * 2008-03-05 2009-09-17 Ngk Spark Plug Co Ltd 高周波パッケージ
US8119931B1 (en) * 2009-02-27 2012-02-21 Altera Corporation Differential vertical structure for high density, low layer count packages
JP5311669B2 (ja) * 2009-12-27 2013-10-09 京セラＳｌｃテクノロジー株式会社 配線基板
US8294259B2 (en) * 2010-02-09 2012-10-23 Altera Corporation Interconnect pattern for transceiver package
JP2012033529A (ja) * 2010-07-28 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP5565958B2 (ja) * 2010-10-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644748A (en) * 2005-06-10 2006-12-16 Hon Hai Prec Ind Co Ltd Printed circuit board having improved differential vias
JP2007287750A (ja) * 2006-04-12 2007-11-01 Canon Inc 多層プリント配線板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板

Also Published As

Publication number Publication date
JP6034279B2 (ja) 2016-11-30
JP2015106599A (ja) 2015-06-08
CN104684248B (zh) 2018-11-09
KR101894306B1 (ko) 2018-09-03
KR20150062957A (ko) 2015-06-08
CN104684248A (zh) 2015-06-03
US9655233B2 (en) 2017-05-16
US20150156875A1 (en) 2015-06-04
TW201531178A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI624198B (zh) 電路基板
US20200235450A1 (en) Transmission line and electronic device
US10062942B2 (en) High-frequency transmission line
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
JP6098285B2 (ja) 配線基板及び電子装置
JP2015005744A (ja) フレキシブル回路板の差動モード信号伝送線のための減衰低減用接地構造体
JP5311653B2 (ja) 配線基板
JP5527494B1 (ja) フラットケーブル
US9565750B2 (en) Wiring board for mounting a semiconductor element
JP2015088627A (ja) 配線基板
JP5981265B2 (ja) 配線基板
JP2012033529A (ja) 配線基板
JP2012033786A (ja) 配線基板
CN109688698B (zh) 电路板及具有该电路板的电连接器
US9480146B2 (en) Wiring board
JP7433065B2 (ja) 配線基板
JP6582665B2 (ja) 多層配線構造、多層配線基板及び多層配線構造の製造方法
JP2014038971A (ja) 配線基板
JP2017212411A (ja) 印刷配線板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees