JP6582665B2 - 多層配線構造、多層配線基板及び多層配線構造の製造方法 - Google Patents
多層配線構造、多層配線基板及び多層配線構造の製造方法 Download PDFInfo
- Publication number
- JP6582665B2 JP6582665B2 JP2015144875A JP2015144875A JP6582665B2 JP 6582665 B2 JP6582665 B2 JP 6582665B2 JP 2015144875 A JP2015144875 A JP 2015144875A JP 2015144875 A JP2015144875 A JP 2015144875A JP 6582665 B2 JP6582665 B2 JP 6582665B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- core
- conductive layer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
である。信号の間隔の10%程度の値を、信号の到達時間のずれの許容範囲とすると、20Gbpsの信号を伝送する場合、5psec(50psec×10%)までは、信号の到達時間のずれを許容できる。そのため、20Gbps以上の信号を伝送する場合、信号の到達時間のずれを5psec以下に収めることになる。しかし、10cmの配線長の場合、信号が配線を伝播するのに700psec程度の伝播時間がかかるため、信号の到達時間のずれは7psec程度となり、信号の到達時間のずれの許容範囲に収まらない。
脂層の、前記コア層と接触する面の反対側の面に形成された第1導電層と、前記第2樹脂層の、前記コア層と接触する面の反対側の面に形成された第2導電層と、前記第1導電層に形成され、前記第1樹脂層を貫通し、前記コア層と接触している第1突起部と、前記第2導電層に形成され、前記第2樹脂層を貫通し、前記コア層と接触している第2突起部と、を備える。
グがガラスクロスを含まない場合、プリント基板のプリプレグの厚みが安定しなくなる。図13は、プリント基板200の一例を示す図である。図13に示すように、プリント基板200は、コア材201、202及びプリプレグ203を一括積層することにより製造される。コア材201、202は、樹脂204で形成された絶縁材料である。コア材201の上面に信号配線205が形成され、コア材201の下面にグランド線206が形成されている。コア材202の上面に信号配線207が形成され、コア材202の下面にグランド線208が形成されている。プリプレグ203は、樹脂209で形成された絶縁材料である。プリプレグ203の樹脂209は流動性を有する。
になる。例えば、2つの信号の電位差がプラスであれば“High”、2つの信号の電位差がマイナスであれば“Low”と認識される。信号配線11、12は、コア層2の厚さ方向(
高さ方向)において互いに対向する位置に配置することが好ましい。信号配線11、12が、コア層2の厚さ方向において互いに対向する位置に配置されることにより、信号配線11、12間の電磁結合が強くなり、信号配線11、12によって伝送される信号のノイズを抑制することができる。コア層2の厚さ方向は、例えば、垂直方向と同一方向である。
図15に示すように、別々のコア材301、302に信号配線303、304をそれぞれ配置する場合、一括積層の際に信号配線303、304の位置ずれが発生する。図15は、一括積層されたプリント基板300の一例を示す図である。
きい部分と誘電率の小さい部分とを有する。
種の信頼性試験等を行う労力を要する。そのため、一種類の樹脂材料を用いることにより、追加の研究開発投資を抑えることができ、安価で信頼性の高い多層配線構造1を製造することができる。
びパッケージ基板94を有する。半導体パッケージ92は、BGA(Ball Grid Array)
95を介して、多層配線基板91と電気的に接続されている。多層配線基板91は、グランド層96、電源層97、信号配線98及びスルーホールビア等とも呼ばれる貫通ビア99を備える。
2 コア層
3 樹脂
4 ガラスクロス
11、12、98 信号配線
21、22、81、82 樹脂層
31、32 導電層
41、42 スペーサ
51、52 差動配線ペア
61、71 絶縁層
62、72 開口
91 多層配線基板
92 半導体パッケージ
93 半導体チップ
94 パッケージ基板
95 BGA
96 グランド層
97 電源層
99 貫通ビア
Claims (8)
- 単層のガラスクロスと、前記ガラスクロスに含浸させた樹脂とを有するコア層と、
前記コア層の第1面上に形成された第1信号配線と、
前記コア層の前記第1面の反対側の第2面上に形成された第2信号配線と、
前記コア層の第1面上に形成され、かつ、前記第1信号配線を覆う第1樹脂層と、
前記コア層の第2面上に形成され、かつ、前記第2信号配線を覆う第2樹脂層と、
前記第1樹脂層の、前記コア層と接触する面の反対側の面に形成された第1導電層と、
前記第2樹脂層の、前記コア層と接触する面の反対側の面に形成された第2導電層と、
前記第1導電層に形成され、前記第1樹脂層を貫通し、前記コア層と接触している第1突起部と、
前記第2導電層に形成され、前記第2樹脂層を貫通し、前記コア層と接触している第2突起部と、
を備えることを特徴とする多層配線構造。 - 前記第1信号配線及び前記第2信号配線は、前記コア層の厚さ方向に互いに対向する位置に配置されていることを特徴とする請求項1に記載の多層配線構造。
- 前記第1樹脂層及び前記第2樹脂層は、均一な誘電率分布を有することを特徴とする請求項1又は2に記載の多層配線構造。
- 単層のガラスクロスと、前記ガラスクロスに含浸させた樹脂とを有するコア層と、
前記コア層の第1面上に形成された第1信号配線と、
前記コア層の前記第1面の反対側の第2面上に形成された第2信号配線と、
前記コア層の第1面上に形成され、かつ、前記第1信号配線を覆う第1樹脂層と、
前記コア層の第2面上に形成され、かつ、前記第2信号配線を覆う第2樹脂層と、
前記第1樹脂層の、前記コア層と接触する面の反対側の面に形成された第1導電層と、
前記第2樹脂層の、前記コア層と接触する面の反対側の面に形成された第2導電層と、
前記第1導電層に形成され、前記第1樹脂層を貫通し、前記コア層と接触している第1突起部と、
前記第2導電層に形成され、前記第2樹脂層を貫通し、前記コア層と接触している第2
突起部と、
を備えることを特徴とする多層配線基板。 - 第1導電層の上に第1絶縁層を形成する工程と、
前記第1絶縁層に第1開口を形成し、前記第1開口から前記第1導電層を露出する工程と、
前記第1導電層の露出部分に前記第1絶縁層よりも大きな高さを有する第1突起部を形成する工程と、
第2導電層の上に第2絶縁層を形成する工程と、
前記第2絶縁層に第2開口を形成し、前記第2開口から前記第2導電層を露出する工程と、
前記第2導電層の露出部分に前記第2絶縁層よりも大きな高さを有する第2突起部を形成する工程と、
前記第1突起部と前記第2突起部とが向かい合うように前記第1導電層及び前記第2導電層を配置し、前記第1導電層と前記第2導電層との間に、第1樹脂層、コア層及び第2樹脂層を配置する工程と、
前記第1導電層、前記第1絶縁層、前記第1樹脂層、前記コア層、前記第2樹脂層、前記第2絶縁層及び前記第2導電層をこの順序で一括積層する工程と、
加熱処理を行うことにより、前記第1絶縁層、前記第1樹脂層、前記コア層、前記第2絶縁層及び前記第2樹脂層を硬化する工程と、
を備え、
前記コア層の第1面に第1信号配線が形成され、
前記コア層の前記第1面の反対側の第2面に第2信号配線が形成されていることを特徴とする多層配線構造の製造方法。 - 前記第1信号配線及び前記第2信号配線は、前記コア層の厚さ方向に互いに対向する位置に配置されていることを特徴とする請求項5に記載の多層配線構造の製造方法。
- 前記コア層は、単層のガラスクロスと、前記ガラスクロスに含浸させた樹脂とを有することを特徴とする請求項6に記載の多層配線構造の製造方法。
- 前記第1絶縁層、前記第2絶縁層、前記第1樹脂層及び前記第2樹脂層は、均一な誘電率分布を有することを特徴とする請求項5から7の何れか一項に記載の多層配線構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144875A JP6582665B2 (ja) | 2015-07-22 | 2015-07-22 | 多層配線構造、多層配線基板及び多層配線構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144875A JP6582665B2 (ja) | 2015-07-22 | 2015-07-22 | 多層配線構造、多層配線基板及び多層配線構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028083A JP2017028083A (ja) | 2017-02-02 |
JP6582665B2 true JP6582665B2 (ja) | 2019-10-02 |
Family
ID=57950678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144875A Expired - Fee Related JP6582665B2 (ja) | 2015-07-22 | 2015-07-22 | 多層配線構造、多層配線基板及び多層配線構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6582665B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091816A (ja) * | 1998-09-07 | 2000-03-31 | Sumitomo Electric Ind Ltd | ストリップ線路のプリント基板の保持構造 |
JP2009141233A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Ltd | プリント基板とその製造方法 |
-
2015
- 2015-07-22 JP JP2015144875A patent/JP6582665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017028083A (ja) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6325605B2 (ja) | 電子部品内蔵基板 | |
US9417415B2 (en) | Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate | |
US9110234B2 (en) | Optical module and optical wiring board | |
TWI526128B (zh) | 多層基板及其製造方法 | |
TWI573229B (zh) | 配線基板 | |
JP2014131040A (ja) | 多層基板及び多層基板の製造方法 | |
JP2015005612A (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
TW201711534A (zh) | 柔性線路板及其製作方法 | |
JP6205721B2 (ja) | 多層回路基板及び電子装置 | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
JP5791078B2 (ja) | 配線基板 | |
JP2015211147A (ja) | 配線基板 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP6582665B2 (ja) | 多層配線構造、多層配線基板及び多層配線構造の製造方法 | |
JP2012033529A (ja) | 配線基板 | |
JP2012033786A (ja) | 配線基板 | |
JP2015213124A (ja) | パッケージ基板 | |
JP2014192497A (ja) | 配線基板 | |
US10332826B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2014038972A (ja) | 配線基板 | |
JP2011138846A (ja) | 配線基板 | |
KR101109190B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2019114617A (ja) | 配線基板 | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6582665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |