CN111508901B - 集成电路芯片、封装基板及电子总成 - Google Patents

集成电路芯片、封装基板及电子总成 Download PDF

Info

Publication number
CN111508901B
CN111508901B CN202010332593.7A CN202010332593A CN111508901B CN 111508901 B CN111508901 B CN 111508901B CN 202010332593 A CN202010332593 A CN 202010332593A CN 111508901 B CN111508901 B CN 111508901B
Authority
CN
China
Prior art keywords
pair
pads
substrate
die
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010332593.7A
Other languages
English (en)
Other versions
CN111508901A (zh
Inventor
李胜源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weifeng Electronics Co ltd
Original Assignee
Weifeng Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109107185A external-priority patent/TWI773971B/zh
Application filed by Weifeng Electronics Co ltd filed Critical Weifeng Electronics Co ltd
Publication of CN111508901A publication Critical patent/CN111508901A/zh
Application granted granted Critical
Publication of CN111508901B publication Critical patent/CN111508901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种集成电路芯片、封装基板及电子总成，其中集成电路芯片具有一主动面及位于该主动面的一芯片垫排列。芯片垫排列包括四对芯片垫，其沿着主动面的侧缘排成两排。这四对芯片垫其中的两对芯片垫分别是一第一传送差动对芯片垫及一第一接收差动对芯片垫，其中这两对芯片垫的位置彼此不相邻、也不同排。这四对芯片垫的另外两对芯片垫分别是一第二传送差动对芯片垫及一第二接收差动对芯片垫，其中这另外两对芯片垫的位置彼此不相邻、也不同排。此外，在此也提出一种对应前述集成电路芯片的封装基板及一种包括前述封装基板和集成电路芯片的电子总成。

Description

集成电路芯片、封装基板及电子总成
技术领域
本发明涉及一种接垫排列，且特别是涉及一种具用所述接垫排列的集成电路芯片及封装基板，以及具有所述集成电路芯片及封装基板的电子总成。
背景技术
USB接口在运算和移动设备互连中是普及使用的。随着运算和移动设备朝向更小、更薄和更轻的方向发展，USB Type-C在接口连接系统中得到了发展。此外，USB Type-C可同时满足可用性和耐用性要求。它可以支持现有的USB2.0、USB3.1和USB电力传输规范以及具有多通道和可翻转功能。这里的可翻转，是指使用者在进行USB Type-C接口插拔时，不需考虑方向性，更具有便利性。由于具有可翻转的功能，因此USB TYPE-C Serdes(serializer/deserializer，串行/解串器)中需有两对TX和RX信号，例如USB3.1Gen1(5Gbps)和Gen2(10Gbps)规范下有两对TX和RX信号，但只有一对TX和RX是连接到传输信号。虽然配对的设备可能只有一对TX和RX，需通过一对主机端TX和RX连接到主机IC(host integratedcircuit)才能进行信号传输，但在相关的主机端(host-side)/下行端口(down port)IC(integrated circuit)的设计中还是必须包括具有两对TX和RX的引脚排列。
发明内容
本发明提供一种集成电路芯片，用于降低差动在传输信号时所产生的串音。
本发明提供一种封装基板，用于降低差动在传输信号时所产生的串音。
本发明提供一种电子总成，用于降低差动在传输信号时所产生的串音。
本发明的一实施例的集成电路芯片具有一主动面及位于主动面的一第一芯片垫排列。第一芯片垫排列包括一第一对芯片垫、一第二对芯片垫、一第三对芯片垫、一第四对芯片垫。第一对芯片垫及第二对芯片垫沿着主动面的一侧缘依序排成一第一排。第三对芯片垫及第四对芯片垫沿着主动面的侧缘依序排成一第二排。第一对芯片垫位于主动面的侧缘与第三对芯片垫之间。第二对芯片垫位于主动面的侧缘与第四对芯片垫之间。第一对芯片垫是一第一传送差动对芯片垫及一第一接收差动对芯片垫其中的一个，第四对芯片垫是第一传送差动对芯片垫及第一接收差动对芯片垫其中的另一个。第二对芯片垫是一第二传送差动对芯片垫及一第二接收差动对芯片垫其中的一个，第三对芯片垫是第二传送差动对芯片垫及第二接收差动对芯片垫其中的另一个。
本发明的一实施例的封装基板，适用于以倒装接合方式安装一集成电路芯片，具有一芯片区及位于芯片区的一第一基板垫排列。第一基板垫排列包括一第一对基板垫、一第二对基板垫、一第三对基板垫及一第四对基板垫。第一对基板垫及第二对基板垫沿着芯片区的一侧缘依序排成一第一排。第三对基板垫及第四对基板垫沿着芯片区的侧缘依序排成一第二排。第一对基板垫位于芯片区的侧缘与第三对基板垫之间。第二对基板垫位于芯片区的侧缘与第四对基板垫之间。第一对基板垫是一第一传送差动对基板垫及一第一接收差动对基板垫其中的一个，第四对基板垫是第一传送差动对基板垫及第一接收差动对基板垫其中的另一个。第二对基板垫是一第二传送差动对基板垫及一第二接收差动对基板垫其中的一个，第三对基板垫是第二传送差动对基板垫及第二接收差动对基板垫其中的另一个。
本发明的一实施例的电子总成包括一封装基板及一集成电路芯片。封装基板具有一芯片区及位于芯片区的一第一基板垫排列。第一基板垫排列包括一第一对基板垫、一第二对基板垫、一第三对基板垫及一第四对基板垫。第一对基板垫及第二对基板垫沿着芯片区的一侧缘依序排成一第一排。第三对基板垫及第四对基板垫沿着芯片区的侧缘依序排成一第二排。第一对基板垫位于芯片区的侧缘与第三对基板垫之间。第二对基板垫位于芯片区的侧缘与第四对基板垫之间。第一对基板垫是一第一传送差动对基板垫及一第一接收差动对基板垫其中的一个，第四对基板垫是第一传送差动对基板垫及第一接收差动对基板垫其中的另一个。第二对基板垫是一第二传送差动对基板垫及一第二接收差动对基板垫其中的一个，第三对基板垫是第二传送差动对基板垫及第二接收差动对基板垫其中的另一个。集成电路芯片以倒装接合方式安装在封装基板的芯片区。
基于上述，在本发明的上述实施例中，就集成电路芯片而言，通过将两组的传送及接收(TX和RX)差动对芯片垫排成两排，并且同一组的传送及接收差动对芯片垫配置在不相邻、不同排位置，以降低同一组传送及接收差动对芯片垫之间的串音。就封装基板而言，通过将两组的传送及接收(TX和RX)差动对基板垫排成两排，并且同一组的传送及接收差动对基板垫配置在不相邻、不同排位置，以降低同一组传送及接收差动对基板垫之间的串音。
附图说明
图1是本发明的一实施例的一种电子总成的侧视示意图；
图2A是图1的集成电路芯片的局部俯视示意图；
图2B是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图2C是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图2D是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图3A是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图3B是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图3C是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图4是本发明的另一实施例的集成电路芯片的局部俯视示意图；
图5A是图1的封装基板的局部俯视示意图；
图5B是本发明的另一实施例的封装基板的局部俯视示意图；
图5C是本发明的另一实施例的封装基板的局部俯视示意图；
图5D是本发明的另一实施例的封装基板的局部俯视示意图；
图6A是本发明的另一实施例的封装基板的局部俯视示意图；
图6B是本发明的另一实施例的封装基板的局部俯视示意图；
图6C是本发明的另一实施例的封装基板的局部俯视示意图；
图7是本发明的另一实施例的封装基板的局部俯视示意图；
图8是图1的电子总成的局部放大剖面示意图。
符号说明
50:电子总成
52:导电凸块
54:导电球
100:集成电路芯片
102:主动(有源)面
104:芯片垫
110:第一芯片垫排列
111:第一对芯片垫
111a、111b:第一传送差动对芯片垫
112:第二对芯片垫
112a、112b:第二接收差动对芯片垫
113:第三对芯片垫
113a、113b:第二传送差动对芯片垫
114:第四对芯片垫
114a、114b:第一接收差动对芯片垫
115:第一接地芯片垫
116:第二接地芯片垫
117:第三接地芯片垫
120:第二芯片垫排列
200:封装基板
202:芯片区
204:基板垫
210:第一基板垫排列
211:第一对基板垫
211a、211b:第一传送差动对基板垫
212:第二对基板垫
212a、212b:第二接收差动对基板垫
213:第三对基板垫
213a、213b:第二传送差动对基板垫
214:第四对基板垫
214a、214b:第一接收差动对基板垫
215:第一接地基板垫
216:第二接地基板垫
217:第二接地基板垫
220:第二基板垫排列
231:图案化导电层
231a:第一图案化导电层
231b:第二图案化导电层
231c:第三图案化导电层
232:介电层
233:导电通孔
241:第一差动对走线
242:第二差动对走线
243:接地平面
R1:第一排
R2:第二排
具体实施方式
倒装(Flip-Chip,FC)封装(package)是一种集成电路(Intergraded Circuit,IC)封装，其使用凸块(bump)(例如焊料或铜柱凸块)代替接合导线来实现IC芯片与封装基板的连接。倒装封装可以消除细接合导线引起的高寄生电感，并可以显著提高封装的性能，尤其是对于10Gbps以上的Serdes信号而言。倒装封装可以使USB 3.1Gen 2(10Gbps数据速率)甚至即将推出的USB 4(20Gbps数据速率)的设计受益。倒装凸块的排列可以呈直列或交错阵列的形式，其视需求而定。
对于USB TYPE-C端口(port)，基于可以翻转的需求，需要至少8个传送/接收差动信号，包括：第一传送差动对信号TX1+/-、第一接收差动对信号RX1+/-、第二传送差动对信号TX2+/-和第二接收差动对信号RX2+/-，并且上述的差动对信号为一全双功传输模式，亦即信号的传送或接收可以同时进行。在芯片设计中，传送/接收差动对信号对应的接垫(pad)通常放置在接垫阵列的较外侧的同一排，因此将这些信号在封装上的扇出(fan-out)(即从芯片区202内向外布线)不需改至封装基板200的其他金属层来布线。然而，USB Type-C的IC元件，例如USB集线器(hub)，通常具有多个Type-C端口，因此将所有连接TX/RX差动对信号的接垫都放置在接垫阵列的较外侧的同一排，将使芯片的尺寸太大并大幅增加成本。
由于USB Type-C支持可翻转功能，因此每次电连接时，只会有TX1/RX1的第一传送/接收差动对信号(differential pair)或TX2/RX2的第二传送/接收差动对进行信号传输。也就是说，当TX1+/-及RX1+/-的第一传送/接收差动对信号导通时，TX2+/-及RX2+/-的第二传送/接收差动对未导通或保持原本状态，反之亦然。因此，考虑到以上的因素，本发明提出了USB Type-C端口中的TX/RX差动对信号使用多排的接垫阵列。进一步来说，电性上连接TX/RX差动对信号的接垫会被配置在不相邻、不同排位置，彼此错开，以防止彼此靠近，影响信号品质。以下将详细说明。
图1显示了本发明的实施例的电子总成50。在本实施例中，电子总成50包括集成电路芯片100及封装基板200，而集成电路芯片100以倒装接合方式安装在封装基板200上。具体而言，集成电路芯片100具有一主动面102(active surface)及位于主动面102上的多个芯片垫104，而封装基板200具有一芯片区202及位于芯片区202上的多个基板垫204。集成电路芯片100通过倒装接合方式(例如通过多个导电凸块52)安装在封装基板200的芯片区202，使得集成电路芯片100的这些芯片垫104分别电连接至封装基板200的这些基板垫204。此外，电子总成50还可包括多个导电媒介(例如多个焊料球54)，以安装至下一层级的元件，例如主机板等。
图2A至图2D显示了针对USB Type-C端口的差动对信号的芯片垫排列。图2A至图2D是从集成电路芯片100的背面来看，即由上而下的俯视图，故这些芯片垫104以虚线表示，而这些芯片垫104是配置在集成电路芯片100的主动面102上。
请参考图1及图2A，集成电路芯片100包括一第一芯片垫排列110，其由这些芯片垫104的某些所组成，在本实施例中，例如是支持USB Type-C端口的8个芯片垫104。第一芯片垫排列110包括一第一对芯片垫111、一第二对芯片垫112、一第三对芯片垫113及一第四对芯片垫114。第一对芯片垫111及第二对芯片垫112沿着主动面102的一侧缘依序排成一第一排R1。第三对芯片垫113及第四对芯片垫114沿着主动面102的侧缘依序排成一第二排R2。第一对芯片垫111位于主动面102的侧缘与第三对芯片垫104之间。第二对芯片垫112位于主动面102的侧缘与第四对芯片垫104之间。此外，相较于上述第二排R2，第一排R1是较远离集成电路芯片100的中间区域，即较靠近集成电路芯片100的外侧。
另外，第一对芯片垫111包括是一第一传送差动对芯片垫111a(TX1+)及另一第一传送差动对芯片垫111b(TX1-)。第二对芯片垫112包括一第二接收差动对芯片垫112a(RX2+)及另一第二接收差动对芯片垫112b(RX2-)。所以，第一排R1由图左至右，依序是多个差动对芯片垫112a(RX2+)、112b(RX2-)、111a(TX1+)、111b(TX1-)。第四对芯片垫114包括一第一接收差动对芯片垫114a(RX1+)及另一第一接收差动对芯片垫114b(RX1-)。第三对芯片垫113包括一第二传送差动对芯片垫113a(TX2+)及另一第二传送差动对芯片垫113b(TX2-)。所以，第二排R2由图左至右依序是多个差动对芯片垫114a(RX1+)、114b(RX1-)、113a(TX2+)、113b(TX2-)。需说明的是，上述多个差动对芯片垫的由左至右的顺序只是一种描述方式，但是不限于此种描述方式。
因为USB TYPE-C端口具有可以翻转的特性，所以每一个端口至少需配置2组的传送/接收差动对信号，但当电连接时，只会有1组传送/接收差动对信号导通。依照上述的实施例，第一传送差动对芯片垫111a和111b(TX1+、TX1-)及第一接收差动对芯片垫114a和114b(RX1+、RX1-)彼此配置在不相邻、不同排，而是在大约对角线位置，以确保不必要的耦合。同样地，第二传送差动对芯片垫113a和113b(TX2+、TX2-)及第二接收差动对芯片垫112a和112b(RX2+、RX2-)彼此配置在不相邻、不同排，而是在大约对角线位置，以确保不必要的耦合。更进一步来说，以相互垂直的XY坐标来看，第一对芯片垫111及第四对芯片垫114在X轴或Y轴上的投影彼此不重叠，意即第一对芯片垫111及第四对芯片垫114在平行于第一排R1的一直线上或垂直于第一排R1的另一直线上的投影彼此不重叠。第三对芯片垫113及第二对芯片垫112在X轴或Y轴上的投影彼此不重叠，意即第三对芯片垫113及该第二对芯片垫112在平行于第一排R1的一直线上或垂直于第一排R1的另一直线上的投影彼此不重叠。第一对芯片垫111及第三对芯片垫113在X轴上的投影彼此部分重叠或完全重叠；第四对芯片垫114及第二对芯片垫112在X轴上的投影彼此部分重叠或完全重叠，意即第一对芯片垫111及第三对芯片垫113在平行于第一排R1的一直线上的投影彼此部分重叠或完全重叠，且第四对芯片垫114及第二对芯片垫112在前述直线上的投影彼此部分重叠或完全重叠。第一对芯片垫111及第二对芯片垫112在Y轴上的投影彼此部分重叠或完全重叠。第三对芯片垫113及第四对芯片垫114在Y轴上的投影彼此部分重叠或完全重叠，意即第一对芯片垫111及第二对芯片垫112在垂直于第一排R1的一直线上的投影彼此部分重叠或完全重叠，且第三对芯片垫113及第四对芯片垫114在前述直线上的投影彼此部分重叠或完全重叠。此外，上述的差动对芯片垫111～114是相容于USB 4或以下的规格。
请参考图2B，与图2A的实施例比较，在本实施例中，原本图2A的第一对芯片垫111与第四对芯片垫114的位置互换，而原本图2A的第二对芯片垫112与第三对芯片垫113的位置互换。也就是说，第三对芯片垫113(第二传送差动对芯片垫113a(TX2+)及113b(TX2-))及第四对芯片垫114(第一接收差动对芯片垫114a(RX1+)及114b(RX1-))沿着主动面102的侧缘依序排成第一排R1。第二对芯片垫112(第二接收差动对芯片垫112a(RX2+)及112b(RX2-))及第一对芯片垫111(第一传送差动对芯片垫111a(TX1+)及111b(TX1-))沿着主动面102的侧缘依序排成第二排R2。相较于上述第二排R2，第一排R1是较远离集成电路芯片100中间区域，即较靠近集成电路芯片100的外侧。类似于图2A，同一组的传送差动对芯片垫和接收差动对芯片垫设置于不相邻、不同排，大约对角线位置。由于同一组的传送/接收差动对芯片垫在X轴或Y轴上的投影彼此不重叠，不同组的传送/接收差动对芯片垫在X轴或Y轴上的投影彼此部分重叠和完全重叠，所以同样也可以避免不必要的耦合。
请参考图2C，与图2A的实施例比较，在本实施例中，仅原本图2A的第二对芯片垫112与第三对芯片垫113的位置互换。也就是说，第三对芯片垫113(第二传送差动对芯片垫113a(TX2+)及113b(TX2-))及第一对芯片垫111(第一传送差动对芯片垫111a(TX1+)及111b(TX1-))沿着主动面102的一侧缘依序排成第一排R1。第四对芯片垫114(第一接收差动对芯片垫114a(RX1+)及114b(RX1-))及第二对芯片垫112(第二接收差动对芯片垫112a(RX2+)及112b(RX2-))沿着主动面102的侧缘依序排成第二排R2。相较于上述第二排R2，第一排R1是较远离集成电路芯片100中间区域，即较靠近集成电路芯片100的外侧。类似于图2A，同一组的传送差动对芯片垫和接收差动对芯片垫设置于不同排、不相邻，大约对角线位置。由于同一组的传送/接收差动对芯片垫在X轴或Y轴上的投影彼此不重叠，不同组的传送/接收差动对芯片垫在X轴或Y轴上的投影彼此部分重叠和完全重叠，所以同样也可以避免不必要的耦合。
请参考图2D，与图2A的实施例比较，在本实施例中，仅原本图2A的第一对芯片垫111与第四对芯片垫114的位置互换。也就是说，第二对芯片垫112(第二接收差动对芯片垫112a(RX2+)及112b(RX2-))及第四对芯片垫114(第一接收差动对芯片垫114a(RX1+)及114b(RX1-))沿着主动面102的侧缘依序排成第一排R1。第一对芯片垫111(第一传送差动对芯片垫111a(TX1+)及111b(TX1-))及第三对芯片垫113(第二传送差动对芯片垫113a(TX2+)及113b(TX2-))沿着主动面102的侧缘依序排成第二排R2。相较于上述第二排R2，第一排R1是较远离集成电路芯片100中间区域，即较靠近集成电路芯片100的外侧。类似于图2A，同一组的传送差动对芯片垫和接收差动对芯片垫设置于不同排、不相邻，大约对角线位置。由于同一组的传送/接收差动对芯片垫在X轴或Y轴上的投影彼此不重叠，不同组的传送/接收差动对芯片垫在X轴或Y轴上的投影彼此部分重叠和完全重叠，所以同样也可以避免不必要的耦合。
图3A至图3C显示了以图2A的芯片垫排列为基础，额外带有接地(GND/VSS)芯片垫的实施例，以在同一组的传送差动对芯片垫与接收差动对芯片垫之间实现更多的隔离。同样地，这些图3A至图3C是从集成电路芯片100的背面来看，即由上而下的俯视图，故这些芯片垫104以虚线表示，而这些芯片垫104是配置在集成电路芯片100的主动面。
在图3A中，在芯片垫排列的中心插入了一个接地芯片垫。换句话说，第一芯片垫排列110包括一第一接地芯片垫115，其位于第一对芯片垫111、第二对芯片垫112、第三对芯片垫113及第四对芯片垫114之间。详细来说，当电性导通时，接地芯片垫115隔离了第一传送差动对芯片垫111a及111b(TX1+及TX1-)，与第一接收差动对芯片垫114a及114b(RX1+及RX1-)。换言之，接地芯片垫115配置在第一传送差动对芯片垫111a与第一接收差动对芯片垫114b之间，其中对同一组传送/接收差动对芯片垫(第一对芯片垫111与第四对芯片垫114)而言，第一传送差动对芯片垫111a与第一接收差动对芯片垫114a为相距最短的距离。同样地，在另一实施例中，当电性导通时，接地芯片垫115隔离了第二传送差动对芯片垫113a及113b(TX2+及TX2-)，与第二接收差动对芯片垫112a及112b(RX2+及RX2-)。换言之，接地芯片垫115配置在第二传送差动对芯片垫113a与第二接收差动对芯片垫112b之间，其中对同一组传送/接收差动对芯片垫(第三对芯片垫113与第二对芯片垫112)而言，第二传送差动对芯片垫113a与第二接收差动对芯片垫112b为相距最短的距离。相较于图2A，此接地芯片垫115的配置，可以进一步避免同一组的传送/接收差动对芯片垫的信号耦合的问题。
相较于图3A，图3B额外增加了2个第二接地芯片垫116、第三接地芯片垫117，即本实施例有3个接地芯片垫。在本实施例中，额外增加的第二接地芯片垫116与第三接地芯片垫117分别配置在第一芯片垫排列110的右侧和左侧。换句话说，以X方向、由左至右来看，接垫依序是第三接地芯片垫117、第二/第四对芯片垫112/114、第一接地芯片垫115、第一/第三对芯片垫111/113、第二接地芯片垫116。以Y方向、由下至上来看，接垫依序是第一/第二对芯片垫111/112、第一/二/三接地芯片垫115/116/117、第三/第四对芯片垫113/114。也就是说，第二接地芯片垫116位于第一对芯片垫111及第三对芯片垫113较远离第一接地芯片垫115的一侧。第三接地芯片垫117位于第二对芯片垫112及第四对芯片垫114较远离第一接地芯片垫115的一侧。如此的芯片垫配置，同样可以进一步避免同一组的传送/接收差动对芯片垫的信号耦合的问题。
相较于图3A，图3C额外增加了2个第二接地芯片垫116、第三接地芯片垫117，即本实施例有3个接地芯片垫。在本实施例中，额外增加的第二接地芯片垫116与第三接地芯片垫117分别配置在第一对芯片垫111和第三对芯片垫113之间、及第二对芯片垫112和第四对芯片垫114之间。换句话说，以X方向、由左至右来看，接垫依序是第二接收差动对芯片垫112a(RX2+)/第一接收差动对芯片垫114a(RX1+)、第三接地芯片垫117、第二接收差动对芯片垫112b(RX2-)/第一接收差动对芯片垫114b(RX1-)、第一接地芯片垫115、第一传送差动对芯片垫111a(TX1+)/第二传送差动对芯片垫113a(TX2+)、第二接地芯片垫116、第一传动差动对芯片垫111b(TX1-)/第二传送差动对芯片垫113b(TX2-)。以Y方向、由下至上来看，接垫依序是第一/第二对芯片垫111/112、第一/二/三接地芯片垫115/116/117、第三/第四对芯片垫113/114。也就是说，第二接地芯片垫116位于第一对芯片垫111及第三对芯片垫113之间。第三接地芯片垫117位于第二对芯片垫112及第四对芯片垫114之间。如此的芯片垫配置，同样可以进一步避免同一组的传送/接收差动对芯片垫的信号耦合的问题。
图4显示了另一实施例，由晶背来看，由上而下的俯视图。集成电路芯片100还包括一第二芯片垫排列120。第二芯片垫排列120位于主动面102上并沿着主动面102的侧缘与第一芯片垫排列110并排。第二芯片垫排列120的芯片垫104布局与第一芯片垫排列110的芯片垫104布局彼此对称。也就是说，以对称线Z为基准，第一芯片垫排列110与第二芯片垫排列120有镜像关系。在此实施例中，是以2个Type-C端口为例，并非用以限制本发明的应用。此外，第一芯片垫排列110与第二芯片垫排列120分别支持单一的Type-C端口，并且是相容于USB 4或以下的规格。
在上述多个实施例中，第一传送差动对芯片垫111a和111b(TX1+及TX1-)、第一接收差动对芯片垫114a和114b(RX1+及RX1-)、第二传送差动对芯片垫113a和113b(TX2+及TX2-)及第二接收差动对芯片垫112a和112b(RX2+及RX2-)可以作为USB集线器的下行端口(down port)。
图5A至图5D显示了针对USB Type-C端口的差动对信号的基板垫排列。
请参考图1及图5A，封装基板200包括一第一基板垫排列210，其由这些基板垫204的某些所组成，在本实施例中，例如是支持USB Type-C端口的8个基板垫204。第一基板垫排列210包括一第一对基板垫211、一第二对基板垫212、一第三对基板垫213及一第四对基板垫214。第一对基板垫211及第二对基板垫212沿着芯片区202的一侧缘依序排成一第一排R1。第三对基板垫213及第四对基板垫214沿着芯片区202的侧缘依序排成一第二排R2。第一对基板垫211位于芯片区202的侧缘与第三基板垫204之间。第二对基板垫212位于芯片区202的侧缘与第四基板垫204之间。此外，相较于上述第二排R2，第一排R1是较远离封装基板200的中间区域，即较靠近封装基板200的外侧。更进一步来说，若以图1的电子总成50、由上而下的俯视图来看，第一对芯片垫111会与第一对基板垫211电连接、第二对芯片垫112会与第二对基板垫212电连接、第三对芯片垫113会与第三对基板垫213电连接、第四对芯片垫114会与第二对基板垫214电连接。上述的电连接可是通过图1的导电凸块52。
另外，第一对基板垫211包括是一第一传送差动对基板垫211a(TX1+)及另一第一传送差动对基板垫211b(TX1-)。第二对基板垫212包括一第二接收差动对基板垫212a(RX2+)及另一第二接收差动对基板垫212b(RX2-)。所以，第一排R1由图左至右，依序是多个差动对基板垫212a(RX2+)、212b(RX2-)、211a(TX1+)、211b(TX1-)。第四对基板垫214包括一第一接收差动对基板垫214a(RX1+)及另一第一接收差动对基板垫214b(RX1-)。第三对基板垫213包括一第二传送差动对基板垫213a(TX2+)及另一第二传送差动对基板垫213b(TX2-)。所以，第二排R2由图左至右依序是多个差动对基板垫214a(RX1+)、214b(RX1-)、213a(TX2+)、213b(TX2-)。需说明的是，上述多个差动对基板垫的由左至右的顺序只是一种描述方式，但是不限于此种描述方式。
因为USB TYPE-C端口具有可以翻转的特性，所以每一个端口至少需配置2组的传送/接收差动对信号，但当电连接时，只会有1组传送/接收差动对信号导通。依照上述的实施例，第一传送差动对基板垫211a和211b(TX1+、TX1-)及第一接收差动对基板垫214a和214b(RX1+、RX1-)彼此不相邻、不同排，而是大约在对角线位置，以确保不必要的耦合。同样地，第二传送差动对基板垫213a和213b(TX2+、TX2-)及第二接收差动对基板垫212a和212b(RX2+、RX2-)彼此不相邻、不同排，而是大约在对角线位置，以确保不必要的耦合。更进一步来说，以相互垂直的XY坐标来看，第一对基板垫211及第四对基板垫214在X轴或Y轴上的投影彼此不重叠，意即第一对基板垫211及第四对基板垫214在平行于第一排R1的一直线上或垂直于第一排R1的另一直线上的投影彼此不重叠。第三对基板垫213及第二基板片垫212在X轴或Y轴上的投影彼此不重叠，意即第三对基板垫213及该第二对基板垫212在平行于第一排R1的一直线上或垂直于第一排R1的另一直线上的投影彼此不重叠。第一对基板垫211及第三对基板垫213在X轴上的投影彼此部分重叠或完全重叠；第四对基板垫214及第二对基板垫212在X轴上的投影彼此部分重叠或完全重叠，意即第一对基板垫211及第三对基板垫213在平行于第一排R1的一直线上的投影彼此部分重叠或完全重叠，且第四对基板垫214及第二对基板垫212在前述直线上的投影彼此部分重叠或完全重叠。第一对基板垫211及第二对基板垫212在Y轴上的投影彼此部分重叠或完全重叠。第三对基板垫213及第四对基板垫214在Y轴上的投影彼此部分重叠或完全重叠，意即第一对基板垫211及第二对基板垫212在垂直于第一排R1的一直线上的投影彼此部分重叠或完全重叠，且第三对基板垫213及第四对基板垫214在前述直线上的投影彼此部分重叠或完全重叠。此外，上述的差动对基板垫211～214是相容于USB 4或以下的规格。
请参考图5B，与图5A的实施例比较，在本实施例中，原本图5A的第一对基板垫211与第四对基板垫214的位置互换，而原本图5A的第二对基板垫212与第三对基板垫213的位置互换。也就是说，第三对基板垫213(第二传送差动对基板垫213a(TX2+)及213b(TX2-))及第四对基板垫214(第一接收差动对基板垫214a(RX1+)及214b(RX1-))沿着芯片区202的侧缘依序排成第一排R1。第二对基板垫212(第二接收差动对基板垫214a(RX2+)及214b(RX2-))及第一对基板垫211(第一传送差动对基板垫211a(TX1+)及211b(TX1-))沿着芯片区202的侧缘依序排成第二排R2。相较于上述第二排R2，第一排R1是较远离封装基板200中间区域，即较靠近封装基板200的外侧。类似于图5A，同一组的传送差动对基板垫和接收差动对基板垫设置于不相邻、不同排，大约对角线位置。由于同一组的传送/接收差动对基板垫在X轴或Y轴上的投影彼此不重叠，不同组的传送/接收差动对基板垫在X轴或Y轴上的投影彼此部分重叠和完全重叠，所以同样也可以避免不必要的耦合。
请参考图5C，与图5A的实施例比较，在本实施例中，仅原本图5A的第二对基板垫212与第三对基板垫213的位置互换。也就是说，第三对基板垫213(第二传送差动对基板垫213a(TX2+)及213b(TX2-))及第一对基板垫211(第一传送差动对基板垫211a(TX1+)及211b(TX1-))沿着芯片区202的一侧缘依序排成第一排R1。第四对基板垫214(第一接收差动对基板垫214a(RX1+)及214b(RX1-))及第二对基板垫212(第二接收差动对基板垫212a(RX2+)及212b(RX2-))沿着芯片区202的侧缘依序排成第二排R2。相较于上述第二排R2，第一排R1是较远离封装基板200中间区域，即较靠近封装基板200的外侧。类似于图5A，同一组的传送差动对基板垫和接收差动对基板垫设置于不相邻、不同排，大约对角线位置。由于同一组的传送/接收差动对基板垫在X轴或Y轴上的投影彼此不重叠，不同组的传送/接收差动对基板垫在X轴或Y轴上的投影彼此部分重叠和完全重叠，所以同样也可以避免不必要的耦合。
请参考图5D，与图5A的实施例比较，在本实施例中，在本实施例中，仅原本图5A的第一对基板垫211与第四对基板垫214的位置互换。也就是说，第二对基板垫212(第二接收差动对基板垫212a(RX2+)及212b(RX2-))及第四对基板垫214(第一接收差动对基板垫214a(RX1+)及214b(RX1-))沿着芯片区202的侧缘依序排成第一排R1。第一对基板垫211(第一传送差动对基板垫211a(TX1+)及211b(TX1-))及第三对基板垫213(第二传送差动对基板垫213a(TX2+)及213b(TX2-))沿着芯片区202的侧缘依序排成第二排R2。相较于上述第二排R2，第一排R1是较远离封装基板200中间区域，即较靠近封装基板200的外侧。类似于图5A，同一组的传送差动对基板垫和接收差动对基板垫设置于不相邻、不同排，大约对角线位置。由于同一组的传送/接收差动对基板垫在X轴或Y轴上的投影彼此不重叠，不同组的传送/接收差动对基板垫在X轴或Y轴上的投影彼此部分重叠和完全重叠，所以同样也可以避免不必要的耦合。
图6A至图6C显示了以图5A的基板垫排列为基础，额外带有接地(GND/VSS)基板垫的实施例，以在同一组的传送差动对基板垫与接收差动对基板垫之间实现更多的隔离。同样地，这些图6A至图6C是从封装基板200的背面来看，即由上而下的俯视图，故这些基板垫204以虚线表示，而这些基板垫204是配置在封装基板200的芯片区202。在一些实施例中，图3A至图3C的接地芯片垫可以通过导电凸块，与对应的图6A至图6C的接地基板垫电连接。
在图6A中，在基板垫排列的中心插入了一个接地基板垫。换句话说，第一基板垫排列210包括一第一接地基板垫215，其位于第一对基板垫211、第二对基板垫212、第三对基板垫213及第四对基板垫214之间。详细来说，当电性导通时，接地基板垫215隔离了第一传送差动对基板垫211a及211b(TX1+及TX1-)，与第一接收差动对基板垫214a及214b(RX1+及RX1-)。换言之，接地基板垫215配置在第一传送差动对基板垫211a与第一接收差动对基板垫214b之间，其中对同一组传送/接收差动对基板垫(第一对基板垫211与第四对基板垫214)而言，第一传送差动对基板垫211a与第一接收差动对基板垫214b为相距最短的距离。同样地，在另一实施例中，当电性导通时，接地基板垫215隔离了第二传送差动对基板垫213a及213b(TX2+及TX2-)，与第二接收差动对基板垫212a及212b(RX2+及RX2-)。换言之，接地基板垫215配置在第二传送差动对基板垫213a与第二接收差动对基板垫212b之间，其中对同一组传送/接收差动对基板垫(第三对基板垫213与第二对基板垫212)而言，第二传送差动对基板垫213a与第二接收差动对基板垫212b为相距最短的距离。相较于图5A，此接地基板垫215的配置，可以进一步避免同一组的传送/接收差动对芯片垫的信号耦合的问题。
相较于图6A，图6B额外增加了2个第二接地基板垫216、第三接地基板垫217，即本实施例有3个接地基板垫。在本实施例中，额外增加的第二接地基板垫216与第三接地基板垫217分别配置在第一基板垫排列210的右侧和左侧。换句话说，以X方向、由左至右来看，接垫依序是第三接地基板垫217、第二/第四对基板垫212/214、第一接地基板垫215、第一/第三对基板垫211/213、第二接地基板垫216。以Y方向、由下至上来看，接垫依序是第一/第二对基板垫211/212、第一/二/三接地基板垫215/216/217、第三/第四对基板垫213/214。也就是说，第二接地基板垫216位于第一对基板垫211及第三对基板垫213较远离第一接地基板垫215的一侧。第三接地基板垫217位于第二对基板垫212及第四对基板垫214较远离第一接地基板垫215的一侧。如此的基板垫配置，同样可以进一步避免同一组的传送/接收差动对芯片垫的信号耦合的问题。
相较于图6A，图6C额外增加了2个第二接地基板垫216、第三接地基板垫217，即本实施例有3个接地基板垫。在本实施例中，额外增加的第二接地基板垫216与第三接地基板垫217分别配置在第一对基板垫211和第三对基板垫213之间、及第二对基板垫212和第四对基板垫214之间。换句话说，以X方向、由左至右来看，接垫依序是第二接收差动对基板垫212a(RX2+)/第一接收差动对基板垫214a(RX1+)、第三接地基板垫217、第二接收差动对基板垫212b(RX2-)/第一接收差动对基板垫214b(RX1-)、第一接地基板垫215、第一传送差动对基板垫211a(TX1+)/第二传送差动对基板垫213a(TX2+)、第二接地基板垫216、第一传动差动对基板垫211b(TX1-)/第二传送差动对基板垫213b(TX2-)。以Y方向、由下至上来看，接垫依序是第一/第二对基板垫211/212、第一/二/三接地基板垫215/216/217、第三/第四对基板垫213/214。也就是说，第二接地基板垫216位于第一对基板垫211及第三对基板垫213之间。第三接地基板垫217位于第二对基板垫212及第四对基板垫214之间。如此的基板垫配置，同样可以进一步避免同一组的传送/接收差动对芯片垫的信号耦合的问题。
图7显示了另一实施例，由晶背来看，由上而下的俯视图。封装基板200还包括一第二基板垫排列220。第二基板垫排列220位于芯片区202上并沿着芯片区202的侧缘与第一基板垫排列210并排。第二基板垫排列220的基板垫204布局与第一基板垫排列210的基板垫204布局彼此对称。也就是说，以对称线Z为基准，第一基板垫排列210与第二基板垫排列220有镜像关系。在此实施例中，是以2个Type-C端口为例，并非用以限制本发明的应用。此外，第一基板垫排列210与第二基板垫排列220分别支持单一的Type-C端口，并且是相容于USB4或以下的规格。
在上述多个实施例中，第一传送差动对基板垫211a和211b(TX1+及TX1-)、第一接收差动对基板垫214a和214b(RX1+及RX1-)、第二传送差动对基板垫213a和213b(TX2+及TX2-)及第二接收差动对基板垫212a和212b(RX2+及RX2-)可以作为USB集线器的下行端口(down port)。
图7显示了另一实施例，封装基板200还包括一第二基板垫排列220。第二基板垫排列220位于芯片区202上并沿着芯片区202的侧缘与第一基板垫排列210并排。第二基板垫排列220的基板垫204布局与第一基板垫排列210的基板垫204布局彼此对称。也就是说，以对称线Z为基准，第一基板垫排列210与第二基板垫排列220有镜像关系。在此实施例中，是以2个Type-C端口为例，并非用以限制本发明的应用。此外，第一基板垫排列210与第二基板垫排列220分别支持单一的Type-C端口，并且是相容于USB 4或以下的规格。
请参考图5A及图8，在本实施例中，封装基板200可包括多个图案化导电层231(patterned conductive layer)、多个介电层232(dielectric layer)及多个导电通孔233(conductive via)。这些图案化导电层231包括一第一图案化导电层231a、一第二图案化导电层231b及一或多个第三图案化导电层231c，其中第一基板垫排列210构成自第一图案化导电层231a。这些介电层232与这些图案化导电层231a～c交替叠合。这些导电通孔233穿过这些介电层232，以连接这些图案化导电层231a～c。
此外，封装基板200可还包括一第一差动对走线241、一第二差动对走线242及一个或多个接地平面243。第一差动对走线241构成自第一图案化导电层231a并分别连接较靠近芯片区202的侧缘的第一排R1的第一对基板垫211或/及第二对基板垫212。第二差动对走线242构成自第二图案化导电层231b并经由这些图案化导电层231c及这些导电通孔233电连接较远离芯片区202的侧缘的第二排R2的第三对基板垫213或/及第四对基板垫214。一个或多个接地平面243构成自第三图案化导电层231c并位于第一差动对走线241与第二差动对走线242之间。因此，同一组的差动对基板垫204(例如：在R1排的第一传送差动对基板垫211a、211b和在R2排的第一接收差动对基板垫214a、214b)可以通过导电通孔233在封装基板200的两个不同的图案化导电层231a、231b上布线，且接地平面243更位于第一差动对走线241与第二差动对走线242之间，因而降低同一组传送及接收(TX和RX)差动对之间的串音(crosstalk)。此外，图6A～图6C实施例中的接地基板垫也可电连接这些接地平面243。
在未绘示的另一实施例中，第一差动对走线241也可分别连接较靠近芯片区202的侧缘的第一排R1的基板垫204(即图5A的第一对基板垫211及第二对基板垫212)，而第二差动对走线242可经由这些图案化导电层231b及这些导电通孔233分别电连接较远离芯片区202的侧缘的第二排R2的基板垫204(即图5A的第三对基板垫213及第四对基板垫214)。
综上所述，在本发明的上述实施例中，就集成电路芯片而言，通过将两组的传送及接收(TX和RX)差动对芯片垫沿着主动面的侧缘排成两排，并且将同一组的传送及接收差动对芯片垫放置在不同排位置，以降低同一组传送及接收差动对芯片垫之间的串音。此外，通过将两组的传送及接收(TX和RX)差动对芯片垫排成两排，其可缩小集成电路芯片的尺寸，因而降低成本。
就封装基板而言，通过将两组的传送及接收(TX和RX)差动对基板垫沿着芯片区的侧缘排成两排，并且将同一组的传送及接收差动对基板垫放置在不同排位置，以降低同一组传送及接收差动对基板垫之间的串音。

Claims (28)

1.一种集成电路芯片，具有主动面及位于该主动面的第一芯片垫排列，该第一芯片垫排列包括：
第一对芯片垫；
第二对芯片垫；
第三对芯片垫；以及
第四对芯片垫，其中
该第一对芯片垫及该第二对芯片垫沿着该主动面的一侧缘依序排成一第一排，
该第三对芯片垫及该第四对芯片垫沿着该主动面的该侧缘依序排成一第二排，
该第一对芯片垫位于该主动面的该侧缘与该第三对芯片垫之间，
该第二对芯片垫位于该主动面的该侧缘与该第四对芯片垫之间，
该第一对芯片垫是第一传送差动对芯片垫及第一接收差动对芯片垫其中的一个，该第四对芯片垫是该第一传送差动对芯片垫及该第一接收差动对芯片垫其中的另一个，
该第二对芯片垫是第二传送差动对芯片垫及第二接收差动对芯片垫其中的一个，该第三对芯片垫是该第二传送差动对芯片垫及该第二接收差动对芯片垫其中的另一个。
2.如权利要求1所述的集成电路芯片，其中该第一对芯片垫及该第四对芯片垫在平行于该第一排的一直线上或垂直于该第一排的另一直线上的投影彼此不重叠。
3.如权利要求1所述的集成电路芯片，其中该第三对芯片垫及该第二对芯片垫在平行于该第一排的一直线上或垂直于该第一排的另一直线上的投影彼此不重叠。
4.如权利要求1所述的集成电路芯片，其中该第一对芯片垫及该第三对芯片垫在平行于该第一排的一直线上的投影彼此部分重叠或完全重叠，且该第四对芯片垫及该第二对芯片垫在该直线上的投影彼此部分重叠或完全重叠。
5.如权利要求1所述的集成电路芯片，其中该第一对芯片垫及该第二对芯片垫在垂直于该第一排的一直线上的投影彼此部分重叠或完全重叠，且该第三对芯片垫及该第四对芯片垫在该直线上的投影彼此部分重叠或完全重叠。
6.如权利要求1所述的集成电路芯片，其中该第一芯片垫排列还包括：
接地芯片垫，位于该第一对芯片垫、该第二对芯片垫、该第三对芯片垫及该第四对芯片垫之间。
7.如权利要求6所述的集成电路芯片，其中该第一芯片垫排列还包括：
第一接地芯片垫，位于该第一对芯片垫、该第二对芯片垫、该第三对芯片垫及该第四对芯片垫之间；
第二接地芯片垫，位于该第一对芯片垫及该第三对芯片垫较远离该第一接地芯片垫的一侧；以及
第三接地芯片垫，位于该第二对芯片垫及该第四对芯片垫较远离该第一接地芯片垫的一侧。
8.如权利要求6所述的集成电路芯片，其中该第一芯片垫排列还包括：
第一接地芯片垫，位于该第一对芯片垫、该第二对芯片垫、该第三对芯片垫及该第四对芯片垫之间；
第二接地芯片垫，位于该第一对芯片垫及第三对芯片垫之间；以及
第三接地芯片垫，位于该第二对芯片垫及第四对芯片垫之间。
9.如权利要求1所述的集成电路芯片，还包括：
第二芯片垫排列，位于该主动面上并沿着该主动面的该侧缘与该第一芯片垫排列并排，其中该第二芯片垫排列的芯片垫布局与该第一芯片垫排列的芯片垫布局彼此对称。
10.如权利要求9所述的集成电路芯片，其中该第二芯片垫排列的芯片垫布局与该第一芯片垫排列的芯片垫布局有镜像关系。
11.一种封装基板，适用于以倒装接合方式安装集成电路芯片，具有芯片区及位于该芯片区的第一基板垫排列，该第一基板垫排列包括：
第一对基板垫；
第二对基板垫；
第三对基板垫；以及
第四对基板垫，其中
该第一对基板垫及该第二对基板垫沿着该芯片区的一侧缘依序排成第一排，
该第三对基板垫及该第四对基板垫沿着该芯片区的该侧缘依序排成第二排，
该第一对基板垫位于该芯片区的该侧缘与该第三对基板垫之间，
该第二对基板垫位于该芯片区的该侧缘与该第四对基板垫之间，
该第一对基板垫是第一传送差动对基板垫及第一接收差动对基板垫其中的一个，
该第四对基板垫是该第一传送差动对基板垫及该第一接收差动对基板垫其中的另一个，
该第二对基板垫是第二传送差动对基板垫及第二接收差动对基板垫其中的一个，
该第三对基板垫是该第二传送差动对基板垫及该第二接收差动对基板垫其中的另一个。
12.如权利要求11所述的封装基板，其中该第一对基板垫及该第四对基板垫在平行于该第一排的一直线上或垂直于该第一排的另一直线上的投影彼此不重叠。
13.如权利要求11所述的封装基板，其中该第三对基板垫及该第二对基板垫在平行于该第一排的一直线上或垂直于该第一排的另一直线上的投影彼此不重叠。
14.如权利要求11所述的封装基板，其中该第一对基板垫及该第三对基板垫在平行于该第一排的一直线上的投影彼此部分重叠或完全重叠，且该第四对基板垫及该第二对基板垫在该直线上的投影彼此部分重叠或完全重叠。
15.如权利要求11所述的封装基板，其中该第一对基板垫及该第二对基板垫在垂直于该第一排的一直线上的投影彼此部分重叠或完全重叠，且该第三对基板垫及该第四对基板垫在该直线上的投影彼此部分重叠或完全重叠。
16.如权利要求11所述的封装基板，其中该第一基板垫排列还包括：
接地基板垫，位于该第一对基板垫、该第二对基板垫、该第三对基板垫及该第四对基板垫之间。
17.如权利要求11所述的封装基板，其中该第一基板垫排列还包括：
第一接地基板垫，位于该第一对基板垫、该第二对基板垫、该第三对基板垫及该第四对基板垫之间；
第二接地基板垫，位于该第一对基板垫及该第三对基板垫较远离该第一接地基板垫的一侧；以及
第三接地基板垫，位于该第二对基板垫及该第四对基板垫较远离该第一接地基板垫的一侧。
18.如权利要求11所述的封装基板，其中该第一基板垫排列还包括：
第一接地基板垫，位于该第一对基板垫、该第二对基板垫、该第三对基板垫及该第四对基板垫之间；
第二接地基板垫，位于该第一对基板垫及第三对基板垫之间；以及
第三接地基板垫，位于该第二对基板垫及第四对基板垫之间。
19.如权利要求11所述的封装基板，还包括：
第二基板垫排列，位于该芯片区上并沿着该芯片区的该侧缘与该第一基板垫排列并排，其中该第二基板垫排列的基板垫布局与该第一基板垫排列的基板垫布局彼此对称。
20.如权利要求19所述的封装基板，其中该第二基板垫排列的基板垫布局与该第一基板垫排列的基板垫布局有镜像关系。
21.如权利要求11所述的封装基板，还包括：
多个图案化导电层，包括第一图案化导电层、第二图案化导电层及第三图案化导电层，其中该第一基板垫排列构成自该第一图案化导电层；
多个介电层，与该些图案化导电层交替叠合；
多个导电通孔，穿过该些介电层，以连接该些图案化导电层；
第一差动对走线，构成自该第一图案化导电层并分别连接该第一对基板垫或/及该第二对基板垫；以及
第二差动对走线，构成自该第二图案化导电层并经由该些图案化导电层及该些导电通孔分别电连接该第三对基板垫或/及该第四对基板垫。
22.如权利要求21所述的封装基板，还包括：
接地平面，构成自该第三图案化导电层并位于该第一差动对走线与该第二差动对走线之间。
23.如权利要求22所述的封装基板，其中该第一基板垫排列还包括：
接地基板垫，位于该第一对基板垫、该第二对基板垫、该第三对基板垫及该第四对基板垫之间，且该接地基板垫电连接该接地平面。
24.一种电子总成，包括：
封装基板，具有芯片区及位于该芯片区的第一基板垫排列，该第一基板垫排列包括：
第一对基板垫；
第二对基板垫；
第三对基板垫；以及
第四对基板垫，其中
该第一对基板垫及该第二对基板垫沿着该芯片区的一侧缘依序排成第一排，
该第三对基板垫及该第四对基板垫沿着该芯片区的该侧缘依序排成第二排，
该第一对基板垫位于该芯片区的该侧缘与该第三对基板垫之间，
该第二对基板垫位于该芯片区的该侧缘与该第四对基板垫之间，
该第一对基板垫是第一传送差动对基板垫及第一接收差动对基板垫其中的一个，
该第四对基板垫是该第一传送差动对基板垫及该第一接收差动对基板垫其中的另一个，
该第二对基板垫是第二传送差动对基板垫及第二接收差动对基板垫其中的一个，
该第三对基板垫是该第二传送差动对基板垫及该第二接收差动对基板垫其中的另一个；以及
集成电路芯片，以倒装接合方式安装在该封装基板的该芯片区。
25.如权利要求24所述的电子总成，其中该集成电路芯片具有主动面及位于该主动面的第一芯片垫排列，该第一芯片垫排列包括：
第一对芯片垫；
第二对芯片垫；
第三对芯片垫；以及
第四对芯片垫，其中
该第一对芯片垫及该第二对芯片垫沿着该主动面的一侧缘依序排成一第一排，
该第三对芯片垫及该第四对芯片垫沿着该主动面的该侧缘依序排成一第二排，
该第一对芯片垫位于该主动面的该侧缘与该第三对芯片垫之间，
该第二对芯片垫位于该主动面的该侧缘与该第四对芯片垫之间，
该第一对芯片垫是第一传送差动对芯片垫及第一接收差动对芯片垫其中的一个，该第四对芯片垫是该第一传送差动对芯片垫及该第一接收差动对芯片垫其中的另一个，
该第二对芯片垫是第二传送差动对芯片垫及第二接收差动对芯片垫其中的一个，该第三对芯片垫是该第二传送差动对芯片垫及该第二接收差动对芯片垫其中的另一个。
26.如权利要求25所述的电子总成，其中该第一对芯片垫与该第一对基板垫电连接，该第二对芯片垫与该第二对基板垫电连接，该第三对芯片垫与该第三对基板垫电连接，且该第四对芯片垫与该第二对基板垫电连接。
27.如权利要求25所述的电子总成，其中
该第一基板垫排列还包括：
接地基板垫，位于该第一对基板垫、该第二对基板垫、该第三对基板垫及该第四对基板垫之间，
该第一芯片垫排列还包括：
接地芯片垫，位于该第一对芯片垫、该第二对芯片垫、该第三对芯片垫及该第四对芯片垫之间。
28.如权利要求27所述的电子总成，其中该接地芯片垫与该接地基板垫电连接。
CN202010332593.7A 2019-10-01 2020-04-24 集成电路芯片、封装基板及电子总成 Active CN111508901B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962908622P 2019-10-01 2019-10-01
US62/908,622 2019-10-01
TW109107185A TWI773971B (zh) 2019-10-01 2020-03-05 積體電路晶片、封裝基板及電子總成
TW109107185 2020-03-05

Publications (2)

Publication Number Publication Date
CN111508901A CN111508901A (zh) 2020-08-07
CN111508901B true CN111508901B (zh) 2022-01-25

Family

ID=71876815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010332593.7A Active CN111508901B (zh) 2019-10-01 2020-04-24 集成电路芯片、封装基板及电子总成

Country Status (2)

Country Link
US (1) US11735502B2 (zh)
CN (1) CN111508901B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210709A (zh) * 2014-12-30 2017-09-26 天工方案公司 在射频设备中的集成cmos 发送/接收开关

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038553B2 (en) 2002-10-03 2006-05-02 International Business Machines Corporation Scalable computer system having surface-mounted capacitive couplers for intercommunication
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
US8901747B2 (en) * 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
EP2711843B1 (en) * 2012-09-21 2016-04-06 Nxp B.V. DisplayPort over USB mechanical interface
JP6114577B2 (ja) * 2013-03-06 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置
JP6088893B2 (ja) * 2013-04-09 2017-03-01 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板
JP6034279B2 (ja) 2013-11-29 2016-11-30 京セラ株式会社 配線基板
JP6853774B2 (ja) * 2017-12-21 2021-03-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2019114675A (ja) * 2017-12-25 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2019205122A (ja) * 2018-05-25 2019-11-28 ルネサスエレクトロニクス株式会社 半導体装置
TWI830739B (zh) * 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
US10635611B1 (en) * 2019-01-22 2020-04-28 Intel Corporation Device, system and method for determining an orientation of a connection to an IO interface
KR20200136580A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 반도체 패키지
TWI773971B (zh) 2019-10-01 2022-08-11 威鋒電子股份有限公司 積體電路晶片、封裝基板及電子總成

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210709A (zh) * 2014-12-30 2017-09-26 天工方案公司 在射频设备中的集成cmos 发送/接收开关

Also Published As

Publication number Publication date
US20210098343A1 (en) 2021-04-01
CN111508901A (zh) 2020-08-07
US11735502B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US10103054B2 (en) Coupled vias for channel cross-talk reduction
US20220318172A1 (en) Stacked Semiconductor Device Assembly in Computer System
US10716207B2 (en) Printed circuit board and integrated circuit package
US8368217B2 (en) Integrated circuit package with segregated Tx and Rx data channels
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
US8237289B2 (en) System in package device
US9105635B2 (en) Stubby pads for channel cross-talk reduction
US20140048947A1 (en) System package
CN101360394A (zh) 印刷电路板结构以及电子设备
CN206961822U (zh) 芯片的封装结构及印刷电路板
TWI773971B (zh) 積體電路晶片、封裝基板及電子總成
CN111508901B (zh) 集成电路芯片、封装基板及电子总成
US8853553B2 (en) Ball grid array (BGA) and printed circuit board (PCB) via pattern to reduce differential mode crosstalk between transmit and receive differential signal pairs
CN115101497B (zh) 一种集成电路封装体、印制电路板、板卡和电子设备
US8890332B2 (en) Semiconductor chip layout with staggered Tx and Tx data lines
US20200185313A1 (en) Integrated circuit package element and load board thereof
US11869845B2 (en) Semiconductor package device and semiconductor wiring substrate thereof
US20090032922A1 (en) Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus
US11901300B2 (en) Universal interposer for a semiconductor package
TWI842074B (zh) 線路板、接點排列、及電子總成
WO2023019824A1 (zh) 一种基板及其封装结构
WO2024109053A1 (zh) 三维堆叠结构和电子设备
US20230090795A1 (en) Semiconductor device and memory system
US20240072463A1 (en) Circuit board, contact arrangment, and electronic assembly
WO1999024896A1 (fr) Processeur d'informations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant