TWM599029U - 積體電路晶片、封裝基板及電子總成 - Google Patents

積體電路晶片、封裝基板及電子總成 Download PDF

Info

Publication number
TWM599029U
TWM599029U TW109202423U TW109202423U TWM599029U TW M599029 U TWM599029 U TW M599029U TW 109202423 U TW109202423 U TW 109202423U TW 109202423 U TW109202423 U TW 109202423U TW M599029 U TWM599029 U TW M599029U
Authority
TW
Taiwan
Prior art keywords
pair
pads
substrate
chip
pad
Prior art date
Application number
TW109202423U
Other languages
English (en)
Inventor
李勝源
Original Assignee
威鋒電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威鋒電子股份有限公司 filed Critical 威鋒電子股份有限公司
Publication of TWM599029U publication Critical patent/TWM599029U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種積體電路晶片具有一主動面及位於該主動面的一晶片墊排列。晶片墊排列包括四對晶片墊，其沿著主動面的側緣排成兩排。這四對晶片墊其中的兩對晶片墊分別是一第一傳送差動對晶片墊及一第一接收差動對晶片墊，這兩對晶片墊的位置彼此不相鄰、也不同排。這四對晶片墊的另外兩對晶片墊分別是一第二傳送差動對晶片墊及一第二接收差動對晶片墊，這另外兩對晶片墊的位置彼此不相鄰、也不同排。此外，在此也提出一種對應前述積體電路晶片的封裝基板及一種包括前述封裝基板和積體電路晶片的電子總成。

Description

積體電路晶片、封裝基板及電子總成
本新型是有關於一種接墊排列，且特別是有關於一種具用所述接墊排列的積體電路晶片及封裝基板，以及具有所述積體電路晶片及封裝基板的電子總成。
USB介面在運算和行動設備互連中是普及使用的。隨著運算和行動設備朝向更小、更薄和更輕的方向發展，USB Type-C在介面連接系統中得到了發展。此外，USB Type-C可同時滿足可用性和耐用性要求。它可以支持現有的USB2.0、USB3.1和USB電力傳輸規範以及具有多通道和可翻轉功能。這裡的可翻轉是指，使用者在進行USB Type-C介面插拔時，不需考慮方向性，更具有便利性。由於具有可翻轉的功能，因此USB TYPE-C Serdes（serializer/deserializer，串行/解串器）中需有兩對TX和RX訊號，例如USB3.1Gen1（5Gbps）和Gen2（10Gbps）規範下有兩對TX和RX訊號，但只有一對TX和RX是連接到傳輸訊號。雖然配對的設備可能只有一對TX和RX，須通過一對主機端TX和RX連接到主機IC（host integrated circuit）才能進行訊號傳輸，但在相關的主機端（host-side）/下行埠（down port）IC（integrated circuit）的設計中還是必須包括具有兩對TX和RX的引腳排列。
本新型創作提供一種積體電路晶片，用於降低差動在傳輸訊號時所產生的串音。
本新型創作提供一種封裝基板，用於降低差動在傳輸訊號時所產生的串音。
本新型創作提供一種電子總成，用於降低差動在傳輸訊號時所產生的串音。
本新型創作的一實施例的積體電路晶片具有一主動面及位於主動面的一第一晶片墊排列。第一晶片墊排列包括一第一對晶片墊、一第二對晶片墊、一第三對晶片墊、一第四對晶片墊。第一對晶片墊及第二對晶片墊沿著主動面的一側緣依序排成一第一排。第三對晶片墊及第四對晶片墊沿著主動面的側緣依序排成一第二排。第一對晶片墊位於主動面的側緣與第三晶片墊之間。第二對晶片墊位於主動面的側緣與第四晶片墊之間。第一對晶片墊是一第一傳送差動對晶片墊及一第一接收差動對晶片墊其中的一個，第四對晶片墊是第一傳送差動對晶片墊及第一接收差動對晶片墊其中的另一個。第二對晶片墊是一第二傳送差動對晶片墊及一第二接收差動對晶片墊其中的一個，第三對晶片墊是第二傳送差動對晶片墊及第二接收差動對晶片墊其中的另一個。
本新型創作的一實施例的封裝基板，適用於以覆晶接合方式安裝一積體電路晶片，具有一晶片區及位於晶片區的一第一基板墊排列。第一基板墊排列包括一第一對基板墊、一第二對基板墊、一第三對基板墊及一第四對基板墊。第一對基板墊及第二對基板墊沿著晶片區的一側緣依序排成一第一排。第三對基板墊及第四對基板墊沿著晶片區的側緣依序排成一第二排。第一對基板墊位於晶片區的側緣與第三對基板墊之間。第二對基板墊位於晶片區的側緣與第四對基板墊之間。第一對基板墊是一第一傳送差動對基板墊及一第一接收差動對基板墊其中的一個，第四對基板墊是第一傳送差動對基板墊及第一接收差動對基板墊其中的另一個。第二對基板墊是一第二傳送差動對基板墊及一第二接收差動對基板墊其中的一個，第三對基板墊是第二傳送差動對基板墊及第二接收差動對基板墊其中的另一個。
本新型創作的一實施例的電子總成包括一封裝基板及一積體電路晶片。封裝基板具有一晶片區及位於晶片區的一第一基板墊排列。第一基板墊排列包括一第一對基板墊、一第二對基板墊、一第三對基板墊及一第四對基板墊。第一對基板墊及第二對基板墊沿著晶片區的一側緣依序排成一第一排。第三對基板墊及第四對基板墊沿著晶片區的側緣依序排成一第二排。第一對基板墊位於晶片區的側緣與第三對基板墊之間。第二對基板墊位於晶片區的側緣與第四對基板墊之間。第一對基板墊是一第一傳送差動對基板墊及一第一接收差動對基板墊其中的一個，第四對基板墊是第一傳送差動對基板墊及第一接收差動對基板墊其中的另一個。第二對基板墊是一第二傳送差動對基板墊及一第二接收差動對基板墊其中的一個，第三對基板墊是第二傳送差動對基板墊及第二接收差動對基板墊其中的另一個。積體電路晶片以覆晶接合方式安裝在封裝基板的晶片區。
基於上述，在本新型創作的上述實施例中，就積體電路晶片而言，透過將兩組的傳送及接收（TX和RX）差動對晶片墊排成兩排，並且同一組的傳送及接收差動對晶片墊配置在不相鄰、不同排位置，以降低同一組傳送及接收差動對晶片墊之間的串音。就封裝基板而言，通過將兩組的傳送及接收（TX和RX）差動對基板墊排成兩排，並且同一組的傳送及接收差動對基板墊配置在不相鄰、不同排位置，以降低同一組傳送及接收差動對基板墊之間的串音。
覆晶（Flip-Chip, FC）封裝（package）是一種積體電路（Intergraded Circuit, IC）封裝，其使用凸塊（bump）（例如焊料或銅柱凸塊）代替接合導線來實現IC晶片與封裝基板的連接。覆晶封裝可以消除細接合導線引起的高寄生電感，並可以顯著提高封裝的性能，尤其是對於10 Gbps以上的Serdes訊號而言。覆晶封裝可以使USB 3.1 Gen 2（10 Gbps資料速率）甚至即將推出的USB 4（20 Gbps資料速率）的設計受益。覆晶凸塊的排列可以呈直列或交錯陣列的形式，其視需求而定。
對於USB TYPE-C埠（port），基於可以翻轉的需求，需要至少8個傳送/接收差動訊號，包括：第一傳送差動對訊號TX1 +/-、第一接收差動對訊號RX1 +/-、第二傳送差動對訊號TX2 +/-和第二接收差動對訊號RX2 +/-，並且上述的差動對訊號為一全雙功傳輸模式，亦即訊號的傳送或接收可以同時進行。在晶片設計中，傳送/接收差動對訊號對應的接墊（pad）通常放置在接墊陣列的較外側的同一排，因此將這些訊號在封裝上的扇出（fan-out）（即從晶片區202內向外佈線）不需改至封裝基板200的其他金屬層來佈線。然而，USB Type-C的IC元件，例如USB集線器（hub），通常具有多個Type-C埠，因此將所有連接TX/RX差動對訊號的接墊都放置在接墊陣列的較外側的同一排，將使晶片的尺寸太大並大幅增加成本。
由於USB Type-C支援可翻轉功能，因此每次電連接時，只會有TX1 / RX1的第一傳送/接收差動對訊號（differential pair）或TX2 / RX2的第二傳送/接收差動對進行訊號傳輸。也就是說，當TX1+/-及RX1+/-的第一傳送/接收差動對訊號導通時，TX2+/-及RX2+/-的第二傳送/接收差動對未導通或保持原本狀態，反之亦然。因此，考慮到以上的因素，本新型創作提出了USB Type-C埠中的TX/RX差動對訊號使用多排的接墊陣列。進一步來說，電性上連接TX/RX差動對訊號的接墊會被配置在不相鄰、不同排位置，彼此錯開，以防止彼此靠近，影響訊號品質。以下將詳細說明。
圖1顯示了本新型創作的實施例的電子總成50。在本實施例中，電子總成50包括積體電路晶片100及封裝基板200，而積體電路晶片100以覆晶接合方式安裝在封裝基板200上。具體而言，積體電路晶片100具有一主動面102（active surface）及位在主動面102上的多個晶片墊104，而封裝基板200具有一晶片區202及位在晶片區202上的多個基板墊204。積體電路晶片100通過覆晶接合方式（例如通過多個導電凸塊52）安裝在封裝基板200的晶片區202，使得積體電路晶片100的這些晶片墊104分別電連接至封裝基板200的這些基板墊204。此外，電子總成50還可包括多個導電媒介（例如多個銲料球54），以安裝至下一層級的元件，例如主機板等。
圖2A至圖2D顯示了針對USB Type-C埠的差動對訊號的晶片墊排列。圖2A至圖2D是從積體電路晶片100的背面來看，即由上而下的俯視圖，故這些晶片墊104以虛線表示，而這些晶片墊104是配置在積體電路晶片100的主動面102上。
請參考圖1及圖2A，積體電路晶片100包括一第一晶片墊排列110，其由這些晶片墊104的某些所組成，在本實施例中，例如是支援USB Type-C埠的8個晶片墊104。第一晶片墊排列110包括一第一對晶片墊111、一第二對晶片墊112、一第三對晶片墊113及一第四對晶片墊114。第一對晶片墊111及第二對晶片墊112沿著主動面102的一側緣依序排成一第一排R1。第三對晶片墊113及第四對晶片墊114沿著主動面102的側緣依序排成一第二排R2。第一對晶片墊111位於主動面102的側緣與第三晶片墊104之間。第二對晶片墊112位於主動面102的側緣與第四晶片墊104之間。此外，相較於上述第二排R2，第一排R1是較遠離積體電路晶片100的中間區域，即較靠近積體電路晶片100的外側。此外，在本實施例中，是用”排”來表示四對晶片墊的位置關係，但非用以限定本新型創作，在其他實施例中，也可以用”列” 來表示四對晶片墊的位置關係。
另外，第一對晶片墊111包括是一第一傳送差動對晶片墊111a（TX1+）及另一第一傳送差動對晶片墊111b（TX1-）。第二對晶片墊112包括一第二接收差動對晶片墊112a（RX2+）及另一第二接收差動對晶片墊112b（RX2-）。所以，第一排R1由圖左至右，依序是多個差動對晶片墊112a（RX2+）、112b（RX2-）、111a（TX1+）、111b（TX1-）。第四對晶片墊114包括一第一接收差動對晶片墊114a（RX1+）及另一第一接收差動對晶片墊114b（RX1-）。第三對晶片墊113包括一第二傳送差動對晶片墊113a（TX2+）及另一第二傳送差動對晶片墊113b（TX2-）。所以，第二排R2由圖左至右依序是多個差動對晶片墊114a（RX1+）、114b（RX1-）、113a（TX2+）、113b（TX2-）。需說明的是，上述多個差動對晶片墊的由左至右的順序只是一種描述方式，但是不限於此種描述方式。此外，同一對的差動晶片墊111~1142的晶片墊104，彼此位置可以互換，例如:圖2A的第一傳送差動對晶片墊111a（TX1+）及第一傳送差動對晶片墊111b（TX1-），在本實施例中，僅是其中一種描述方式，非用以限定本新型創作。
因為USB TYPE-C埠具有可以翻轉的特性，所以每一個埠至少需配置2組的傳送/接收差動對訊號，但當電連接時，只會有1組傳送/接收差動對訊號導通。依照上述的實施例，第一傳送差動對晶片墊111a和111b（TX1+、TX1-）及第一接收差動對晶片墊114a和114b（RX1+、RX1-）彼此配置在不相鄰、不同排，而是在大約對角線位置，以確保不必要的耦合。同樣地，第二傳送差動對晶片墊113a和113b（TX2+、TX2-）及第二接收差動對晶片墊112a和112b（RX2+、RX2-）彼此配置在不相鄰、不同排，而是在大約對角線位置，以確保不必要的耦合。更進一步來說，以相互垂直的XY座標來看，第一對晶片墊111及第四對晶片墊114在X軸或Y軸上的投影彼此不重疊，意即第一對晶片墊111及第四對晶片墊114在平行於第一排R1的一直線上或垂直於第一排R1的另一直線上的投影彼此不重疊。第三對晶片墊113及第二對晶片墊112在X軸或Y軸上的投影彼此不重疊，意即第三對晶片墊113及該第二對晶片墊112在平行於第一排R1的一直線上或垂直於第一排R1的另一直線上的投影彼此不重疊。第一對晶片墊111及第三對晶片墊113在X軸上的投影彼此部份重疊或完全重疊；第四對晶片墊114及第二對晶片墊112在X軸上的投影彼此部份重疊或完全重疊，意即第一對晶片墊111及第三對晶片墊113在平行於第一排R1的一直線上的投影彼此部份重疊或完全重疊，且第四對晶片墊114及第二對晶片墊112在前述直線上的投影彼此部份重疊或完全重疊。第一對晶片墊111及第二對晶片墊112在Y軸上的投影彼此部份重疊或完全重疊。第三對晶片墊113及第四對晶片墊114在Y軸上的投影彼此部份重疊或完全重疊，意即第一對晶片墊111及第二對晶片墊112在垂直於第一排R1的一直線上的投影彼此部份重疊或完全重疊，且第三對晶片墊113及第四對晶片墊114在前述直線上的投影彼此部份重疊或完全重疊。此外，上述的差動對晶片墊111~114是相容於USB 4或以下的規格。
請參考圖2B，與圖2A的實施例比較，在本實施例中，原本圖2A的第一對晶片墊111與第四對晶片墊114的位置互換，而原本圖2A的第二對晶片墊112與第三對晶片墊113的位置互換。也就是說，第三對晶片墊113（第二傳送差動對晶片墊113a（TX2+）及113b（TX2-））及第四對晶片墊114（第一接收差動對晶片墊114a（RX1+）及114b（RX1-））沿著主動面102的側緣依序排成第一排R1。第二對晶片墊112（第二接收差動對晶片墊112a（RX2+）及112b（RX2-））及第一對晶片墊111（第一傳送差動對晶片墊111a（TX1+）及111b（TX1-））沿著主動面102的側緣依序排成第二排R2。相較於上述第二排R2，第一排R1是較遠離積體電路晶片100中間區域，即較靠近積體電路晶片100的外側。類似於圖2A，同一組的傳送差動對晶片墊和接收差動對晶片墊設置於不相鄰、不同排，大約對角線位置。由於同一組的傳送/接收差動對晶片墊在X軸或Y軸上的投影彼此不重疊，不同組的傳送/接收差動對晶片墊在X軸或Y軸上的投影彼此部份重疊和完全重疊，所以同樣也可以避免不必要的耦合。
請參考圖2C，與圖2A的實施例比較，在本實施例中，僅原本圖2A的第二對晶片墊112與第三對晶片墊113的位置互換。也就是說，第三對晶片墊113（第二傳送差動對晶片墊113a（TX2+）及113b（TX2-））及第一對晶片墊111（第一傳送差動對晶片墊111a（TX1+）及111b（TX1-））沿著主動面102的一側緣依序排成第一排R1。第四對晶片墊114（第一接收差動對晶片墊114a（RX1+）及114b（RX1-））及第二對晶片墊112（第二接收差動對晶片墊112a（RX2+）及112b（RX2-））沿著主動面102的側緣依序排成第二排R2。相較於上述第二排R2，第一排R1是較遠離積體電路晶片100中間區域，即較靠近積體電路晶片100的外側。類似於圖2A，同一組的傳送差動對晶片墊和接收差動對晶片墊設置於不同排、不相鄰，大約對角線位置。由於同一組的傳送/接收差動對晶片墊在X軸或Y軸上的投影彼此不重疊，不同組的傳送/接收差動對晶片墊在X軸或Y軸上的投影彼此部份重疊和完全重疊，所以同樣也可以避免不必要的耦合。
請參考圖2D，與圖2A的實施例比較，在本實施例中，在本實施例中，僅原本圖2A的第一對晶片墊111與第四對晶片墊114的位置互換。也就是說，第二對晶片墊112（第二接收差動對晶片墊112a（RX2+）及112b（RX2-））及第四對晶片墊114（第一接收差動對晶片墊114a（RX1+）及114b（RX1-））沿著主動面102的側緣依序排成第一排R1。第一對晶片墊111（第一傳送差動對晶片墊111a（TX1+）及111b（TX1-））及第三對晶片墊113（第二傳送差動對晶片墊113a（TX2+）及113b（TX2-））沿著主動面102的側緣依序排成第二排R2。相較於上述第二排R2，第一排R1是較遠離積體電路晶片100中間區域，即較靠近積體電路晶片100的外側。類似於圖2A，同一組的傳送差動對晶片墊和接收差動對晶片墊設置於不同排、不相鄰，大約對角線位置。由於同一組的傳送/接收差動對晶片墊在X軸或Y軸上的投影彼此不重疊，不同組的傳送/接收差動對晶片墊在X軸或Y軸上的投影彼此部份重疊和完全重疊，所以同樣也可以避免不必要的耦合。
圖3A至圖3C顯示了以圖2A的晶片墊排列為基礎，額外帶有接地（GND / VSS）晶片墊的實施例，以在同一組的傳送差動對晶片墊與接收差動對晶片墊之間實現更多的隔離。同樣地，這些圖3A至圖3C是從積體電路晶片100的背面來看，即由上而下的俯視圖，故這些晶片墊104以虛線表示，而這些晶片墊104是配置在積體電路晶片100的主動面。
在圖3A中，在晶片墊排列的中心插入了一個接地晶片墊。換句話說，第一晶片墊排列110包括一第一接地晶片墊115，其位在第一對晶片墊111、第二對晶片墊112、第三對晶片墊113及第四對晶片墊114之間。詳細來說，當電性導通時，接地晶片墊115隔離了第一傳送差動對晶片墊111a及111b（TX1+及TX1-），與第一接收差動對晶片墊114a及114b（RX1+及RX1-）。換言之，接地晶片墊115配置在第一傳送差動對晶片墊111a與第一接收差動對晶片墊114b之間，其中對同一組傳送/接收差動對晶片墊（第一對晶片墊111與第四對晶片墊114）而言，第一傳送差動對晶片墊111a與第一接收差動對晶片墊114a為相距最短的距離。同樣地，在另一實施例中，當電性導通時，接地晶片墊115隔離了第二傳送差動對晶片墊113a及113b（TX2+及TX2-），與第二接收差動對晶片墊112a及112b（RX2+及RX2-）。換言之，接地晶片墊115配置在第二傳送差動對晶片墊113a與第二接收差動對晶片墊112b之間，其中對同一組傳送/接收差動對晶片墊（第三對晶片墊113與第二對晶片墊112）而言，第二傳送差動對晶片墊113a與第二接收差動對晶片墊112b為相距最短的距離。相較於圖2A，此接地晶片墊115的配置，可以進一步避免同一組的傳送/接收差動對晶片墊的訊號耦合的問題。
相較於圖3A，圖3B額外增加了2個第二接地晶片墊116、第三接地晶片墊117，即本實施例有3個接地晶片墊。在本實施例中，額外增加的第二接地晶片墊116與第三接地晶片墊117分別配置在第一晶片墊排列110的右側和左側。換句話說，以X方向、由左至右來看，接墊依序是第三接地晶片墊117、第二/第四對晶片墊112/114、第一接地晶片墊115、第一/第三對晶片墊111/113、第二接地晶片墊116。以Y方向、由下至上來看，接墊依序是第一/第二對晶片墊111/112、第一/二/三接地晶片墊115/116/117、第三/第四對晶片墊113/114。也就是說，第二接地晶片墊116位於第一對晶片墊111及第三對晶片墊113較遠離第一接地晶片墊115的一側。第三接地晶片墊117位於第二對晶片墊112及第四對晶片墊114較遠離第一接地晶片墊115的一側。如此的晶片墊配置，同樣可以進一步避免同一組的傳送/接收差動對晶片墊的訊號耦合的問題。
相較於圖3A，圖3C額外增加了2個第二接地晶片墊116、第三接地晶片墊117，即本實施例有3個接地晶片墊。在本實施例中，額外增加的第二接地晶片墊116與第三接地晶片墊117分別配置在第一對晶片墊111和第三對晶片墊113之間、及第二對晶片墊112和第四對晶片墊114之間。換句話說，以X方向、由左至右來看，接墊依序是第二接收差動對晶片墊112a（RX2+）/第一接收差動對晶片墊114a（RX1+）、第三接地晶片墊117、第二接收差動對晶片墊112b（RX2-）/第一接收差動對晶片墊114b（RX1-）、第一接地晶片墊115、第一傳送差動對晶片墊111a（TX1+）/第二傳送差動對晶片墊113a（TX2+）、第二接地晶片墊116、第一傳動差動對晶片墊111b（TX1-）/第二傳送差動對晶片墊113b（TX2-）。以Y方向、由下至上來看，接墊依序是第一/第二對晶片墊111/112、第一/二/三接地晶片墊115/116/117、第三/第四對晶片墊113/114。也就是說，第二接地晶片墊116位於第一對晶片墊111及第三對晶片墊113之間。第三接地晶片墊117位於第二對晶片墊112及第四對晶片墊114之間。如此的晶片墊配置，同樣可以進一步避免同一組的傳送/接收差動對晶片墊的訊號耦合的問題。
圖4顯示了另一實施例，由晶背來看，由上而下的俯視圖。積體電路晶片100還包括一第二晶片墊排列120。第二晶片墊排列120位於主動面102上並沿著主動面102的側緣與第一晶片墊排列110並排。第二晶片墊排列120的晶片墊104佈局與第一晶片墊排列110的晶片墊104佈局彼此對稱。也就是說，以對稱線Z為基準，第一晶片墊排列110與第二晶片墊排列120有鏡像關係。在此實施例中，是以2個Type-C埠為例，並非用以限制本新型創作的應用。此外，第一晶片墊排列110與第二晶片墊排列120分別支援單一的Type-C埠，並且是相容於USB 4或以下的規格。
在上述多個實施例中，第一傳送差動對晶片墊111a和111b（TX1+及TX1-）、第一接收差動對晶片墊114a和114b（RX1+及RX1-）、第二傳送差動對晶片墊113a和113b（TX2+及TX2-）及第二接收差動對晶片墊112a和112b（RX2+及RX2-）可以作為USB集線器的下行埠（down port）。
圖5A至圖5D顯示了針對USB Type-C埠的差動對訊號的基板墊排列。
請參考圖1及圖5A，封裝基板200包括一第一基板墊排列210，其由這些基板墊204的某些所組成，在本實施例中，例如是支援USB Type-C埠的8個基板墊204。第一基板墊排列210包括一第一對基板墊211、一第二對基板墊212、一第三對基板墊213及一第四對基板墊214。第一對基板墊211及第二對基板墊212沿著晶片區202的一側緣依序排成一第一排R1。第三對基板墊213及第四對基板墊214沿著晶片區202的側緣依序排成一第二排R2。第一對基板墊211位於晶片區202的側緣與第三基板墊204之間。第二對基板墊212位於晶片區202的側緣與第四基板墊204之間。此外，相較於上述第二排R2，第一排R1是較遠離封裝基板200的中間區域，即較靠近封裝基板200的外側。此外，在本實施例中，是用”排”來表示四對基板墊的位置關係，但非用以限定本新型創作，在其他實施例中，也可以用”列” 來表示四對基板墊的位置關係。更進一步來說，若以圖1的電子總成50、由上而下的俯視圖來看，第一對晶片墊111會與第一對基板墊211電性連接、第二對晶片墊112會與第二對基板墊212電性連接、第三對晶片墊113會與第三對基板墊213電性連接、第四對晶片墊114會與第二對基板墊214電性連接。上述的電性連接可以透過圖1的導電凸塊52來完成。
另外，第一對基板墊211包括是一第一傳送差動對基板墊211a（TX1+）及另一第一傳送差動對基板墊211b（TX1-）。第二對基板墊212包括一第二接收差動對基板墊212a（RX2+）及另一第二接收差動對基板墊212b（RX2-）。所以，第一排R1由圖左至右，依序是多個差動對基板墊212a（RX2+）、212b（RX2-）、211a（TX1+）、211b（TX1-）。第四對基板墊214包括一第一接收差動對基板墊214a（RX1+）及另一第一接收差動對基板墊214b（RX1-）。第三對基板墊213包括一第二傳送差動對基板墊213a（TX2+）及另一第二傳送差動對基板墊213b（TX2-）。所以，第二排R2由圖左至右依序是多個差動對基板墊214a（RX1+）、214b（RX1-）、213a（TX2+）、213b（TX2-）。需說明的是，上述多個差動對基板墊的由左至右的順序只是一種描述方式，但是不限於此種描述方式。此外，同一對的差動基板墊211~214的基板墊214，彼此位置可以互換，例如:圖5A的第一傳送差動對基板墊211a（TX1+）及第一傳送差動對基板墊211b（TX1-），在本實施例中，僅是其中一種描述方式，非用以限定本新型創作。
因為USB TYPE-C埠具有可以翻轉的特性，所以每一個埠至少需配置2組的傳送/接收差動對訊號，但當電連接時，只會有1組傳送/接收差動對訊號導通。依照上述的實施例，第一傳送差動對基板墊211a和211b（TX1+、TX1-）及第一接收差動對基板墊214a和214b（RX1+、RX1-）彼此不相鄰、不同排，而是大約在對角線位置，以確保不必要的耦合。同樣地，第二傳送差動對基板墊213a和213b（TX2+、TX2-）及第二接收差動對基板墊212a和212b（RX2+、RX2-）彼此不相鄰、不同排，而是大約在對角線位置，以確保不必要的耦合。更進一步來說，以相互垂直的XY座標來看，第一對基板墊211及第四對基板墊214在X軸或Y軸上的投影彼此不重疊，意即第一對基板墊211及第四對基板墊214在平行於第一排R1的一直線上或垂直於第一排R1的另一直線上的投影彼此不重疊。第三對基板墊213及第二基板片墊212在X軸或Y軸上的投影彼此不重疊，意即第三對基板墊213及該第二對基板墊212在平行於第一排R1的一直線上或垂直於第一排R1的另一直線上的投影彼此不重疊。第一對基板墊211及第三對基板墊213在X軸上的投影彼此部份重疊或完全重疊；第四對基板墊214及第二對基板墊212在X軸上的投影彼此部份重疊或完全重疊，意即第一對基板墊211及第三對基板墊213在平行於第一排R1的一直線上的投影彼此部份重疊或完全重疊，且第四對基板墊214及第二對基板墊212在前述直線上的投影彼此部份重疊或完全重疊。第一對基板墊211及第二對基板墊212在Y軸上的投影彼此部份重疊或完全重疊。第三對基板墊213及第四對基板墊214在Y軸上的投影彼此部份重疊或完全重疊，意即第一對基板墊211及第二對基板墊212在垂直於第一排R1的一直線上的投影彼此部份重疊或完全重疊，且第三對基板墊213及第四對基板墊214在前述直線上的投影彼此部份重疊或完全重疊。此外，上述的差動對基板墊211~214是相容於USB 4或以下的規格。
請參考圖5B，與圖5A的實施例比較，在本實施例中，原本圖5A的第一對基板墊211與第四對基板墊214的位置互換，而原本圖5A的第二對基板墊212與第三對基板墊213的位置互換。也就是說，第三對基板墊213（第二傳送差動對基板墊213a（TX2+）及213b（TX2-））及第四對基板墊214（第一接收差動對基板墊214a（RX1+）及214b（RX1-））沿著晶片區202的側緣依序排成第一排R1。第二對基板墊212（第二接收差動對基板墊214a（RX2+）及214b（RX2-））及第一對基板墊211（第一傳送差動對基板墊211a（TX1+）及211b（TX1-））沿著晶片區202的側緣依序排成第二排R2。相較於上述第二排R2，第一排R1是較遠離封裝基板200中間區域，即較靠近封裝基板200的外側。類似於圖5A，同一組的傳送差動對基板墊和接收差動對基板墊設置於不相鄰、不同排，大約對角線位置。由於同一組的傳送/接收差動對基板墊在X軸或Y軸上的投影彼此不重疊，不同組的傳送/接收差動對基板墊在X軸或Y軸上的投影彼此部份重疊和完全重疊，所以同樣也可以避免不必要的耦合。
請參考圖5C，與圖5A的實施例比較，在本實施例中，僅原本圖5A的第二對基板墊212與第三對基板墊213的位置互換。也就是說，第三對基板墊213（第二傳送差動對基板墊213a（TX2+）及213b（TX2-））及第一對基板墊211（第一傳送差動對基板墊211a（TX1+）及211b（TX1-））沿著晶片區202的一側緣依序排成第一排R1。第四對基板墊214（第一接收差動對基板墊214a（RX1+）及214b（RX1-））及第二對基板墊212（第二接收差動對基板墊212a（RX2+）及212b（RX2-））沿著晶片區202的側緣依序排成第二排R2。相較於上述第二排R2，第一排R1是較遠離封裝基板200中間區域，即較靠近封裝基板200的外側。類似於圖5A，同一組的傳送差動對基板墊和接收差動對基板墊設置於不相鄰、不同排，大約對角線位置。由於同一組的傳送/接收差動對基板墊在X軸或Y軸上的投影彼此不重疊，不同組的傳送/接收差動對基板墊在X軸或Y軸上的投影彼此部份重疊和完全重疊，所以同樣也可以避免不必要的耦合。
請參考圖5D，與圖5A的實施例比較，在本實施例中，在本實施例中，僅原本圖5A的第一對基板墊211與第四對基板墊214的位置互換。也就是說，第二對基板墊212（第二接收差動對基板墊212a（RX2+）及212b（RX2-））及第四對基板墊214（第一接收差動對基板墊214a（RX1+）及214b（RX1-））沿著晶片區202的側緣依序排成第一排R1。第一對基板墊211（第一傳送差動對基板墊211a（TX1+）及211b（TX1-））及第三對基板墊213（第二傳送差動對基板墊213a（TX2+）及213b（TX2-））沿著晶片區202的側緣依序排成第二排R2。相較於上述第二排R2，第一排R1是較遠離封裝基板200中間區域，即較靠近封裝基板200的外側。類似於圖5A，同一組的傳送差動對基板墊和接收差動對基板墊設置於不相鄰、不同排，大約對角線位置。由於同一組的傳送/接收差動對基板墊在X軸或Y軸上的投影彼此不重疊，不同組的傳送/接收差動對基板墊在X軸或Y軸上的投影彼此部份重疊和完全重疊，所以同樣也可以避免不必要的耦合。
圖6A至圖6C顯示了以圖5A的基板墊排列為基礎，額外帶有接地（GND / VSS）基板墊的實施例，以在同一組的傳送差動對基板墊與接收差動對基板墊之間實現更多的隔離。同樣地，這些圖6A至圖6C是從封裝基板200的背面來看，即由上而下的俯視圖，故這些基板墊204以虛線表示，而這些基板墊204是配置在封裝基板200的晶片區202。在一些實施例中，圖3A至圖3C的接地晶片墊可以透過導電凸塊，與對應的圖6A至圖6C的接地基板墊電性連接。
在圖6A中，在基板墊排列的中心插入了一個接地基板墊。換句話說，第一基板墊排列210包括一第一接地基板墊215，其位在第一對基板墊211、第二對基板墊212、第三對基板墊213及第四對基板墊214之間。詳細來說，當電性導通時，接地基板墊215隔離了第一傳送差動對基板墊211a及211b（TX1+及TX1-），與第一接收差動對基板墊214a及214b（RX1+及RX1-）。換言之，接地基板墊215配置在第一傳送差動對基板墊211a與第一接收差動對基板墊214b之間，其中對同一組傳送/接收差動對基板墊（第一對基板墊211與第四對基板墊214）而言，第一傳送差動對基板墊211a與第一接收差動對基板墊214b為相距最短的距離。同樣地，在另一實施例中，當電性導通時，接地基板墊215隔離了第二傳送差動對基板墊213a及213b（TX2+及TX2-），與第二接收差動對基板墊212a及212b（RX2+及RX2-）。換言之，接地基板墊215配置在第二傳送差動對基板墊213a與第二接收差動對基板墊212b之間，其中對同一組傳送/接收差動對基板墊（第三對基板墊213與第二對基板墊212）而言，第二傳送差動對基板墊213a與第二接收差動對基板墊212b為相距最短的距離。相較於圖5A，此接地基板墊215的配置，可以進一步避免同一組的傳送/接收差動對晶片墊的訊號耦合的問題。
相較於圖6A，圖6B額外增加了2個第二接地基板墊216、第三接地基板墊217，即本實施例有3個接地基板墊。在本實施例中，額外增加的第二接地基板墊216與第三接地基板墊217分別配置在第一基板墊排列210的右側和左側。換句話說，以X方向、由左至右來看，接墊依序是第三接地基板墊217、第二/第四對基板墊212/214、第一接地基板墊215、第一/第三對基板墊211/213、第二接地基板墊216。以Y方向、由下至上來看，接墊依序是第一/第二對基板墊211/212、第一/二/三接地基板墊215/216/217、第三/第四對基板墊213/214。也就是說，第二接地基板墊216位於第一對基板墊211及第三對基板墊213較遠離第一接地基板墊215的一側。第三接地基板墊217位於第二對基板墊212及第四對基板墊214較遠離第一接地基板墊215的一側。如此的基板墊配置，同樣可以進一步避免同一組的傳送/接收差動對晶片墊的訊號耦合的問題。
相較於圖6A，圖6C額外增加了2個第二接地基板墊216、第三接地基板墊217，即本實施例有3個接地基板墊。在本實施例中，額外增加的第二接地基板墊216與第三接地基板墊217分別配置在第一對基板墊211和第三對基板墊213之間、及第二對基板墊212和第四對基板墊214之間。換句話說，以X方向、由左至右來看，接墊依序是第二接收差動對基板墊212a（RX2+）/第一接收差動對基板墊214a（RX1+）、第三接地基板墊217、第二接收差動對基板墊212b（RX2-）/第一接收差動對基板墊214b（RX1-）、第一接地基板墊215、第一傳送差動對基板墊211a（TX1+）/第二傳送差動對基板墊213a（TX2+）、第二接地基板墊216、第一傳動差動對基板墊211b（TX1-）/第二傳送差動對基板墊213b（TX2-）。以Y方向、由下至上來看，接墊依序是第一/第二對基板墊211/212、第一/二/三接地基板墊215/216/217、第三/第四對基板墊213/214。也就是說，第二接地基板墊216位於第一對基板墊211及第三對基板墊213之間。第三接地基板墊217位於第二對基板墊212及第四對基板墊214之間。如此的基板墊配置，同樣可以進一步避免同一組的傳送/接收差動對晶片墊的訊號耦合的問題。
圖7顯示了另一實施例，由晶背來看，由上而下的俯視圖。封裝基板200還包括一第二基板墊排列220。第二基板墊排列220位於晶片區202上並沿著晶片區202的側緣與第一基板墊排列210並排。第二基板墊排列220的基板墊204佈局與第一基板墊排列210的基板墊204佈局彼此對稱。也就是說，以對稱線Z為基準，第一基板墊排列210與第二基板墊排列220有鏡像關係。在此實施例中，是以2個Type-C埠為例，並非用以限制本新型創作的應用。此外，第一基板墊排列210與第二基板墊排列220分別支援單一的Type-C埠，並且是相容於USB 4或以下的規格。
在上述多個實施例中，第一傳送差動對基板墊211a和211b（TX1+及TX1-）、第一接收差動對基板墊214a和214b（RX1+及RX1-）、第二傳送差動對基板墊213a和213b（TX2+及TX2-）及第二接收差動對基板墊212a和212b（RX2+及RX2-）可以作為USB集線器的下行埠（down port）。
圖7顯示了另一實施例，封裝基板200還包括一第二基板墊排列220。第二基板墊排列220位於晶片區202上並沿著晶片區202的側緣與第一基板墊排列210並排。第二基板墊排列220的基板墊204佈局與第一基板墊排列210的基板墊204佈局彼此對稱。也就是說，以對稱線Z為基準，第一基板墊排列210與第二基板墊排列220有鏡像關係。在此實施例中，是以2個Type-C埠為例，並非用以限制本新型創作的應用。此外，第一基板墊排列210與第二基板墊排列220分別支援單一的Type-C埠，並且是相容於USB 4或以下的規格。
請參考圖5A及圖8，在本實施例中，封裝基板200可包括多個圖案化導電層231（patterned conductive layer）、多個介電層232（dielectric layer）及多個導電通孔233（conductive via）。這些圖案化導電層231包括一第一圖案化導電層231a、一第二圖案化導電層231b及一或多個第三圖案化導電層231c，其中第一基板墊排列210構成自第一圖案化導電層231a。這些介電層232與這些圖案化導電層231a~c交替疊合。這些導電通孔233穿過這些介電層232，以連接這些圖案化導電層231a~c。
此外，封裝基板200可更包括一第一差動對走線241、一第二差動對走線242及一個或多個接地平面243。第一差動對走線241構成自第一圖案化導電層231a並分別連接較靠近晶片區202的側緣的第一排R1的第一對基板墊211或/及第二對基板墊212。第二差動對走線242構成自第二圖案化導電層231b並經由這些圖案化導電層231c及這些導電通孔233電連接較遠離晶片區202的側緣的第二排R2的第三對基板墊213或/及第四對基板墊214。一個或多個接地平面243構成自第三圖案化導電層231c並位於第一差動對走線241與第二差動對走線242之間。因此，同一組的差動對基板墊204（例如：在R1排的第一傳送差動對基板墊211a、211b和在R2排的第一接收差動對基板墊214a、214b）可以通過導電通孔233在封裝基板200的兩個不同的圖案化導電層231a、231b上佈線，且接地平面243更位於第一差動對走線241與第二差動對走線242之間，因而降低同一組傳送及接收（TX和RX）差動對之間的串音（crosstalk）。此外，圖6A~圖6C實施例中的接地基板墊亦可電性連接這些接地平面243。
綜上所述，在本新型創作的上述實施例中，就積體電路晶片而言，通過將兩組的傳送及接收（TX和RX）差動對晶片墊沿著主動面的側緣排成兩排，並且將同一組的傳送及接收差動對晶片墊放置在不同排位置，以降低同一組傳送及接收差動對晶片墊之間的串音。此外，通過將兩組的傳送及接收（TX和RX）差動對晶片墊排成兩排，其可縮小積體電路晶片的尺寸，因而降低成本。
就封裝基板而言，通過將兩組的傳送及接收（TX和RX）差動對基板墊沿著晶片區的側緣排成兩排，並且將同一組的傳送及接收差動對基板墊放置在不同排位置，以降低同一組傳送及接收差動對基板墊之間的串音。
50:電子總成 52:導電凸塊 54:導電球 100:積體電路晶片 102:主動面 104:晶片墊 110:第一晶片墊排列 111:第一對晶片墊 111a、111b:第一傳送差動對晶片墊 112:第二對晶片墊 112a、112b:第二接收差動對晶片墊 113:第三對晶片墊 113a、113b:第二傳送差動對晶片墊 114:第四對晶片墊 114a、114b:第一接收差動對晶片墊 115:第一接地晶片墊 116:第二接地晶片墊 117:第三接地晶片墊 120:第二晶片墊排列 200:封裝基板 202:晶片區 204:基板墊 210:第一基板墊排列 211:第一對基板墊 211a、211b:第一傳送差動對基板墊 212:第二對基板墊 212a、212b:第二接收差動對基板墊 213:第三對基板墊 213a、213b:第二傳送差動對基板墊 214:第四對基板墊 214a、214b:第一接收差動對基板墊 215:第一接地基板墊 216:第二接地基板墊 217:第二接地基板墊 220:第二基板墊排列 231:圖案化導電層 231a:第一圖案化導電層 231b:第二圖案化導電層 231c:第三圖案化導電層 232:介電層 233:導電通孔 241:第一差動對走線 242:第二差動對走線 243:接地平面 R1:第一排 R2:第二排
圖1是本新型創作的一實施例的一種電子總成的側視示意圖。 圖2A是圖1的積體電路晶片的局部俯視示意圖。 圖2B是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖2C是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖2D是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖3A是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖3B是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖3C是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖4是本新型創作的另一實施例的積體電路晶片的局部俯視示意圖。 圖5A是圖1的封裝基板的局部俯視示意圖。 圖5B是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖5C是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖5D是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖6A是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖6B是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖6C是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖7是本新型創作的另一實施例的封裝基板的局部俯視示意圖。 圖8是圖1的電子總成的局部放大剖面示意圖。
100:積體電路晶片
102:主動面
104:晶片墊
110:第一晶片墊排列
111:第一對晶片墊
111a、111b:第一傳送差動對晶片墊
112:第二對晶片墊
112a、112b:第二接收差動對晶片墊
113:第三對晶片墊
113a、113b:第二傳送差動對晶片墊
114:第四對晶片墊
114a、114b:第一接收差動對晶片墊
R1:第一排
R2:第二排

Claims (26)

  1. 一種積體電路晶片，具有一主動面及位於該主動面的一第一晶片墊排列，該第一晶片墊排列包括： 一第一對晶片墊； 一第二對晶片墊； 一第三對晶片墊；以及 一第四對晶片墊，其中 該第一對晶片墊及該第二對晶片墊沿著該主動面的一側緣依序排成一第一排， 該第三對晶片墊及該第四對晶片墊沿著該主動面的該側緣依序排成一第二排， 該第一對晶片墊位於該主動面的該側緣與該第三晶片墊之間， 該第二對晶片墊位於該主動面的該側緣與該第四晶片墊之間， 該第一對晶片墊是一第一傳送差動對晶片墊及一第一接收差動對晶片墊其中的一個，該第四對晶片墊是該第一傳送差動對晶片墊及該第一接收差動對晶片墊其中的另一個， 該第二對晶片墊是一第二傳送差動對晶片墊及一第二接收差動對晶片墊其中的一個，該第三對晶片墊是該第二傳送差動對晶片墊及該第二接收差動對晶片墊其中的另一個。
  2. 如請求項1所述的積體電路晶片，其中該第一對晶片墊及該第四對晶片墊在平行於該第一排的一直線上或垂直於該第一排的另一直線上的投影彼此不重疊。
  3. 如請求項1所述的積體電路晶片，其中該第三對晶片墊及該第二對晶片墊在平行於該第一排的一直線上或垂直於該第一排的另一直線上的投影彼此不重疊。
  4. 如請求項1所述的積體電路晶片，其中該第一對晶片墊及該第三對晶片墊在平行於該第一排的一直線上的投影彼此部份重疊或完全重疊，且該第四對晶片墊及該第二對晶片墊在該直線上的投影彼此部份重疊或完全重疊。
  5. 如請求項1所述的積體電路晶片，其中該第一對晶片墊及該第二對晶片墊在垂直於該第一排的一直線上的投影彼此部份重疊或完全重疊，且該第三對晶片墊及該第四對晶片墊在該直線上的投影彼此部份重疊或完全重疊。
  6. 如請求項1所述的積體電路晶片，其中該第一晶片墊排列更包括： 一接地晶片墊，位於該第一對晶片墊、該第二對晶片墊、該第三對晶片墊及該第四對晶片墊之間。
  7. 如請求項1所述的積體電路晶片，其中該第一晶片墊排列更包括： 一第一接地晶片墊，位於該第一對晶片墊、該第二對晶片墊、該第三對晶片墊及該第四對晶片墊之間； 一第二接地晶片墊，位於該第一對晶片墊及該第三對晶片墊較遠離該第一接地晶片墊的一側；以及 一第三接地晶片墊，位於該第二對晶片墊及該第四對晶片墊較遠離該第一接地晶片墊的一側。
  8. 如請求項1所述的積體電路晶片，其中該第一晶片墊排列更包括： 一第一接地晶片墊，位於該第一對晶片墊、該第二對晶片墊、該第三對晶片墊及該第四對晶片墊之間； 一第二接地晶片墊，位於該第一對晶片墊及第三對晶片墊之間；以及 一第三接地晶片墊，位於該第二對晶片墊及第四對晶片墊之間。
  9. 如請求項1所述的積體電路晶片，更包括： 一第二晶片墊排列，位於該主動面上並沿著該主動面的該側緣與該第一晶片墊排列並排，其中該第二晶片墊排列的晶片墊佈局與該第一晶片墊排列的晶片墊佈局彼此對稱。
  10. 如請求項9所述的積體電路晶片，其中該第二晶片墊排列的晶片墊佈局與該第一晶片墊排列的晶片墊佈局有鏡像關係。
  11. 一種封裝基板，適用於以覆晶接合方式安裝一積體電路晶片，具有一晶片區及位於該晶片區的一第一基板墊排列，該第一基板墊排列包括： 一第一對基板墊； 一第二對基板墊； 一第三對基板墊；以及 一第四對基板墊，其中 該第一對基板墊及該第二對基板墊沿著該晶片區的一側緣依序排成一第一排， 該第三對基板墊及該第四對基板墊沿著該晶片區的該側緣依序排成一第二排， 該第一對基板墊位於該晶片區的該側緣與該第三對基板墊之間， 該第二對基板墊位於該晶片區的該側緣與該第四對基板墊之間， 該第一對基板墊是一第一傳送差動對基板墊及一第一接收差動對基板墊其中的一個， 該第四對基板墊是該第一傳送差動對基板墊及該第一接收差動對基板墊其中的另一個， 該第二對基板墊是一第二傳送差動對基板墊及一第二接收差動對基板墊其中的一個， 該第三對基板墊是該第二傳送差動對基板墊及該第二接收差動對基板墊其中的另一個。
  12. 如請求項11所述的封裝基板，其中該第一對基板墊及該第四對基板墊在平行於該第一排的一直線上或垂直於該第一排的另一直線上的投影彼此不重疊。
  13. 如請求項11所述的封裝基板，其中該第三對基板墊及該第二對基板墊在平行於該第一排的一直線上或垂直於該第一排的另一直線上的投影彼此不重疊。
  14. 如請求項11所述的封裝基板，其中該第一對基板墊及該第三對基板墊在平行於該第一排的一直線上的投影彼此部份重疊或完全重疊，且該第四對基板墊及該第二對基板墊在該直線上的投影彼此部份重疊或完全重疊。
  15. 如請求項11所述的封裝基板，其中該第一對基板墊及該第二對基板墊在垂直於該第一排的一直線上的投影彼此部份重疊或完全重疊，且該第三對基板墊及該第四對基板墊在該直線上的投影彼此部份重疊或完全重疊。
  16. 如請求項11所述的封裝基板，其中該第一基板墊排列更包括： 一接地基板墊，位於該第一對基板墊、該第二對基板墊、該第三對基板墊及該第四對基板墊之間。
  17. 如請求項11所述的封裝基板，其中該第一基板墊排列更包括： 一第一接地基板墊，位於該第一對基板墊、該第二對基板墊、該第三對基板墊及該第四對基板墊之間； 一第二接地基板墊，位於該第一對基板墊及該第三對基板墊較遠離該第一接地基板墊的一側；以及 一第三接地基板墊，位於該第二對基板墊及該第四對基板墊較遠離該第一接地基板墊的一側。
  18. 如請求項11所述的封裝基板，其中該第一基板墊排列更包括： 一第一接地基板墊，位於該第一對基板墊、該第二對基板墊、該第三對基板墊及該第四對基板墊之間； 一第二接地基板墊，位於該第一對基板墊及第三對基板墊之間；以及 一第三接地基板墊，位於該第二對基板墊及第四對基板墊之間。
  19. 如請求項11所述的封裝基板，更包括： 一第二基板墊排列，位於該晶片區上並沿著該晶片區的該側緣與該第一基板墊排列並排，其中該第二基板墊排列的基板墊佈局與該第一基板墊排列的基板墊佈局彼此對稱。
  20. 如請求項19所述的封裝基板，其中該第二基板墊排列的基板墊佈局與該第一基板墊排列的基板墊佈局有鏡像關係。
  21. 如請求項11所述的封裝基板，更包括： 多個圖案化導電層，包括一第一圖案化導電層、一第二圖案化導電層及一第三圖案化導電層，其中該第一基板墊排列構成自該第一圖案化導電層； 多個介電層，與該些圖案化導電層交替疊合； 多個導電通孔，穿過該些介電層，以連接該些圖案化導電層； 一第一差動對走線，構成自該第一圖案化導電層並分別連接該第一對基板墊或/及該第二對基板墊；以及 一第二差動對走線，構成自該第二圖案化導電層並經由該些圖案化導電層及該些導電通孔分別電連接該第三對基板墊或/及該第四對基板墊。
  22. 如請求項21所述的封裝基板，更包括： 一接地平面，構成自該第三圖案化導電層並位於該第一差動對走線與該第二差動對走線之間。
  23. 如請求項22所述的封裝基板，其中該第一基板墊排列更包括： 一接地基板墊，位於該第一對基板墊、該第二對基板墊、該第三對基板墊及該第四對基板墊之間，且該接地基板墊電性連接該接地平面。
  24. 一種電子總成，包括： 一封裝基板，具有一晶片區及位於該晶片區的一第一基板墊排列，該第一基板墊排列包括： 一第一對基板墊； 一第二對基板墊； 一第三對基板墊；以及 一第四對基板墊，其中 該第一對基板墊及該第二對基板墊沿著該晶片區的一側緣依序排成一第一排， 該第三對基板墊及該第四對基板墊沿著該晶片區的該側緣依序排成一第二排， 該第一對基板墊位於該晶片區的該側緣與該第三對基板墊之間， 該第二對基板墊位於該晶片區的該側緣與該第四對基板墊之間， 該第一對基板墊是一第一傳送差動對基板墊及一第一接收差動對基板墊其中的一個， 該第四對基板墊是該第一傳送差動對基板墊及該第一接收差動對基板墊其中的另一個， 該第二對基板墊是一第二傳送差動對基板墊及一第二接收差動對基板墊其中的一個， 該第三對基板墊是該第二傳送差動對基板墊及該第二接收差動對基板墊其中的另一個；以及 一積體電路晶片，以覆晶接合方式安裝在該封裝基板的該晶片區。
  25. 如請求項24所述的電子總成，其中該積體電路晶片具有一主動面及位於該主動面的一第一晶片墊排列，該第一晶片墊排列包括： 一第一對晶片墊； 一第二對晶片墊； 一第三對晶片墊；以及 一第四對晶片墊，其中 該第一對晶片墊及該第二對晶片墊沿著該主動面的一側緣依序排成一第一排， 該第三對晶片墊及該第四對晶片墊沿著該主動面的該側緣依序排成一第二排， 該第一對晶片墊位於該主動面的該側緣與該第三晶片墊之間， 該第二對晶片墊位於該主動面的該側緣與該第四晶片墊之間， 其中該第一對晶片墊與該第一對基板墊電性連接，該第二對晶片墊與該第二對基板墊電性連接，該第三對晶片墊與該第三對基板墊電性連接，且該第四對晶片墊與該第四對基板墊電性連接。
  26. 如請求項25所述的電子總成，其中 該第一基板墊排列更包括： 一接地基板墊，位於該第一對基板墊、該第二對基板墊、該第三對基板墊及該第四對基板墊之間， 該第一晶片墊排列更包括： 一接地晶片墊，位於該第一對晶片墊、該第二對晶片墊、該第三對晶片墊及該第四對晶片墊之間， 其中該接地晶片墊與該接地基板墊電性連接。
TW109202423U 2019-10-01 2020-03-05 積體電路晶片、封裝基板及電子總成 TWM599029U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962908622P 2019-10-01 2019-10-01
US62/908,622 2019-10-01

Publications (1)

Publication Number Publication Date
TWM599029U true TWM599029U (zh) 2020-07-21

Family

ID=72601708

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109202423U TWM599029U (zh) 2019-10-01 2020-03-05 積體電路晶片、封裝基板及電子總成
TW109107185A TWI773971B (zh) 2019-10-01 2020-03-05 積體電路晶片、封裝基板及電子總成

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109107185A TWI773971B (zh) 2019-10-01 2020-03-05 積體電路晶片、封裝基板及電子總成

Country Status (1)

Country Link
TW (2) TWM599029U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773971B (zh) * 2019-10-01 2022-08-11 威鋒電子股份有限公司 積體電路晶片、封裝基板及電子總成
US11735502B2 (en) 2019-10-01 2023-08-22 Via Labs, Inc. Integrated circuit chip, package substrate and electronic assembly

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038553B2 (en) * 2002-10-03 2006-05-02 International Business Machines Corporation Scalable computer system having surface-mounted capacitive couplers for intercommunication
US8920194B2 (en) * 2011-07-01 2014-12-30 Fci Americas Technology Inc. Connection footprint for electrical connector with printed wiring board
JP6034279B2 (ja) * 2013-11-29 2016-11-30 京セラ株式会社 配線基板
TWM599029U (zh) * 2019-10-01 2020-07-21 威鋒電子股份有限公司 積體電路晶片、封裝基板及電子總成

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773971B (zh) * 2019-10-01 2022-08-11 威鋒電子股份有限公司 積體電路晶片、封裝基板及電子總成
US11735502B2 (en) 2019-10-01 2023-08-22 Via Labs, Inc. Integrated circuit chip, package substrate and electronic assembly

Also Published As

Publication number Publication date
TW202115835A (zh) 2021-04-16
TWI773971B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
CN104051425B (zh) 用于减少通道串扰的耦合通孔
US10719465B2 (en) Stacked semiconductor device assembly in computer system
US10716207B2 (en) Printed circuit board and integrated circuit package
US8368217B2 (en) Integrated circuit package with segregated Tx and Rx data channels
US9105635B2 (en) Stubby pads for channel cross-talk reduction
TWI773971B (zh) 積體電路晶片、封裝基板及電子總成
CN101360394A (zh) 印刷电路板结构以及电子设备
US20120068339A1 (en) VLSI Package for High Performance Integrated Circuit
TW202005013A (zh) 電子封裝
CN111508901B (zh) 集成电路芯片、封装基板及电子总成
US7038319B2 (en) Apparatus and method to reduce signal cross-talk
US8890332B2 (en) Semiconductor chip layout with staggered Tx and Tx data lines
WO2023019824A1 (zh) 一种基板及其封装结构
US7176575B2 (en) Input/output routing on an electronic device
US11869845B2 (en) Semiconductor package device and semiconductor wiring substrate thereof
WO2023230865A1 (zh) 基板及其制备方法、芯片封装结构、电子设备
TWI842074B (zh) 線路板、接點排列、及電子總成
US11901300B2 (en) Universal interposer for a semiconductor package
WO2024109053A1 (zh) 三维堆叠结构和电子设备
US20240072463A1 (en) Circuit board, contact arrangment, and electronic assembly
CN221178002U (zh) 电路板和电子设备
TWI785561B (zh) 路由積體電路元件
TWI793874B (zh) 接點排列及電子總成
CN118414694A (zh) 基板及其制备方法、芯片封装结构、电子设备
KR20210103307A (ko) 점대칭 구조의 칩 패드를 구비하는 반도체 칩을 포함하는 반도체 패키지