JP2007116174A - 低インダクタンスの埋込みコンデンサ層接続の設計 - Google Patents
低インダクタンスの埋込みコンデンサ層接続の設計 Download PDFInfo
- Publication number
- JP2007116174A JP2007116174A JP2006286329A JP2006286329A JP2007116174A JP 2007116174 A JP2007116174 A JP 2007116174A JP 2006286329 A JP2006286329 A JP 2006286329A JP 2006286329 A JP2006286329 A JP 2006286329A JP 2007116174 A JP2007116174 A JP 2007116174A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- shape
- vias
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 126
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 22
- 239000011888 foil Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 2
- 230000006872 improvement Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 230000004044 response Effects 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】低インダクタンスの埋込みコンデンサ層接続の設計を提供すること。
【解決手段】本発明は、電力送達およびその他の用途に埋込みコンデンサを使用することを可能にしながら、低インダクタンスの経路を提供し、それによって必要なキャパシタンスを低減させるように設計されたビア接続および電極を有するコンデンサを開示する。本発明の一実施形態では、上部コンデンサ電極および下部コンデンサ電極を有し、上部電極は下部電極よりも小さく、コンデンサのすべての側において、アレイの、上部および下部コンデンサ電極のすべての側に配置される多数のビアを有するコンデンサであって、上部電極および上部電極に接続するビアは内部導体として働き、下部電極および下部電極に接続するビアは外部導体として働くコンデンサを開示する。
【選択図】図7
【解決手段】本発明は、電力送達およびその他の用途に埋込みコンデンサを使用することを可能にしながら、低インダクタンスの経路を提供し、それによって必要なキャパシタンスを低減させるように設計されたビア接続および電極を有するコンデンサを開示する。本発明の一実施形態では、上部コンデンサ電極および下部コンデンサ電極を有し、上部電極は下部電極よりも小さく、コンデンサのすべての側において、アレイの、上部および下部コンデンサ電極のすべての側に配置される多数のビアを有するコンデンサであって、上部電極および上部電極に接続するビアは内部導体として働き、下部電極および下部電極に接続するビアは外部導体として働くコンデンサを開示する。
【選択図】図7
Description
本発明は、電子集積回路(IC)パッケージにおける低インダクタンスの埋込みコンデンサの設計に関する。このコンデンサは、ディスクリート(discrete)および非ディスクリートの埋込みコンデンサまたはコンデンサ層に対する給電、クリーンな電力送達、および入出力接続のために埋込みコンデンサを使用することを可能にしながら、低インダクタンスの経路を提供し、それによって必要なキャパシタンスを低減するように設計された、ビア接続および電極を有する。
集積回路(IC)を含めた半導体デバイスが、より高い周波数、より高いデータ転送速度、およびより低い電圧で動作するにつれて、電力線および接地(リターン)線中のノイズを制限し、より高速な回路スイッチングに対応するのに十分な電流を供給する能力が、ますます重要となる。低ノイズの安定した電力をICに供給するために、従来の回路におけるインピーダンスを、平行に相互接続された追加の表面実装技術(SMT)コンデンサを使用することによって低減することができる。動作周波数が高くなる(ICスイッチング速度が高くなる)ということは、ICに対する電圧応答時間を短くする必要があることを意味する。動作電圧が低くなると、許容される電圧変化(リップル)およびノイズを低減する必要がある。例えば、マイクロプロセッサICが、スイッチが入り動作を開始するとき、スイッチング回路をサポートするための電力を必要とする。電圧供給の応答時間が遅すぎる場合、マイクロプロセッサは、許容リップル電圧およびノイズマージンを超える電圧の降下または電力のドループが生じることになり、ICは誤動作する。さらに、ICの電力が増大するにつれて、遅い応答時間により、電力のオーバシュートが生じる。ICに十分近いコンデンサを使用することにより、それらのコンデンサが適切な応答時間内の電力を提供し、あるいは電力を適切な応答時間内に収めるように、電力のドループおよびオーバシュートを許容限度内に制限する必要がある。
インピーダンスの低減、および電力のドループまたはオーバシュートの抑制用のSMTコンデンサは一般に、基板または半導体パッケージの面上で、回路性能を高めるために、できるだけICに近づけて配置される。従来の設計では、プリント配線基板(PWB)または半導体パッケージ上に表面実装されたコンデンサを、ICの周りに集める。大きな値のコンデンサを電源の近くに、中程度の値のコンデンサをICと電源の間の場所に、小さな値のコンデンサをICの非常に近くに配置する。電源系統のインピーダンスを低減するために、平行に相互接続された多数のSMTコンデンサがしばしば必要とされ、その結果、複雑な電気的経路設定が必要になる。これにより、回路のループインダクタンスが増大し、インピーダンスも増大し、その結果、電流の流れが抑制され、それによって表面実装コンデンサの有益な効果が減少する。周波数が高くなり、動作電圧が降下し続けるにつれて、より大きい電力を、より高速に供給する必要があり、その結果、ますます低いインダクタンスおよびインピーダンスレベルが必要とされる。
インピーダンスを最小限に抑えるために、相当な努力が費やされてきた。例えば、Howardらの特許文献1では、インピーダンスおよび「ノイズ」を最小限に抑える一手法を提供している。Howardらは、容量性プリント回路基板を提供しており、その積層基板の多数の層内には、コンデンサ積層板(平面コンデンサ)が含まれ、集積回路など多数のデバイスが、その基板上に実装されまたは形成され、かつそのコンデンサ積層板(または多数のコンデンサ積層板)と動作するように結合されて、間接または共有キャパシタンスを利用する容量機能が提供される。しかし、そのような手法では、必ずしも電圧応答が改善されない。電圧応答を改善するには、コンデンサをICに近づけて配置する必要がある。しかし、単にコンデンサ積層板をICに近づけて配置しただけでは、十分ではないことがある。利用可能な合計キャパシタンスが不十分となり得るからである。
Chakravortyの特許文献2では、スイッチングノイズを低減するための、コンデンサの埋込みに代わる手法を提供している。その手法では、集積回路ダイの電力供給端子を、多層セラミック基板内の少なくとも1つの埋込みコンデンサのそれぞれの端子に結合することができる。
米国特許仮出願第60/637813号明細書、第60/637813号明細書、および第60/637817号明細書(それぞれ整理番号EL−0574、EL−0583、およびEL−0584)では、埋込みディスクリートセラミックコンデンサおよび平面コンデンサからなる、IC用の電力供給コアを提供している。米国特許仮出願第60/692119号明細書(整理番号EL−0593)では、ディスクリート埋込みセラミックコンデンサの設計およびその作製方法を提供している。それにより、スクリーン印刷された銅電極がスクリーン印刷された誘電体を完全にカプセル化し、その結果、力学的信頼性が改善され、以前の設計に比べてコンデンサ領域がより大きくなる。
本発明では、ICへの相互接続のための、前述のコンデンサタイプを使用する新規な低インダクタンスコンデンサおよび相互接続設計を提供し、それによって、必要なキャパシタンスを低減させ、埋込みコンデンサからICへの高速な給電およびクリーンな電力供給を可能にする。
埋込みコンデンサのインダクタンスの最も主要な発生源は、コンデンサがシステムに接続するビアまたは電線または接続経路に関連している。多数のビアのない、典型的な埋込みコンデンサは、数百ピコヘンリーからナノヘンリーのインダクタンスを有する。用途によっては、インダクタンスが大きすぎて、パッケージのインピーダンスプロファイルにおける第1の共振周波数が、低い周波数範囲(100Mhz未満)になることを強いられる可能性がある。埋込みコンデンサ用の電流接続の設計では一般に、単一ビアの対が電極に別々に接続する。これらのビアは、電極上の任意の位置に配置することができる。これらのビアの長さは通常、ブラインドマイクロビアでの数十マイクロメータから、スルーホールビアタイプでの数百マイクロメータまでである。状況によっては、ビアによって生じるインダクタンスは、コンデンサによって生じるインダクタンスよりも大きくなり得る。したがって、ビアは、埋込みコンデンサの周波数応答の制限における主要コンポーネントとなる。したがって、ビアのインダクタンスの低減が、コンデンサの性能を高めるのに決定的に重要である。
接続インダクタンスを低減させるために、ビアを互いに近づける必要がある。理論的には、ビアが近づくほど、インダクタンスが小さくなる。しかし、コンデンサの設計およびプロセスの制限により、ビアの踊り場(landing)間にすき間が存在する必要があるので、ビアをしたがって、ある距離だけ離す必要がある。これらの要因により一般に、インダクタンスは100ピコヘンリー未満に下がるが、さらにインピーダンスを低減させることが望ましい。
以下に述べる本発明の実施形態では、電子ICパッケージ内の合計インダクタンスを低減させるための改良型コンデンサ、およびそれらを作製する方法を提供する。
本発明の一実施形態では、上部コンデンサ電極および下部コンデンサ電極を備え、上部コンデンサ電極は下部コンデンサ電極よりも小さく、コンデンサのすべての側において、アレイの、上部および下部コンデンサ電極のすべての側に配置される多数のビアを有するコンデンサであって、上部コンデンサ電極および上部コンデンサ電極に接続するビアは内部導体として働き、下部コンデンサ電極および下部コンデンサ電極に接続するビアは外部導体として働くコンデンサを開示する。そのように構成することで、この構造は、キャパシタンスのある同軸状ケーブルとして働く。前述のコンデンサの一実施形態では、上部および下部コンデンサ電極のすべての側に配置されるビアの数は、可能な最大値である。この可能な最大値は、設計、製造プロセス、および設備構成を含めた様々な因子に基づいて変わり得る。一実施形態については、図6のコンデンサタイプCを参照されたい。
本発明はさらに、コンポーネント側および金属はく側を有する金属はくが提供される、ビア接続を有するコンデンサを作製する方法であって、金属はく上に誘電体を形成するステップと、誘電体の全体を覆って、かつ金属はくの一部を覆って第1の電極を形成するステップと、少なくとも1つのプリプレグ材料に金属はくのコンポーネント側を積層するステップと、金属はくをエッチングして第2の電極を形成するステップとを含み、第1の電極、誘電体、および第2の電極は、コンデンサを形成し、金属はくをエッチングした後、このデバイスは、少なくとも1つの追加のプリプレグ材料に積層され、1つまたは複数のビアが、コンデンサに接続するプリプレグ材料に形成され、この改良は、銅電極間の絶縁トレンチに関して額縁形状を有することを含む前記ビアの構成にあり、トレンチを、外部電極ビアのアレイが内部電極ビアのアレイを取り囲むことを可能にするような形状にする方法も含む。前述の方法では、前記誘電体は、厚膜誘電、薄膜誘電、およびその組合せを含む群から選択されてよい。
本発明のいくつかの実施形態では、前述の方法を使用し、その場合、額縁形状を有する絶縁トレンチは、正方形形状、円形形状、長円形形状、長方形形状、および多角形形状からなる群から選択された形状である。一実施形態では、トレンチの幅は、エッチングプロセスの能力内で可能な限り狭い。他の実施形態では、上記の方法を使用し、その場合、ビアのサイズは、1から500ミクロンの範囲である。
他の実施形態は、前述の方法によって形成されるコンデンサである。別の実施形態は、第1の電極および第2の電極をもつ埋込みコンデンサであって、前記第1および第2の電極は共面電極であり、前記第1および第2の電極はトレンチによって分離され、第1の電極は第2の電極を完全に取り囲み、同軸状構造を形成する埋込みコンデンサである。他の実施形態は、前述の埋込みコンデンサを含むデバイスである。
本発明は、埋込みコンデンサへの接続インダクタンスを低減させるために、マイクロビアおよび電極設計方法を使用する埋込みコンデンサを設計するための設計構成に関する。その構造は、キャパシタンス負荷で終端される、インダクタンス分布方法を使用する同軸ケーブル構造に似ている。同軸ケーブル伝送線では、1本の導体が内側での中心となり、第2の導体として働く外部金属エンクロージャから絶縁されている。同軸ケーブルは理論的に、伝送線の中で最も低い分布インダクタンスを提供することができる。
図1に、こうしたコンデンサおよびビア接続を使用する埋込みコンデンサ層を用いたパッケージの断面図が記載されている。可能なディスクリートコンデンサ構成が、図1に示されている。図2は、電子パッケージの作製に使用される埋込みコンデンサの金属はくに特有な、互いに異なるサイズおよび形状の埋込みコンデンサアレイのレイアウトを示している。本発明は、ギャップまたはトレンチによって分離される共面電極を用いた埋込みコンデンサの設計を提供し、その場合、一方の電極が他方の電極を完全に取り囲み、同軸状構造を形成する。
本明細書では、アレイを、「要素のグループまたは配列」として定義する。本発明では、要素はビアである。
本発明のデバイス(またはパッケージ)は、インターポーザ、プリント配線基板、マルチチップモジュール、領域アレイパッケージ、システムオンパッケージ、システムインパッケージなどから選択してよい。
(実施形態)
ディスクリート埋込みセラミックコンデンサを含む試験構造の作製(図1参照)
三菱ガス化学株式会社のBT(ビスマレイミドトリアジン)プリプレグ(ガラス繊維上のB段階樹脂、タイプはGHPL830MG)の厚さ100ミクロンの3つの層100を、2枚の平面キャパシタンス積層板(デュポンインテラ(登録商標)HK11)に積層した。HK11は、両側を35μmの銅はく300で埋めた、厚さ14μmのポリイミド200からなる(注:この試験構造は、より複雑な試験媒体の原型である。その試験媒体では、平面コンデンサ層は、PTH(めっきスルーホール)に接続され、追加のマイクロビアビルドアップ層(ここに図示されていない金属層M1、M2、M13、およびM14)が試験構造に追加される)。特許文献3に記載されるように、2枚の銅はく(金属層M4500およびM10(600))上にディスクリートセラミックコンデンサを形成した。それらの金属はくは、厚さ35μmの銅であり、誘電組成700、900は、デュポンEP310(焼成厚20μm)であり、スクリーン印刷銅電極は、5μmの銅(金属層M5(800)およびM11(150))、(E.I.du Pont de Nemours and Companyから市販されているデュポンEP320)であった。次に、金属はくM4およびM10を、100μmのBTプリプレグ400とともに、2つの平面コンデンサ層を含む構造の片側の上に載せ、積層した。次に、金属層M4およびM10に、多層下塗塗装を行った。次に、金属層M4およびM10を、(減法)印刷エッチングフォトリソグラフィプロセスで構築した。次に、3μmの銅はく450、650を被せたBTプリプレグ(100μm)250、350を、両側上の構造に積層した(金属層M3(450)およびM12(650))。次に、ブラインドビア(直径150μmのマイクロビア)(550)を、M3およびM12ならびに基礎となるプリプレグ層を貫通して紫外レーザで穴をあけて、金属層M4およびM10上の電極に接続する。次に、標準膨潤および(過マンガン酸)化学エッチングと、それに続く無電解銅被着によって、マイクロビアのホール内壁を用意した。金属層M3およびM12のパターニングならびにマイクロビア中の銅ビルドアップを、セミアディティブめっきプロセス(めっきレジストパターンの適用、12μmの銅のめっき、レジストのはく離、ベースの銅のディファレンシャルエッチング)によって実施した。
ディスクリート埋込みセラミックコンデンサを含む試験構造の作製(図1参照)
三菱ガス化学株式会社のBT(ビスマレイミドトリアジン)プリプレグ(ガラス繊維上のB段階樹脂、タイプはGHPL830MG)の厚さ100ミクロンの3つの層100を、2枚の平面キャパシタンス積層板(デュポンインテラ(登録商標)HK11)に積層した。HK11は、両側を35μmの銅はく300で埋めた、厚さ14μmのポリイミド200からなる(注:この試験構造は、より複雑な試験媒体の原型である。その試験媒体では、平面コンデンサ層は、PTH(めっきスルーホール)に接続され、追加のマイクロビアビルドアップ層(ここに図示されていない金属層M1、M2、M13、およびM14)が試験構造に追加される)。特許文献3に記載されるように、2枚の銅はく(金属層M4500およびM10(600))上にディスクリートセラミックコンデンサを形成した。それらの金属はくは、厚さ35μmの銅であり、誘電組成700、900は、デュポンEP310(焼成厚20μm)であり、スクリーン印刷銅電極は、5μmの銅(金属層M5(800)およびM11(150))、(E.I.du Pont de Nemours and Companyから市販されているデュポンEP320)であった。次に、金属はくM4およびM10を、100μmのBTプリプレグ400とともに、2つの平面コンデンサ層を含む構造の片側の上に載せ、積層した。次に、金属層M4およびM10に、多層下塗塗装を行った。次に、金属層M4およびM10を、(減法)印刷エッチングフォトリソグラフィプロセスで構築した。次に、3μmの銅はく450、650を被せたBTプリプレグ(100μm)250、350を、両側上の構造に積層した(金属層M3(450)およびM12(650))。次に、ブラインドビア(直径150μmのマイクロビア)(550)を、M3およびM12ならびに基礎となるプリプレグ層を貫通して紫外レーザで穴をあけて、金属層M4およびM10上の電極に接続する。次に、標準膨潤および(過マンガン酸)化学エッチングと、それに続く無電解銅被着によって、マイクロビアのホール内壁を用意した。金属層M3およびM12のパターニングならびにマイクロビア中の銅ビルドアップを、セミアディティブめっきプロセス(めっきレジストパターンの適用、12μmの銅のめっき、レジストのはく離、ベースの銅のディファレンシャルエッチング)によって実施した。
図2に、金属層M5およびM11上の埋込みコンデンサのレイアウトが示されている。タイプA(図3A〜図3C)、タイプB(図4A〜図4C)、およびタイプC(図5A〜図5C)の異なる3つのコンデンサ設計が存在する。各タイプごとに、有効コンデンササイズ(面積)が1mm2、4mm2、および9mm2のコンデンサが存在する。コンデンサの設計では、金属はく電極1200、誘電体1400、およびスクリーン印刷銅電極1300の相対的位置およびサイズが異なる。コンデンサの設計ではさらに、2つの銅電極を絶縁するすきま(はく内のギャップ)の設計が異なり、また、埋込みコンデンサを上記の次の金属層に接続するビア1100の場所および数が異なる。サイズが9mm2のコンデンサでは、タイプAの設計では、4つのビア接続を特徴とし、タイプBは28個のビアを有し、タイプCは52個のビアを有する。
結果
図6は、ビア接続ありおよびビア接続なしでの、タイプA、B、およびCの、サイズが9mm2のコンデンサに対する、キャパシタンス、抵抗、およびインダクタンスの測定値をまとめたものである。この図は、ビア接続なしでの、全3つのタイプのキャパシタンス、抵抗、およびインダクタンスの値が、かなり類似していることを示している。また、この図は、ビア接続ありでの、タイプA、B、およびCのコンデンサでの抵抗およびインダクタンスが、互いに非常に異なることも示している。このことは、ビアの数およびそれらの場所が、コンデンサの抵抗およびインダクタンスに大きな影響を与えることを示唆している。さらに、この図は、図5A〜図5Cに示されているビア構成を用いたコンデンサタイプCが、抵抗およびインダクタンスに関する最も低い合成値を有し、非常に望ましいことも示している。したがって、図5A〜図5Cに示されているコンデンサタイプCでのビア接続のアレイが、本発明の1つの主題である。その特定の電極設計および相互接続ビアの設計を用いたタイプCコンデンサが、最も良い結果を生み出すことは、明らかではなかった。タイプCは、外部電極ビアのアレイをもつ外部電極が内部電極ビアのアレイをもつ内部電極を取り囲むことを可能にする銅電極(例えば正方形、長方形、円形、長円形、または任意の多角形の形状の「額縁」分離ギャップ)の間の連続絶縁トレンチに関して、ユニークな形状を有する。これらの電極およびビアアレイ1100(図7参照)は、導電性コア1500およびシールド1600をもつ同軸ケーブルの構造を連想させ、同軸ケーブルの望ましい電気性能は、タイプCコンデンサおよびそのビアアレイの電気性能になぞらえることができる。本発明では、ビアサイズは、1から500ミクロンである。実施形態によっては、ビアサイズはそれぞれ、1〜15、15〜250、および15〜500ミクロンである。
図6は、ビア接続ありおよびビア接続なしでの、タイプA、B、およびCの、サイズが9mm2のコンデンサに対する、キャパシタンス、抵抗、およびインダクタンスの測定値をまとめたものである。この図は、ビア接続なしでの、全3つのタイプのキャパシタンス、抵抗、およびインダクタンスの値が、かなり類似していることを示している。また、この図は、ビア接続ありでの、タイプA、B、およびCのコンデンサでの抵抗およびインダクタンスが、互いに非常に異なることも示している。このことは、ビアの数およびそれらの場所が、コンデンサの抵抗およびインダクタンスに大きな影響を与えることを示唆している。さらに、この図は、図5A〜図5Cに示されているビア構成を用いたコンデンサタイプCが、抵抗およびインダクタンスに関する最も低い合成値を有し、非常に望ましいことも示している。したがって、図5A〜図5Cに示されているコンデンサタイプCでのビア接続のアレイが、本発明の1つの主題である。その特定の電極設計および相互接続ビアの設計を用いたタイプCコンデンサが、最も良い結果を生み出すことは、明らかではなかった。タイプCは、外部電極ビアのアレイをもつ外部電極が内部電極ビアのアレイをもつ内部電極を取り囲むことを可能にする銅電極(例えば正方形、長方形、円形、長円形、または任意の多角形の形状の「額縁」分離ギャップ)の間の連続絶縁トレンチに関して、ユニークな形状を有する。これらの電極およびビアアレイ1100(図7参照)は、導電性コア1500およびシールド1600をもつ同軸ケーブルの構造を連想させ、同軸ケーブルの望ましい電気性能は、タイプCコンデンサおよびそのビアアレイの電気性能になぞらえることができる。本発明では、ビアサイズは、1から500ミクロンである。実施形態によっては、ビアサイズはそれぞれ、1〜15、15〜250、および15〜500ミクロンである。
1100 ビア
1500 導電性コア
1600 シールド
1500 導電性コア
1600 シールド
Claims (11)
- 上部コンデンサ電極および下部コンデンサ電極を備え、
前記上部コンデンサ電極は前記下部コンデンサ電極よりも小さく、
コンデンサのすべての側において、アレイの、前記上部および下部コンデンサ電極のすべての側に配置される多数のビアを有するコンデンサであって、
前記上部コンデンサ電極および前記上部コンデンサ電極に接続する前記ビアは内部導体として働き、前記下部コンデンサ電極および前記下部コンデンサ電極に接続する前記ビアは外部導体として働くことを特徴とするコンデンサ。 - 前記上部および下部コンデンサ電極のすべての側に配置されるビアの数は、特定の上部および下部コンデンサ電極構成に可能な最大値であることを特徴とする請求項1に記載のコンデンサ。
- ビアを含む前記電極の形状は、その装置の上方から見ると、額縁の形状に類似しており、各アレイ中の前記ビアは、所望の配置であることを特徴とする請求項1に記載のコンデンサ。
- コンポーネント側および金属はく側を有する金属はくが提供される、ビア接続を有するコンデンサを作製する方法であって、
前記金属はく上に誘電体を形成するステップと、
前記誘電体の全体を覆って、かつ前記金属はくの一部を覆って第1の電極を形成するステップと、
少なくとも1つのプリプレグ材料に前記金属はくの前記コンポーネント側を積層するステップと、
前記金属はくをエッチングして第2の電極を形成するステップとを備え、
前記第1の電極、前記誘電体、および前記第2の電極は、コンデンサを形成し、前記金属はくをエッチングした後、このデバイスは、少なくとも1つの追加のプリプレグ材料に積層され、1つまたは複数のビアが、前記コンデンサに接続する前記プリプレグ材料に形成され、この改良は、銅電極間の絶縁トレンチに関して額縁形状を有することを含む前記ビアの構成にあり、前記トレンチを、外部電極ビアのアレイが内部電極ビアのアレイを取り囲むことを可能にするような形状にすることを特徴とする方法。 - 額縁形状を有する前記絶縁トレンチは、正方形形状、円形形状、長円形形状、長方形形状、および多角形形状からなる群から選択された形状であることを特徴とする請求項4に記載の方法。
- 前記トレンチの幅は、前記エッチングのプロセスの能力内で可能な限り狭いことを特徴とする請求項4に記載の方法。
- ビアのサイズは、1から500ミクロンの範囲であることを特徴とする請求項5に記載の方法。
- 請求項4に記載の方法によって形成されることを特徴とするコンデンサ。
- 第1の電極および第2の電極をもつ埋込みコンデンサであって、
前記第1および第2の電極は共面電極であり、前記第1および第2の電極はトレンチによって分離され、前記第1の電極は前記第2の電極を完全に取り囲み、同軸状構造を形成することを特徴とする埋込みコンデンサ。 - 前記誘電体は、厚膜誘電、薄膜誘電、およびその組合せを含む群から選択されることを特徴とする請求項4に記載の方法。
- 請求項9の前記埋込みコンデンサを含むことを特徴とするデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US72927205P | 2005-10-21 | 2005-10-21 | |
US11/516,377 US7456459B2 (en) | 2005-10-21 | 2006-09-06 | Design of low inductance embedded capacitor layer connections |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007116174A true JP2007116174A (ja) | 2007-05-10 |
Family
ID=37708145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006286329A Pending JP2007116174A (ja) | 2005-10-21 | 2006-10-20 | 低インダクタンスの埋込みコンデンサ層接続の設計 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7456459B2 (ja) |
EP (1) | EP1777714B1 (ja) |
JP (1) | JP2007116174A (ja) |
KR (2) | KR100847211B1 (ja) |
DE (1) | DE602006015269D1 (ja) |
TW (1) | TW200802794A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9941245B2 (en) * | 2007-09-25 | 2018-04-10 | Intel Corporation | Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate |
KR100879375B1 (ko) * | 2007-09-28 | 2009-01-20 | 삼성전기주식회사 | 캐비티 캐패시터가 내장된 인쇄회로기판 |
TW200919676A (en) * | 2007-10-17 | 2009-05-01 | Phoenix Prec Technology Corp | Packaging substrate structure having capacitor embedded therein and method for manufacturing the same |
US20130120904A1 (en) * | 2010-07-30 | 2013-05-16 | Sanyo Electric Co., Ltd. | Substrate-incorporated capacitor, capacitor-incorporating substrate provided with the same, and method for manufacturing substrate-incorporated capacitor |
JPWO2012014648A1 (ja) * | 2010-07-30 | 2013-09-12 | 三洋電機株式会社 | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 |
WO2015125928A1 (ja) * | 2014-02-21 | 2015-08-27 | 三井金属鉱業株式会社 | 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 |
JP2018186198A (ja) * | 2017-04-26 | 2018-11-22 | 富士通株式会社 | 基板および基板の製造方法 |
CN109637808B (zh) * | 2019-01-11 | 2024-02-23 | 芯百特微电子(无锡)有限公司 | 一种新型电容器及装置 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5010641A (en) * | 1989-06-30 | 1991-04-30 | Unisys Corp. | Method of making multilayer printed circuit board |
US5161086A (en) * | 1989-08-23 | 1992-11-03 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US5155655A (en) * | 1989-08-23 | 1992-10-13 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US5079069A (en) * | 1989-08-23 | 1992-01-07 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US5162977A (en) * | 1991-08-27 | 1992-11-10 | Storage Technology Corporation | Printed circuit board having an integrated decoupling capacitive element |
US5800575A (en) * | 1992-04-06 | 1998-09-01 | Zycon Corporation | In situ method of forming a bypass capacitor element internally within a capacitive PCB |
US5428499A (en) * | 1993-01-28 | 1995-06-27 | Storage Technology Corporation | Printed circuit board having integrated decoupling capacitive core with discrete elements |
US5504993A (en) * | 1994-08-30 | 1996-04-09 | Storage Technology Corporation | Method of fabricating a printed circuit board power core using powdered ceramic materials in organic binders |
US5469324A (en) * | 1994-10-07 | 1995-11-21 | Storage Technology Corporation | Integrated decoupling capacitive core for a printed circuit board and method of making same |
US20040023361A1 (en) * | 1997-10-17 | 2004-02-05 | Nestec S.A. | Lactic acid bacteria producing polysaccharide similar to those in human milk and corresponding gene |
US5946567A (en) * | 1998-03-20 | 1999-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits |
US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
US6215372B1 (en) * | 1999-06-02 | 2001-04-10 | Sun Microsystems, Inc. | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors |
US6317023B1 (en) * | 1999-10-15 | 2001-11-13 | E. I. Du Pont De Nemours And Company | Method to embed passive components |
US6404615B1 (en) * | 2000-02-16 | 2002-06-11 | Intarsia Corporation | Thin film capacitors |
US6446317B1 (en) * | 2000-03-31 | 2002-09-10 | Intel Corporation | Hybrid capacitor and method of fabrication therefor |
US6407929B1 (en) * | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
US6346743B1 (en) * | 2000-06-30 | 2002-02-12 | Intel Corp. | Embedded capacitor assembly in a package |
JP2002043544A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6611419B1 (en) * | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
US6970362B1 (en) * | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
US6370012B1 (en) * | 2000-08-30 | 2002-04-09 | International Business Machines Corporation | Capacitor laminate for use in printed circuit board and as an interconnector |
KR100431810B1 (ko) * | 2001-10-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 및 엠아이엠 캐패시터 제조방법 |
JP2004104012A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
US20040099999A1 (en) * | 2002-10-11 | 2004-05-27 | Borland William J. | Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards |
KR100467834B1 (ko) * | 2002-12-23 | 2005-01-25 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
KR100455890B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
KR100455891B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
US6800923B1 (en) * | 2003-04-25 | 2004-10-05 | Oki Electric Industry Co., Ltd. | Multilayer analog interconnecting line layout for a mixed-signal integrated circuit |
US6908809B1 (en) * | 2004-04-02 | 2005-06-21 | Harris Corporation | Embedded capacitors using conductor filled vias |
US20060197183A1 (en) * | 2005-03-01 | 2006-09-07 | International Business Machines Corporation | Improved mim capacitor structure and process |
-
2006
- 2006-09-06 US US11/516,377 patent/US7456459B2/en not_active Expired - Fee Related
- 2006-09-22 DE DE602006015269T patent/DE602006015269D1/de active Active
- 2006-09-22 EP EP06019851A patent/EP1777714B1/en not_active Expired - Fee Related
- 2006-10-19 TW TW095138563A patent/TW200802794A/zh unknown
- 2006-10-20 JP JP2006286329A patent/JP2007116174A/ja active Pending
- 2006-10-20 KR KR1020060102216A patent/KR100847211B1/ko not_active IP Right Cessation
-
2008
- 2008-01-30 KR KR1020080009395A patent/KR100870380B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1777714B1 (en) | 2010-07-07 |
KR100870380B1 (ko) | 2008-11-25 |
EP1777714A1 (en) | 2007-04-25 |
TW200802794A (en) | 2008-01-01 |
US7456459B2 (en) | 2008-11-25 |
DE602006015269D1 (de) | 2010-08-19 |
KR100847211B1 (ko) | 2008-07-17 |
US20070108552A1 (en) | 2007-05-17 |
KR20070043657A (ko) | 2007-04-25 |
KR20080014137A (ko) | 2008-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7705691B2 (en) | Capacitor interconnection | |
KR101042464B1 (ko) | 전력 코어 장치 및 그 제조 방법 | |
EP1761119B1 (en) | Ceramic capacitor | |
KR101420543B1 (ko) | 다층기판 | |
US6972382B2 (en) | Inverted microvia structure and method of manufacture | |
JP2007116174A (ja) | 低インダクタンスの埋込みコンデンサ層接続の設計 | |
JP2006196886A (ja) | 電力コアデバイス及びその作製方法 | |
JP2007116179A (ja) | 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
JP2006179924A (ja) | 電力コアデバイス、およびその作製の方法 | |
US20080117583A1 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
JP2008258619A (ja) | ラミネートキャパシタの配線構造 | |
JP2004235629A (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
US20100269336A1 (en) | Methods for fabricating circuit boards | |
JP2006179923A (ja) | 電力コアデバイス、およびその作製の方法 | |
JP2007116178A (ja) | 中周波域での電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2005072311A (ja) | キャパシタ、多層配線基板及び半導体装置 | |
US7388158B2 (en) | Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies | |
US7814649B2 (en) | Method of making circuitized substrate with filled isolation border | |
US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
KR20030064423A (ko) | 병렬 평면 기판 | |
JP2005347287A (ja) | 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法 | |
JP2005051000A (ja) | 誘電体シート及びその製造方法、並びにコンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板の製造方法 | |
KR20060115284A (ko) | 다층배선기판 및 그 제조 방법 | |
JP4529614B2 (ja) | プリント配線板の製造方法 |