JP2002043544A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002043544A
JP2002043544A JP2000220609A JP2000220609A JP2002043544A JP 2002043544 A JP2002043544 A JP 2002043544A JP 2000220609 A JP2000220609 A JP 2000220609A JP 2000220609 A JP2000220609 A JP 2000220609A JP 2002043544 A JP2002043544 A JP 2002043544A
Authority
JP
Japan
Prior art keywords
contact plug
forming
insulating film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000220609A
Other languages
English (en)
Inventor
Hiroki Shinkawada
裕樹 新川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000220609A priority Critical patent/JP2002043544A/ja
Priority to US09/766,846 priority patent/US6759720B2/en
Priority to KR10-2001-0015428A priority patent/KR100437435B1/ko
Priority to TW090107043A priority patent/TW478151B/zh
Publication of JP2002043544A publication Critical patent/JP2002043544A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は自己整合的に形成されるコンタクト
ホールを有する半導体装置の製造方法に関し、微細なD
RAMを確実に形成することを目的とする。 【解決手段】 シリコン基板10上に形成された第1層
間絶縁膜44にトランスファゲート(TG)収容溝を形
成する。その溝の中にサイドウォール34を含むTG3
3を形成する。第1層間絶縁膜44を選択的に除去する
条件でTG33に隣接する部位に自己整合的にコンタク
トホールを形成し、その中にコンタクトプラグ50を形
成する。それらの上層に、コンタクトプラグ50と導通
するビット線60やキャパシタを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に、自己整合的に形成されるコ
ンタクトホールを有する半導体装置およびその製造方法
に関する。
【0002】
【従来の技術】近年、DRAM(Dynamic Random Acces
s Memory)に代表される半導体装置の分野では、微細化
が進行するに連れてデザイン寸法が縮小されている。こ
のデザイン寸法の縮小に伴い、DRAM等のメモリデバ
イスにおいては、メモリセルのキャパシタに通じるコン
タクトホール(キャパシタコンタクト)と、ビット線に
通じるコンタクトホール(BLコンタクト)の双方をセ
ルフアラインコンタクト(SAC)構造とする必要が生
じている。
【0003】DRAMの構造として現在主流であるCO
B(Capacitor Over Bit-line)構造において、キャパ
シタコンタクトは通常1μm程度の深さを有している。
実現可能なエッチング選択比等を考慮すると、1μmの
深さを有するキャパシタコンタクトを自己整合的に適正
な位置に形成することは必ずしも容易ではない。そこ
で、COB構造のDRAMの製造方法としては、自己整
合的に第1のコンタクトプラグを形成し、その上に径の
小さなコンタクトホール(径縮小コンタクト)を開口す
る手法が用いられることがある。上記の手法によれば、
一度に開口すべきコンタクトホールの深さが縮小される
ため、キャパシタコンタクトの形成に伴う困難を緩和す
ることができる。
【0004】図27(a)は上述した従来の方法で製造
されたDRAM混載デバイスのメモリセル部の断面図を
示す。図27(b)および図27(c)は、そのDRA
M混載デバイスが有するロジック回路部に形成されたC
MOS(Complementary Metal Oxide Semiconductor)
の断面図を示す。より具体的には、図27(b)はロジ
ック回路部におけるNMOSトランジスタ部の断面図、
図27(c)はロジック回路部におけるPMOSトラン
ジスタ部の断面図を示す。
【0005】また、図28(a)〜図28(c)、図2
9(a)〜図29(c)、および図30(a)〜図30
(c)は、DRAM混載デバイスのレイアウトを製造工
程の進行に合わせて説明するための図である。以下、こ
れらの図を参照して、従来の方法でDRAM混載デバイ
スを製造する際の工程の流れについて説明する。
【0006】ステップ101:シリコン基板10に絶縁
膜分離12を形成する。その結果、図28(a)〜図2
8(c)中に符号13を付して表すような活性領域が形
成される。 ステップ102:メモリセル部およびNMOSトランジ
スタ部にP型ウェル14を形成する。P型ウェル14の
表面付近にP型チャネルを注入する。 ステップ103:PMOSトランジスタ部にN型ウェル
16を形成する。N型ウェル16の表面付近にN型チャ
ネル(埋め込みチャネル型の場合はP型チャネル層)を
注入する。
【0007】ステップ104:活性領域の表面を覆うよ
うにゲート絶縁膜24を形成する。 ステップ105:ゲート絶縁膜24の上に導電性のゲー
ト電極膜26、ポリサイド膜28、およびゲート電極膜
26のマスクとして機能するシリコン絶縁膜30を形成
する。 ステップ106:レジストマスクでシリコン絶縁膜30
をエッチングし、加工されたシリコン絶縁膜30をマス
クとしてゲート電極電極膜26およびポリサイド膜28
をエッチングする。次いで、メモリセル部、NMOSト
ランジスタ部、およびPMOSトランジスタ部に、それ
ぞれトランジスタのN−不純物層36,P−不純物層4
0を形成すべく、それらの領域に、マスクを用いて、ゲ
ート電極に対して自己整合的に不純物を注入する。
【0008】ステップ107:半導体ウェハの全面を被
うようにシリコン窒化膜32を形成する。その結果、メ
モリセル部、NMOSトランジスタ部、およびPMOS
トランジスタ部の全てにおいて、シリコン窒化膜32で
被われたトランスファーゲート(TG)33が形成され
る(図28(a)〜図28(c)参照)。
【0009】ステップ108:NMOSトランジスタ部
およびPMOSトランジスタ部を被うシリコン窒化膜3
2を異方的にエッチングすることで、それらの領域にゲ
ート電極膜26の側面を被うサイドウォール34を形成
する。 ステップ109:NMOSトランジスタ部およびPMO
Sトランジスタ部に、それぞれN型不純物およびP型不
純物を注入する。その結果、NMOSトランジスタ部に
はN−領域36とN+領域38とが形成され、PMOS
トランジスタ部にはP−領域40とP+領域42とが形
成される。
【0010】ステップ110:半導体ウェハの全面に第
1層間絶縁膜44が堆積される。 ステップ111:メモリセル部において、シリコン窒化
膜32をストッパー膜として、ゲート電極膜26の間に
自己整合的にコンタクトホール46を形成する。続い
て、コンタクトホール底部のストッパー膜32を除去す
るエッチングを行い、コンタクトホール46を形成す
る。この際、メモリセル部にもゲート電極膜26の側面
を被うサイドウォール34が形成される。コンタクトホ
ール46は、図29(a)中に符号48を付して表すマ
スクパターンを用いて形成される。
【0011】ステップ112:コンタクトホール46の
内部にドープトポリシリコンが埋め込まれることによ
り、隣接するTG33の間に導電性のコンタクトプラグ
50が形成される。 ステップ113:第1層間絶縁膜44およびコンタクト
プラグ50の上層に、第2層間絶縁膜52が形成され
る。 ステップ114:メモリセル部、NMOSトランジスタ
部、およびPMOSトランジスタ部において、ビット線
に通じるBLコンタクト54が形成される。BLコンタ
クト54は、図30(a)〜図30(c)中に符号56
を付して表すマスクパターンを用いて形成される。
【0012】ステップ115:BLコンタクト54の内
部にコンタクトプラグ58が形成されると共に、第2層
間絶縁膜52の上にビット線60がパターニングされ
る。 ステップ116:ビット線60を被うように第3層間絶
縁膜62が形成される。 ステップ117:メモリセル部において、第2および第
3層間絶縁膜52,62を貫通してコンタクトプラグ5
0の上部に開口するキャパシタコンタクト64が形成さ
れる。キャパシタコンタクト64は、図30(a)〜図
30(c)中に符号66を付して表すマスクパターンを
用いて形成される。
【0013】ステップ118:キャパシタコンタクト6
4の内部にドープトポリシリコン、或いはWなどが埋め
込まれることにより導電性のコンタクトプラグ68が形
成される。 ステップ119:第3層間絶縁膜62の上層に第4層間
絶縁膜70が形成される。 ステップ120:メモリセル部において、コンタクトプ
ラグ68と導通する下部電極72、下部電極72を被う
絶縁膜74、および絶縁膜74を被う上部電極76が形
成される。従来の製造方法によれば、上述した一連の処
理が実行されることによりCOB構造のDRAMを備え
るメモリ混載デバイスが製造される。
【0014】
【発明が解決しようとする課題】近年では、メモリ混載
ロジックデバイスの高集積化に伴い、ロジック回路部の
ソースドレイン領域が縮小されている。すなわち、図2
7(b)におけるN+領域38、および図27(c)に
おけるP+領域42が縮小されている。このため、メモ
リ混載ロジックデバイスに関しては、メモリセル部のキ
ャパシタコンタクトのみならず、ロジック回路部のBL
コンタクトについてもSAC構造とすることが望まれ
る。しかしながら、上記従来の方法では、ロジック回路
部のBLコンタクト54をSAC構造とすることはでき
ない。
【0015】また、従来の製造方法では、シリコン基板
10上にシリコン窒化膜32を堆積させた後、隣接する
TG33の間が埋め込まれるように第1層間絶縁膜44
を堆積させる必要がある。TG33の間隔は、DRAM
のデザイン寸法が小さく成るに連れて狭小となる。一
方、DRAMのデザイン寸法が小さくなると、ゲート電
極膜26の電気抵抗を抑制するために、TG33の高さ
を大きくする必要が生ずる。このため、近年のDRAM
において、隣接するTG33間に確保されるスペース
は、そのアスペクト比が高まる傾向にある。TG33間
のスペースのアスペクト比が高まると、その内部を第1
層間絶縁膜44で埋め込むことが困難となる。従って、
従来の方法によると、DRAMの微細化が進むにつれ
て、第1層間絶縁膜44が適正に堆積させ得なくなると
いう問題が生ずる。
【0016】更に、従来の製造方法では、隣接するTG
33間に自己整合的にコンタクトホール46を開口させ
るために、図29(a)に示すようなマスクパターン4
8、すなわち、個々のコンタクトホール46毎に別個の
開口を有するマスクパターン48が用いられる。このよ
うなマスクパターン48が狭ピッチで形成されたTG3
3の上層で用いられると、層間絶縁膜の平坦性が悪化し
た場合などに、隣接するコンタクトホール46間に短絡
が生じ易い。従来の製造方法は、この点においても微細
なDRAMを製造するうえで問題を有していた。
【0017】本発明は、上記のような課題を解決するた
めになされたもので、微細なDRAMを確実に形成する
うえで好適な構造を有する半導体装置を提供することを
第1の目的とする。また、本発明は、微細なDRAMを
確実に形成するうえで好適な半導体装置の製造方法を提
供することを第2の目的とする。
【0018】
【課題を解決するための手段】請求項1記載の発明は、
トランスファゲートに隣接するコンタクトプラグを有す
る半導体装置であって、前記トランスファゲートは、ゲ
ート絶縁膜と、ゲート電極層と、それらの側面を被うサ
イドウォールとを有し、前記コンタクトプラグは、前記
トランスファゲートと同じ高さを有し、かつ、全高にお
いて前記トランスファゲートに隣接し、更に、前記トラ
ンスファゲートの表面および前記コンタクトプラグの表
面と同一面をなす表面を有する第1層間絶縁膜と、前記
第1層間絶縁膜の上に形成される第2層間絶縁膜と、前
記コンタクトプラグに比して小さく、前記第2層間絶縁
膜を貫通して前記コンタクトプラグと導通する径縮小コ
ンタクトプラグと、を備えることを特徴とするものであ
る。
【0019】請求項2記載の発明は、請求項1記載の半
導体装置であって、複数のメモリセルを有するメモリセ
ル部を有し、当該メモリセル部は、前記トランスファゲ
ート、前記コンタクトプラグ、前記第1および第2層間
絶縁膜に加えて、前記第2層間絶縁膜の上に形成される
ビット線と、前記ビット線を被うように前記第2層間絶
縁膜の上に形成される第3層間絶縁膜と、前記第3層間
絶縁膜の上に形成されるキャパシタとを備え、更に、前
記径縮小コンタクトプラグとして、前記第2層間絶縁膜
を貫通して前記コンタクトプラグと前記ビット線とを導
通させるビット線用コンタクトプラグと、前記第2およ
び第3層間絶縁膜を貫通して前記コンタクトプラグとキ
ャパシタとを導通させるキャパシタ用コンタクトプラグ
とを有することを特徴とするものである。
【0020】請求項3記載の発明は、請求項2記載の半
導体装置であって、前記ゲート電極層は、不純物を含有
するドープトシリコン層と、当該ドープトシリコン層の
表面を覆うシリサイド膜とを有し、前記キャパシタに対
応するコンタクトプラグ、前記キャパシタ用コンタクト
プラグ、および前記キャパシタの下部電極は、何れも不
純物を有するドープトシリコンで形成され、前記ビット
線に対応するコンタクトプラグは、不純物を含有するド
ープトシリコン層と、前記ビット線用コンタクトプラグ
と接する部位にのみ形成されるシリサイド膜とを有し、
前記ビット線用コンタクトプラグは、前記コンタクトプ
ラグと接するバリアメタルと、当該バリアメタルの上に
形成されるメタル層とを有することを特徴とするもので
ある。
【0021】請求項4記載の発明は、請求項3記載の半
導体装置であって、前記キャパシタは、SiONで構成され
るキャパシタ絶縁膜と、不純物を含有するドープトシリ
コンで構成される上部電極とを備えることを特徴とする
ものである。
【0022】請求項5記載の発明は、請求項2乃至4の
何れか1項記載の半導体装置であって、複数のトランジ
スタを含むロジック回路部を有し、当該ロジック回路部
は、前記トランスファゲート、前記コンタクトプラグ、
前記第1および第2層間絶縁膜に加えて、前記第2層間
絶縁膜の上に形成されるビット線を備え、更に、前記径
縮小コンタクトプラグとして、前記第2層間絶縁膜を貫
通して前記コンタクトプラグと前記ビット線とを導通さ
せるビット線用コンタクトプラグを有することを特徴と
するものである。
【0023】請求項6記載の発明は、請求項5記載の半
導体装置であって、前記ロジック回路部は、CMOSト
ランジスタを構成するNMOSトランジスタとPMOS
トランジスタとを有することを特徴とするものである。
【0024】請求項7記載の発明は、請求項6記載の半
導体装置であって、前記NMOSトランジスタに対応し
て設けられるコンタクトプラグおよびゲート電極層はN
型不純物を含むドープトシリコン層を有し、前記PMO
Sトランジスタに対応して設けられるコンタクトプラグ
およびゲート電極層はP型不純物を含むドープトシリコ
ン層を有することを特徴とするものである。
【0025】請求項8記載の発明は、請求項6記載の半
導体装置であって、前記メモリセル部は、第1導電型の
トランジスタを備え、前記NMOSトランジスタおよび
前記PMOSトランジスタのうち、前記第1導電型と異
なる導電型を有するものは、前記第1導電型の半導体に
調製された埋め込みチャネルと、第2導電型に調製され
た半導体により前記埋め込みチャネルの表面付近に形成
されたカウンターチャネルとを有し、前記NMOSトラ
ンジスタに対応して設けられるコンタクトプラグはN型
不純物を含むドープトシリコン層を有し、前記PMOS
トランジスタに対応して設けられるコンタクトプラグは
P型不純物を含むドープトシリコン層を有し、更に、前
記NMOSトランジスタに対応して設けられるゲート電
極層、並びに前記PMOSトランジスタに対応して設け
られるゲート電極層は、何れも前記第1導電型の不純物
を含むドープトシリコン層を有することを特徴とするも
のである。
【0026】請求項9記載の発明は、請求項1記載の半
導体装置であって、複数のトランジスタを含むロジック
回路部を有し、当該ロジック回路部は、前記トランスフ
ァゲート、前記コンタクトプラグ、前記第1および第2
層間絶縁膜に加えて、前記第2層間絶縁膜の上に形成さ
れるビット線を備え、更に、前記径縮小コンタクトプラ
グとして、前記第2層間絶縁膜を貫通して前記コンタク
トプラグと前記ビット線とを導通させるビット線用コン
タクトプラグを有することを特徴とするものである。
【0027】請求項10記載の発明は、請求項9記載の
半導体装置であって、前記ロジック回路部は、CMOS
トランジスタを構成するNMOSトランジスタとPMO
Sトランジスタとを有することを特徴とするものであ
る。
【0028】請求項11記載の発明は、請求項10記載
の半導体装置であって、前記NMOSトランジスタに対
応して設けられるコンタクトプラグおよびゲート電極層
はN型不純物を含むドープトシリコン層を有し、前記P
MOSトランジスタに対応して設けられるコンタクトプ
ラグおよびゲート電極層はP型不純物を含むドープトシ
リコン層を有することを特徴とするものである。
【0029】請求項12記載の発明は、請求項1乃至1
1の何れか1項記載の半導体装置であって、前記コンタ
クトプラグおよび前記ゲート電極層は、不純物を含有す
るドープトシリコン層と、当該ドープトシリコン層の表
面を覆うシリサイド膜とを有し、前記径縮小コンタクト
プラグは、前記シリサイド膜と接するバリアメタルと、
当該バリアメタルの上に形成されるメタル層とを有する
ことを特徴とするものである。
【0030】請求項13記載の発明は、請求項1乃至1
1の何れか1項記載の半導体装置であって、前記トラン
スファゲートのゲート電極層は、メタル層と、当該メタ
ル層を取り囲むバリアメタルとを有することを特徴とす
るものである。
【0031】請求項14記載の発明は、請求項1乃至1
3の何れか1項記載の半導体装置であって、前記トラン
スファゲートのゲート酸化膜は、CVD法で形成された
CVD絶縁膜であることを特徴とするものである。
【0032】請求項15記載の発明は、前記トランスフ
ァゲートのゲート絶縁膜は、熱酸化法で形成された熱酸
化膜、或いは熱酸化窒化法で形成された熱酸化窒化膜で
あることを特徴とする請求項1乃至13の何れか1項記
載の半導体装置であって、ものである。
【0033】請求項16記載の発明は、上記第2の目的
を達成するため、トランスファゲートに隣接するコンタ
クトプラグを有する半導体装置の製造方法であって、シ
リコン基板の上に第1層間絶縁膜を成膜するステップ
と、前記第1層間絶縁膜にトランスファゲート収容溝を
形成するステップと、前記トランスファゲート収容溝の
中に、トランスファゲートのサイドウォールを形成する
ステップと、前記サイドウォールの間に挟まれた空間内
にトランスファゲートのゲート絶縁膜とゲート電極層と
を形成するステップと、前記トランスファゲートを構成
する材質に対して前記第1層間絶縁膜を高い選択比で除
去し得る条件で、前記第1層間絶縁膜の前記トランスフ
ァゲートに隣接する部分をエッチングすることにより、
前記トランスファゲートに隣接するコンタクトホールを
自己整合的に形成するステップと、前記コンタクトホー
ルの中にコンタクトプラグを形成するステップと、前記
第1層間絶縁膜、前記コンタクトプラグ、および前記ト
ランスファゲートの上層に第2層間絶縁膜を形成するス
テップと、前記コンタクトプラグに比して小さく、か
つ、前記コンタクトプラグに通じる径縮小コンタクトホ
ールを前記第2層間絶縁膜に形成するステップと、前記
径縮小コンタクトホールの中に前記コンタクトプラグと
導通する径縮小コンタクトプラグを形成するステップ
と、を含むことを特徴とするものである。
【0034】請求項17記載の発明は、請求項16記載
の半導体装置の製造方法であって、前記コンタクトホー
ルを形成するステップは、少なくとも2つのコンタクト
ホールに跨る開口を有するマスクパターンを用いて前記
第1層間絶縁膜をエッチングするステップを含むことを
特徴とするものである。
【0035】請求項18記載の発明は、請求項17記載
の半導体装置の製造方法であって、前記半導体装置は複
数のメモリセルを有するメモリセル部を備え、前記メモ
リセル部において、第2層間絶縁膜の上にビット線を形
成するステップと、前記ビット線を被うように前記第2
層間絶縁膜の上に第3層間絶縁膜を形成するステップ
と、前記メモリセル部において、前記第3層間絶縁膜の
上にキャパシタを形成するステップとを更に含み、前記
径縮小コンタクトプラグを形成するステップは、前記メ
モリセル部において、前記第2層間絶縁膜を貫通して前
記コンタクトプラグと前記ビット線とを導通させるビッ
ト線用コンタクトプラグを形成するサブステップと、前
記メモリセル部において、前記第2および第3層間絶縁
膜を貫通して前記コンタクトプラグとキャパシタとを導
通させるキャパシタ用コンタクトプラグを形成するサブ
ステップとを含むことを特徴とするものである。
【0036】請求項19記載の発明は、請求項17また
は18項記載の半導体装置の製造方法であって、前記キ
ャパシタに対応するコンタクトプラグ、前記キャパシタ
用コンタクトプラグ、および前記キャパシタの下部電極
は、何れも不純物を有するドープトシリコンで形成さ
れ、前記ビット線に対応するコンタクトプラグは、不純
物を含有するドープトシリコン層と、前記ビット線用コ
ンタクトプラグと接する部位にのみ形成されるシリサイ
ド膜とで形成され、前記ビット線用コンタクトプラグ
は、前記コンタクトプラグと接するバリアメタルと、当
該バリアメタルの上に形成されるメタル層とで形成され
ることを特徴とするものである。
【0037】請求項20記載の発明は、請求項19記載
の半導体装置の製造方法であって、前記キャパシタを形
成するステップは、SiONでキャパシタ絶縁膜を形成する
サブステップと、不純物を含有するドープトシリコンで
上部電極を形成するサブステップとを含むことを特徴と
するものである。
【0038】請求項21記載の発明は、請求項18乃至
20の何れか1項記載の半導体装置の製造方法であっ
て、前記半導体装置は複数のメモリセルを有するロジッ
ク回路部を備え、前記ロジック回路部において、第2層
間絶縁膜の上にビット線を形成するステップと、前記ビ
ット線を被うように前記第2層間絶縁膜の上に第3層間
絶縁膜を形成するステップとを更に含み、前記径縮小コ
ンタクトプラグを形成するステップは、前記ロジック回
路部において、前記第2層間絶縁膜を貫通して前記コン
タクトプラグと前記ビット線とを導通させるビット線用
コンタクトプラグを形成するサブステップを含むことを
特徴とするものである。
【0039】請求項22記載の発明は、請求項21記載
の半導体装置の製造方法であって、前記ロジック回路部
は、NMOSトランジスタを有するNMOSトランジス
タ部と、PMOSトランジスタを有するPMOSトラン
ジスタ部とを有し、前記NMOSトランジスタ部に、N
型半導体に調製されたソースドレイン領域とP型半導体
に調製されたチャネルとを形成するステップと、前記P
MOSトランジスタ部に、P型半導体に調製されたソー
スドレイン領域とN型半導体に調製されたチャネルとを
形成するステップとを更に含み、前記コンタクトプラグ
を形成するステップは、前記コンタクトホールに不純物
を含まないシリコン膜を埋め込むサブステップと、NM
OSトランジスタに対応するコンタクトホールに埋め込
まれた前記シリコン膜にN型不純物を注入するサブステ
ップと、PMOSトランジスタに対応するコンタクトホ
ールに埋め込まれた前記シリコン膜にP型不純物を注入
するサブステップとを含むことを特徴とするものであ
る。
【0040】請求項23記載の発明は、請求項21記載
の半導体装置の製造方法であって、前記メモリセル部は
第1導電型のトランジスタを有し、前記ロジック回路部
は、NMOSトランジスタを有するNMOSトランジス
タ部と、PMOSトランジスタを有するPMOSトラン
ジスタ部とを有し、前記メモリセル部に、前記第1導電
型の半導体に調製されたソースドレイン領域と第2導電
型の半導体に調製されたチャネルとを形成するステップ
と、前記NMOSトランジスタ部および前記PMOSト
ランジスタ部のうち、前記第1導電型のトランジスタを
形成すべき側に、前記第1導電型の半導体に調製された
ソースドレイン領域と前記第2導電型の半導体に調製さ
れたチャネルとを形成するステップと、前記NMOSト
ランジスタ部および前記PMOSトランジスタ部のう
ち、前記第2導電型のトランジスタを形成すべき側に、
前記第2導電型の半導体に調製されたソースドレイン領
域と、前記第1導電型の半導体に調製された埋め込みチ
ャネルと、前記埋め込みチャネルの表面付近に位置し、
第2導電型の半導体に調製されたカウンターチャネルと
を形成するステップとを更に含み、前記コンタクトプラ
グを形成するステップは、前記コンタクトホールに前記
第1導電型の不純物を含むシリコン膜を埋め込むサブス
テップを含むことを特徴とするものである。
【0041】請求項24記載の発明は、請求項16また
は17記載の半導体装置の製造方法であって、前記半導
体装置は複数のメモリセルを有するロジック回路部を備
え、前記ロジック回路部において、第2層間絶縁膜の上
にビット線を形成するステップと、前記ビット線を被う
ように前記第2層間絶縁膜の上に第3層間絶縁膜を形成
するステップとを更に含み、前記径縮小コンタクトプラ
グを形成するステップは、前記ロジック回路部におい
て、前記第2層間絶縁膜を貫通して前記コンタクトプラ
グと前記ビット線とを導通させるビット線用コンタクト
プラグを形成するサブステップを含むことを特徴とする
ものである。
【0042】請求項25記載の発明は、請求項24記載
の半導体装置の製造方法であって、前記ロジック回路部
は、NMOSトランジスタを有するNMOSトランジス
タ部と、PMOSトランジスタを有するPMOSトラン
ジスタ部とを有し、前記NMOSトランジスタ部に、N
型半導体に調製されたソースドレイン領域とP型半導体
に調製されたチャネルとを形成するステップと、前記P
MOSトランジスタ部に、P型半導体に調製されたソー
スドレイン領域とN型半導体に調製されたチャネルとを
形成するステップとを更に含み、前記コンタクトプラグ
を形成するステップは、前記コンタクトホールに不純物
を含まないシリコン膜を埋め込むサブステップと、NM
OSトランジスタに対応するコンタクトホールに埋め込
まれた前記シリコン膜にN型不純物を注入するサブステ
ップと、PMOSトランジスタに対応するコンタクトホ
ールに埋め込まれた前記シリコン膜にP型不純物を注入
するサブステップとを含むことを特徴とするものであ
る。
【0043】請求項26記載の発明は、請求項16乃至
25の何れか1項記載の半導体装置の製造方法であっ
て、前記ゲート電極層を形成するステップは、前記サイ
ドウォールの間に挟まれた空間内に、不純物を含有する
ドープトシリコンを埋め込むサブステップを含み、前記
コンタクトプラグを形成するステップは、前記コンタク
トホールに、不純物を含有するドープトシリコンを埋め
込むサブステップを含み、前記コンタクトホールが前記
ドープトシリコンで埋め込まれた後に、半導体ウェハの
全面に、シリサイド膜の基材となるメタルを堆積させる
ステップと、半導体ウェハに所定の熱処理を施して、前
記ゲート電極層の表面および前記コンタクトプラグの表
面のみに自己整合的にシリサイド膜を形成するステップ
とを更に含み、前記径縮小コンタクトプラグを形成する
ステップは、前記径縮小コンタクトホールの底部にバリ
アメタルを形成するサブステップと、前記バリアメタル
の上にメタル層を形成するステップとを含むことを特徴
とするものである。
【0044】請求項27記載の発明は、請求項16乃至
25の何れか1項記載の半導体装置の製造方法であっ
て、前記トランスファゲートのゲート電極層を形成する
ステップは、前記サイドウォールに挟まれた空間内に、
シリコン基板の露出部分を被うゲート絶縁膜を形成する
サブステップと、前記サイドウォールの間に残存する空
間の側面および底面に沿ってバリアメタルを形成するサ
ブステップと、前記バリアメタルに囲まれた空間にメタ
ル材料を埋め込むサブステップとを含むことを特徴とす
るものである。
【0045】請求項28記載の発明は、請求項16乃至
27の何れか1項記載の半導体装置の製造方法であっ
て、前記トランスファゲートのゲート絶縁膜は、CVD
法で形成されることを特徴とするものである。
【0046】請求項29記載の発明は、請求項16乃至
27の何れか1項記載の半導体装置の製造方法であっ
て、前記トランスファゲートのゲート酸化膜は、熱酸化
法或いは熱酸化窒化法で形成されることを特徴とするも
のである。
【0047】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【0048】実施の形態1.図1(a)〜図14(c)
は本発明の実施の形態1の半導体装置の製造方法を説明
するための図を示す。また、図15(a)〜図17
(c)は、本実施形態で製造されるDRAM混載デバイ
スのレイアウトを、製造工程の進行に合わせて説明する
ための図である。
【0049】実施の形態1では、DRAMとロジックデ
バイスとを同一基板上に備える半導体装置、すなわち、
DRAM混載デバイスが製造される。図1(a)〜図1
7(c)のうち各図(a)欄にはDRAM混載デバイス
のメモリセル部の断面図が示されている。また、(b)
欄および(c)欄には、ロジック回路部に形成されるC
MOSの断面図、より具体的には、ロジック回路部のN
MOSトランジスタ部およびPMOSトランジスタ部の
断面図が示されている。
【0050】本実施形態において、DRAM混載デバイ
スは、以下の手順で製造される。 ステップ1:図1(a)〜図1(c)に示すようにシリ
コン基板10に絶縁膜分離12を形成する。その結果、
半導体ウェハ上の各領域に活性領域13が形成される
(図15(a)〜図15(c)のレイアウト参照)。 ステップ2:メモリセル部およびNMOSトランジスタ
部にP型ウェル14を形成する。次いで、P型ウェル1
4の表面付近にN−不純物を注入してN−拡散層15を
形成する。 ステップ3:PMOSトランジスタ部にN型ウェル16
を形成する。次いで、N型ウェル16の表面付近にP−
不純物を注入してP−拡散層17を形成する。
【0051】ステップ4:図2(a)〜図2(c)に示
すように、メモリセル部、NMOSトランジスタ部、お
よびPMOSトランジスタ部の活性領域13上にシリコ
ン酸化膜78とシリコン窒化膜32とを重ねて形成す
る。 ステップ5:シリコン窒化膜32の上層に、TEOS酸
化膜あるいはBPSGなどにより、第1層間絶縁膜44
を形成する。
【0052】ステップ6:図3(a)〜図3(c)に示
すように、写真製版およびドライエッチングにより、第
1層間絶縁膜44にTG収容溝45を形成する(図15
(a)〜図15(c)のレイアウト参照)。
【0053】ステップ7:図4(a)〜図4(c)に示
すように、シリコン窒化膜32および第1層間絶縁膜4
4の上層にスペーサ窒化膜80が形成される。
【0054】ステップ8:図5(a)〜図5(c)に示
すように、スペーサ窒化膜80は、第1層間絶縁膜44
の上面、および活性領域13の表面が露出するまでドラ
イエッチングにより除去される。その結果、第1層間絶
縁膜44の側面を被うサイドウォール34が形成され
る。 ステップ9:メモリセル部、NMOSトランジスタ部、
およびPMOSトランジスタ部に、それぞれトランジス
タのチャネル18,20,22をトランジスタに対して
自己整合的に形成すべく、それらの領域に不純物を注入
する。
【0055】ステップ10:図6(a)〜図6(c)に
示すように、半導体ウェハの全面にCVD法によりゲー
ト絶縁膜24とポリシリコン膜82とが重ねて形成され
る。ゲート絶縁膜24は、例えば、SiO2, SiON, Si3N4,
Ta2O5, SrTiO, BaSrTiO,ZrO2,Al2O3,HFO2,Y2O3
またはこれらの積層膜などで形成される。 ステップ10-1:メモリセル部およびNMOSトランジ
スタ部に、マスクを用いてN型不純物(P,Asなど)が
注入される。 ステップ10-2:PMOSトランジスタ部に、マスクを
用いてP型不純物(B,BF2)が注入される。 ステップ10-3:上記の処理によりポリシリコン膜82
に注入された不純物を活性化させるため所定の熱処理が
実行される。その結果、メモリセル部およびNMOSト
ランジスタ部では、ポリシリコン膜82がN型半導体と
なり、PMOSトランジスタ部ではポリシリコン膜82
がP型半導体となる。
【0056】ステップ11:図7(a)〜図7(c)に
示すように、サイドウォール34が露出するまで半導体
ウェハの全面がCMP(Chemical Mechanical Polishin
g)により研磨される。その結果、チャネル18,2
0,22の上層に独立したゲート電極膜26が自己整合
的に形成され、個々のTG収容溝45の中に独立したT
G33が形成される。
【0057】ステップ12:図16(a)〜図16
(c)中に符号84を付して表すマスクパターンを用い
て、第1層間絶縁膜44がドライエッチングされる。こ
のドライエッチングは、ポリシリコンおよびシリコン窒
化膜に対して、シリコン酸化膜を高い選択比で除去し得
る条件で行われる。その結果、図8(a)〜図8(c)
に示すように、隣接するTG33間(メモリセル部)、
或いはTG33の両側(ロジック回路部)に、自己整合
的にコンタクトホール46が形成される(図16(a)
〜図16(c)のレイアウト参照)。
【0058】図16(a)〜図16(c)に示すよう
に、本実施形態では、コンタクトホール46を開口する
際に、複数のコンタクトホール46に跨る大きなマスク
パターン84が用いられる。このようなマスクパターン
84が用いられるにも関わらず、シリコン酸化膜を選択
的に除去し得るエッチング条件が用いられるため、メモ
リセル部およびロジック回路部の双方において、自己整
合的に適正な位置にコンタクトホール46を開口するこ
とができる。
【0059】コンタクトホール46を自己整合的に形成
する際に、個々のコンタクトホール46に比して十分に
大きなマスクパターン84が用いられる場合、個々のコ
ンタクトホール46とほぼ大きさが同じマスクパターン
48(図29(a)〜図29(c)参照)が用いられる
場合に比して、より大きなプロセスマージンを確保する
ことができる。従って、本実施形態の製造方法によれ
ば、従来の製造方法に比してより安定的に、適正なコン
タクトホール46を形成することができる。
【0060】また、上記の如く、本実施形態では、メモ
リセル部のみならずロジック回路部においてもコンタク
トホール46が自己整合的に適正な位置に形成される。
このため、本実施形態では、ロジック回路部において、
コンタクトホール46の位置ずれを想定したマージンを
十分に小さくすることができる。従って、本実施形態の
製造方法によれば、ロジック回路部のコンタクトホール
の位置が写真製版の精度により決定される場合に比し
て、ロジック回路部の更なる微細化に対応することがで
きる。
【0061】ステップ13:図9(a)〜図9(c)に
示すように、コンタクトホール46の底部に残存してい
たシリコン酸化膜78およびシリコン窒化膜32がドラ
イエッチングによって除去される。次に、NMOSトラ
ンジスタ部およびPMOSトランジスタ部に、それぞれ
N型不純物(P,Asなど)およびP型不純物(B,BF2
ど)を注入する。その結果、NMOSトランジスタ部に
はN−領域36とN+領域38とが形成され、PMOS
トランジスタ部にはP−領域40とP+領域42とが形
成される。
【0062】ステップ14:図10(a)〜図10
(c)に示すように、半導体ウェハの全面にポリシリコ
ン膜86が堆積される。 ステップ15:メモリセル部およびNMOSトランジス
タ部に、マスクを用いてN型不純物(P,Asなど)が注
入される。 ステップ16:PMOSトランジスタ部に、マスクを用
いてP型不純物(B,BF2)が注入される。 ステップ17:上記の処理に続いてよりポリシリコン膜
86に注入された不純物を活性化させるため所定の熱処
理が実行される。その結果、メモリセル部およびNMO
Sトランジスタ部では、ポリシリコン膜86がN型半導
体となり、PMOSトランジスタ部ではポリシリコン膜
86がP型半導体となる。
【0063】ステップ18:図11(a)〜図11
(c)に示すように、サイドウォール34が露出するま
で半導体ウェハの全面がCMPにより研磨される。その
結果、コンタクトホール46の内部に、独立したコンタ
クトプラグ50が形成される(図16(a)〜図16
(c)のレイアウト参照)。
【0064】上述の如く、本実施形態の製造方法によれ
ば、シリコン基板10の上に先ず第1層間絶縁膜44を
形成し(ステップ1〜5)、その第1層間絶縁膜44に
埋め込むようにTG33を形成することができる(ステ
ップ6〜11)。更に、本実施形態の製造方法によれ
ば、TG33が形成された後、第1層間絶縁膜44に埋
め込むようにコンタクトプラグ50を形成することがで
きる。
【0065】つまり、本実施形態の製造方法では、TG
33およびコンタクトプラグ50を形成する過程で、隣
接するTG33間にシリコン酸化膜を堆積させる必要が
生じない。この場合、第1層間絶縁膜44の膜質を劣化
させることなく、DRAM混載デバイスの微細化、すな
わち、TG33のアスペクト比(幅に対する高さの比)
の増大に対処することが可能となる。従って、本実施形
態の製造方法によれば、TG33を形成した後に、隣接
TG33間にシリコン酸化膜を堆積させる手法がとられ
る場合に比して、DRAM混載デバイスを安定的に製造
することができる。
【0066】ステップ19:コンタクトプラグ50が形
成された後、半導体ウェハの全面にはCo膜88が形成さ
れる。 ステップ20:半導体ウェハに対して所定の熱処理が施
されることにより、シリコンの露出部分とCo膜88とを
反応させる。その結果、シリコンの露出部分のみに、自
己整合的にCoとSiのシリサイド膜、すなわち、CoSi2
どのサリサイド膜90が形成される。 ステップ21:サリサイド膜90が形成された後、半導
体ウェハ上に残存する未反応のCo膜88が除去される。
その結果、図12(a)〜図12(c)に示す状態が形
成される。
【0067】ステップ22:図13(a)〜図13
(c)に示すように、半導体ウェハの全面に第2層間絶
縁膜52が堆積される。 ステップ23:メモリセル部、NMOSトランジスタ
部、およびPMOSトランジスタ部において、コンタク
トプラグ50とビット線とを導通させるためのBLコン
タクト54が形成される。BLコンタクト54は、図1
7(a)〜図17(c)中に符号56を付して表すマス
クパターン(コンタクトプラグ50に比して小さな径縮
小マスクパターン)を用いて形成される。 ステップ24:BLコンタクト54の底部、および第2
層間絶縁膜52の表面にバリアメタル92(TiN、Ti、W
Nなど)を形成する。次いで、バリアメタル92上に、
CVD法またはスパッタ法によりメタル膜94(W、A
l、AlCuなど)を堆積させる。 ステップ25:第2層間絶縁膜52の上層において、メ
タル膜94およびバリアメタル92を所望の形状にパタ
ーニングすることによりビット線60を形成する。
【0068】ステップ26:図14(a)〜図14
(c)に示すように、ビット線60の上層に第3層間絶
縁膜62が形成される。 ステップ27:メモリセル部において、第2および第3
層間絶縁膜52,62を貫通してコンタクトプラグ50
の上部に開口するキャパシタコンタクト64が形成され
る。キャパシタコンタクト64は、図17(a)〜図1
7(c)中に符号66を付して表すマスクパターン(コ
ンタクトプラグ50に比して小さな径縮小マスクパター
ン)を用いて形成される。
【0069】ステップ28:半導体ウェハの全面にバリ
アメタル96(TiN、Ti、WNなど)が堆積される。次い
で、CVD法またはスパッタ法により半導体ウェハの全
面にWやAlなどのメタル膜96が堆積される。 ステップ29:CMP法などにより第3層間絶縁膜62
の表面に堆積されたバリアメタル96およびメタル膜9
6が除去される。その結果、キャパシタコンタクト64
の中に、バリアメタル96と導電性のコンタクトプラグ
68とが埋め込まれる。
【0070】ステップ30:第3層間絶縁膜62の上に
第4層間絶縁膜70が形成される。メモリセル部には、
コンタクトプラグ68と導通するキャパシタ下部電極7
2、下部電極72を被う高誘電率キャパシタ絶縁膜7
4、および絶縁膜74を被うキャパシタ上部電極76が
形成される。尚、下部電極72および上部電極76は、
W,Ti,TiN,Ru,RuO2,Ir,IrO2などにより形成され
る。また、キャパシタ絶縁膜74は、Ta2O5,SrTiO,Ba
SrTiOなどにより形成される。本実施形態の製造方法で
は、上述した一連の処理が実行されることにより、CO
B構造のDRAMを備えるメモリ混載デバイスが製造さ
れる。
【0071】実施の形態2.次に、図18(a)〜図1
8(c)を参照して本発明の実施の形態2の製造方法に
ついて説明する。本実施形態の製造方法は、ステップ9
〜10-3の処理を除き、実施の形態1の場合と同様であ
る。実施の形態1において、ステップ9(図5(a)〜
図5(c)参照)では、PMOSのチャネル22を形成
するため、PMOSトランジスタ部にN型不純物が注入
される。
【0072】本実施形態では、ステップ9において、P
MOSトランジスタ部に、先ず30〜100nmの深さで
N型不純物(P,Asなど)が注入され、次いで5nm〜
50nmの深さでP型不純物(B,BF2など)が注入され
る。その結果、PMOSトランジスタ部のTG33の下
部には、N型半導体の埋め込みチャネル22AとP型半
導体のカウンターチャネル22Bとが形成される。つま
り、本実施形態の製造方法では、PMOSトランジスタ
部に、埋め込みチャネル型PMOSが形成される。
【0073】実施の形態1において、ステップ10で
は、半導体ウェハの全面に先ず不純物を含有しないポリ
シリコン膜82が堆積される(図6(a)〜図6(c)
参照)。そして、ステップ10-1〜10-3において、メ
モリセル部およびNMOSトランジスタ部のポリシリコ
ン膜82がN型半導体とされ、一方、PMOSトランジ
スタ部のポリシリコン膜82がP型半導体とされる。
【0074】本実施形態において、PMOSトランジス
タ部には、上記の如く埋め込みチャネル型PMOSが形
成されている。この場合、PMOSトランジスタ部のゲ
ート電極膜26はN型半導体とすることができる。この
ため、本実施形態の製造方法では、ステップ10におい
て、N型不純物(P,Asなど)を含むドープトポリシリ
コンを半導体ウェハの全面に堆積させてポリシリコン膜
82を形成したうえで、実施の形態1におけるステップ
10-1〜10-3を省略することができる。このため、本
実施形態の製造方法によれば、実施の形態1の場合に比
して更に簡便に微細なDRAM混載デバイスを製造する
ことができる。
【0075】実施の形態3.次に、図19(a)〜図1
9(c)を参照して本発明の実施の形態3の製造方法に
ついて説明する。本実施形態の製造方法は、ステップ1
0の処理を除き、実施の形態1の場合と同様である。実
施の形態1において、ステップ10(図6(a)〜図6
(c)参照)では、CVD法によりゲート絶縁膜24が
形成される。これに対して、本実施形態では、ステップ
10において、熱酸化法、或いは熱酸化窒化法によりゲ
ート絶縁膜24Aが形成される。本実施形態の製造方法
によっても、実施の形態1の場合と同様に、微細なDR
AM混載デバイスを安定的に製造することができる。
【0076】実施の形態4.次に、図20(a)〜図2
0(c)を参照して本発明の実施の形態4の製造方法に
ついて説明する。本実施形態の製造方法は、実施の形態
2の製造方法と実施の形態3の製造方法との組み合わせ
である。すなわち、本実施形態の製造方法では、PMO
Sトランジスタ領域に埋め込みチャネル22Aとカウン
ターチャネル22Bが形成されると共に、熱酸化法、或
いは熱酸化窒化法によりゲート絶縁膜24Aが形成され
る。本実施形態の製造方法によっても、実施の形態1の
場合と同様に、微細なDRAM混載デバイスを安定的に
製造することができる。
【0077】実施の形態5.次に、図21(a)〜図2
1(c)を参照して本発明の実施の形態5の製造方法に
ついて説明する。本実施形態の製造方法は、実施の形態
3の製造方法の変形例である。すなわち、実施の形態3
の製造方法では、ステップ11(図7(a)〜図7
(c)参照)の処理に次いで以下の処理が実行される。
【0078】ステップ11−1:半導体ウェハの全面に
スパッタ法によりCo膜を形成する。 ステップ11−2:半導体ウェハに対して所定の熱処理
を施して、シリコンの露出部分に自己整合的にCoとSiの
サリサイド膜90を形成する。 ステップ11−3:半導体ウェハ上に残存する未反応の
Co膜をウェットエッチングにより除去する。
【0079】以後、ステップ12〜18の処理が実行さ
れる。この場合、ステップ18が終了した段階で(図1
1(a)〜図11(c)参照)、ゲート電極膜26の表
面はサリサイド膜90で被われている。本実施形態にお
いて、ステップ19〜21(図12(a)〜図12
(c)参照)の処理は省略される。
【0080】本実施形態の製造方法では、ステップ23
(図13(a)〜図13(c)参照)でBLコンタクト
54が形成された後、以下の処理が実行される。 ステップ23−1:半導体ウェハの全面にスパッタ法に
よりCo膜を形成する。 ステップ23−2:半導体ウェハに対して所定の熱処理
を施して、シリコンの露出部分のみに、すなわち、BL
コンタクト54の底部のみにサリサイド膜90を形成す
る。 ステップ23−3:第2層間絶縁膜52の上に残存する
未反応のCo膜をウェットエッチングにより除去する。
【0081】上記の処理に次いで、ステップ24〜27
の処理が実行される。ステップ28の処理、すなわち、
キャパシタコンタクト64の底部にバリアメタル96を
形成する処理は省略される。また、ステップ29の処
理、すなわち、WやAlでコンタクトプラグ68を形成す
る処理は以下の処理に置き換えられる。 ステップ29−1:キャパシタコンタクト64の内部に
ポリシリコンでコンタクトプラグ68Aを形成する。
【0082】更に、本実施形態では、メモリセル部にキ
ャパシタを形成するためのステップ30の処理が、以下
の処理に置き換えられる。 ステップ30−1:第4層間絶縁膜70にキャパシタ収
容スペースを設けてその中にN型不純物を含むドープト
ポリシリコンでキャパシタ下部電極72Aを形成する。 ステップ30−2:下部電極72Aを被うように、SiON
膜などでキャパシタ絶縁膜74Aを形成する。 ステップ30−3:キャパシタ絶縁膜74Aの上層に、
N型不純物を含むドープトポリシリコンでキャパシタ上
部電極76Aを形成する。
【0083】本実施形態では、上記の如く、キャパシタ
コンタクト64の底部にバリアメタル96を形成する工
程を省略することができる。このため、本実施形態の製
造方法によれば、微細なDRAM混載デバイスを、実施
の形態3の場合に比して更に簡便に製造することができ
る。
【0084】実施の形態6.次に、図22(a)〜図2
2(c)を参照して本発明の実施の形態6の製造方法に
ついて説明する。本実施形態の製造方法は、実施の形態
4の製造方法と実施の形態5の製造方法との組み合わせ
である。すなわち、本実施形態では、PMOSトランジ
スタ領域に埋め込みチャネル22Aとカウンターチャネ
ル22Bが形成されると共に、熱酸化法、或いは熱酸化
窒化法によりゲート絶縁膜24Aが形成される。更に、
本実施形態では、キャパシタコンタクト64の内部に、
コンタクトプラグ50と直接接触するポリシリコン製の
コンタクトプラグ68Aが形成される。本実施形態の製
造方法によっても、実施の形態4の場合と同様の効果を
得ることができる。
【0085】実施の形態7.次に、図23(a)〜図2
3(c)を参照して本発明の実施の形態7の製造方法に
ついて説明する。本実施形態の製造方法は、実施の形態
1の製造方法と実施の形態5の製造方法との組み合わせ
である。本実施形態の製造方法によっても、実施の形態
1の場合と同様の効果を得ることができる。
【0086】実施の形態8.次に、図24(a)〜図2
4(c)を参照して本発明の実施の形態8の製造方法に
ついて説明する。本実施形態の製造方法は、実施の形態
2の製造方法と実施の形態5の製造方法との組み合わせ
である。本実施形態の製造方法によっても、実施の形態
2の場合と同様の効果を得ることができる。
【0087】実施の形態9.次に、図25(a)〜図2
5(c)を参照して本発明の実施の形態9の製造方法に
ついて説明する。本実施形態の製造方法は、実施の形態
1の製造方法の変形例である。すなわち、本実施形態で
は、実施の形態1のステップ10の処理(図6(a)〜
図6(c)参照)に代えて以下の処理が実行される。
【0088】ステップ10-4:半導体ウェハの全面にC
VD法により、高誘電率ゲート絶縁膜24B(Ta2O5,S
rTiO,BaSrTiOなど)が形成される。 ステップ10-5:高誘電率ゲート絶縁膜24Bの上層に
バリアメタル98(Ti,TiN,WN,Ru,RuO2,Ir,IrO2
など)が形成される。 ステップ10-5:バリアメタル98の上層にメタル系ゲ
ート電極膜100(W,Al,AlCu,Cuなど)が形成され
る。
【0089】また、本実施形態では、実施の形態1にお
けるステップ13に次いで(図9(a)〜図9(c)参
照)、ステップ14〜18に代えて以下の処理が実行さ
れる。 ステップ13-1:半導体ウェハの全面にバリアメタル1
02(Ti,TiNなど)と、コンタクトプラグ用メタル材
料104(W,Alなど)とを堆積させる。 ステップ13-2:CMPにより不要な部分を除去するこ
とによりメタル系コンタクトプラグ50Aを形成する。
【0090】コンタクトプラグ50Aがメタル系材料で
形成される場合、その表面にシリサイド膜等を形成する
必要がない。このため、本実施形態では、実施の形態1
におけるステップ19〜21の処理を省略することがで
きる。従って、本実施形態の製造方法によれば、微細な
DRAM混載デバイスを実施の形態1の場合に比して更
に簡便に形成することができる。
【0091】実施の形態10.次に、図26(a)〜図
26(c)を参照して本発明の実施の形態10の製造方
法について説明する。本実施形態の製造方法は、実施の
形態2の製造方法と実施の形態9の製造方法との組み合
わせである。本実施形態の製造方法によっても、実施の
形態2の場合と同様の効果を得ることができる。
【0092】上述した実施の形態9および10では、半
導体ウェハ上に形成された溝の中にメタル材料を埋め込
み、CMPなどの手法でその表面を平坦化することによ
り、メタル系のコンタクトプラグ50Aやメタル系ゲー
ト電極膜100が形成されている。レジストや酸化膜を
マスクとするエッチングによってメタル系材料を制度良
くパターニングする処理は、技術的に高い難易度が伴
う。これに対して、実施の形態9または10の手法で
は、それらを容易に形成することができる。このよう
に、上述した実施の形態9又は10の手法によれば、メ
タル系の電極等を容易に形成し得るという効果も得るこ
とができる。
【0093】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項1
または16記載の発明によれば、自己整合的に形成した
コンタクトプラグの上に径縮小コンタクトプラグを形成
することで、十分に大きな深さを有するコンタクトプラ
グを安定的に形成することができる。また、本発明で
は、隣接するトランスファゲート間を埋めるように層間
絶縁膜を形成する必要がないため、半導体装置の高度な
微細化に対応することができる。
【0094】請求項2または18記載の発明によれば、
ビット線およびキャパシタを有するメモリセル部におい
て、請求項1または16記載の発明と同様の効果を得る
ことができる。
【0095】請求項3または19記載の発明によれば、
コンタクトプラグ、径縮小コンタクトプラグ、およびキ
ャパシタの下部電極を全てドープトシリコンで実現しつ
つ、請求項1または16記載の発明と同様の効果を確保
することができる。
【0096】請求項4または20記載の発明によれば、
キャパシタ下部電極およびキャパシタ上部電極をドープ
トシリコンで形成し、かつ、キャパシタ絶縁膜をSiONで
形成しつつ、請求項1または16記載の発明と同様の効
果を確保することができる。
【0097】請求項5、9、21または24記載の発明
によれば、ビット線を有するロジック回路部において請
求項1または16記載の発明と同様の効果を得ることが
できる。
【0098】請求項6または10記載の発明によれば、
CMOSトランジスタを備えるロジック回路部において
請求項1または16記載の発明と同様の効果を得ること
ができる。
【0099】請求項7、11、22または25記載の発
明によれば、CMOSトランジスタ、およびCMOSト
ランジスタを動作させるための配線構造を、効率的にロ
ジック回路部に形成することができる。
【0100】請求項8または23記載の発明によれば、
CMOSトランジスタを構成するNMOSトランジスタ
およびPMOSトランジスタの一方が埋め込みチャネル
型MOSトランジスタとされる。このため、本発明によ
れば、CMOSトランジスタを動作させるための配線構
造を容易に実現することができる。
【0101】請求項12または26記載の発明によれ
ば、コンタクトプラグおよびゲート電極層がドープトシ
リコンで形成され、かつ、径縮小コンタクトプラグがメ
タルで構成される構造において、請求項1または16記
載の発明と同様の効果を得ることができる。
【0102】請求項13または27記載の発明によれ
ば、ゲート電極をメタル材料で形成しつつ、請求項1ま
たは16記載の発明と同様の効果を得ることができる。
【0103】請求項14、15、28または29記載の
発明によれば、CVD法、熱酸化法、或いは熱酸化窒化
法により、メモリセル部を形成する過程において、サイ
ドウォールの間に露出したシリコン基板の表面に適切に
ゲート絶縁膜を形成することができる。
【0104】請求項17記載の発明によれば、形成すべ
きコンタクトホールに比して十分に大きな開口を有する
マスクパターンを用いて自己整合的に適正にコンタクト
ホールを形成することができる。コンタクトホールの開
口に関するプロセスマージンは、マスクパターンが大き
いほど確保し易い。従って、本発明によれば、コンタク
トホールの開口処理を容易化することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その1)である。
【図2】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その2)である。
【図3】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その3)である。
【図4】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その4)である。
【図5】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その5)である。
【図6】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その6)である。
【図7】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その7)である。
【図8】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その8)である。
【図9】 本発明の実施の形態1の半導体装置の製造方
法の流れを説明するための図(その9)である。
【図10】 本発明の実施の形態1の半導体装置の製造
方法の流れを説明するための図(その10)である。
【図11】 本発明の実施の形態1の半導体装置の製造
方法の流れを説明するための図(その11)である。
【図12】 本発明の実施の形態1の半導体装置の製造
方法の流れを説明するための図(その12)である。
【図13】 本発明の実施の形態1の半導体装置の製造
方法の流れを説明するための図(その13)である。
【図14】 本発明の実施の形態1の半導体装置の製造
方法の流れを説明するための図(その14)である。
【図15】 本発明の実施の形態1の半導体装置のレイ
アウトを説明するための図(その1)である。
【図16】 本発明の実施の形態1の半導体装置のレイ
アウトを説明するための図(その2)である。
【図17】 本発明の実施の形態1の半導体装置のレイ
アウトを説明するための図(その3)である。
【図18】 本発明の実施の形態2の半導体装置の製造
方法を説明するための図である。
【図19】 本発明の実施の形態3の半導体装置の製造
方法を説明するための図である。
【図20】 本発明の実施の形態4の半導体装置の製造
方法を説明するための図である。
【図21】 本発明の実施の形態5の半導体装置の製造
方法を説明するための図である。
【図22】 本発明の実施の形態6の半導体装置の製造
方法を説明するための図である。
【図23】 本発明の実施の形態7の半導体装置の製造
方法を説明するための図である。
【図24】 本発明の実施の形態8の半導体装置の製造
方法を説明するための図である。
【図25】 本発明の実施の形態9の半導体装置の製造
方法を説明するための図である。
【図26】 本発明の実施の形態10の半導体装置の製
造方法を説明するための図である。
【図27】 従来の半導体装置の製造方法を説明するた
めの図である。
【図28】 従来の半導体装置のレイアウトを説明する
ための図(その1)である。
【図29】 従来の半導体装置のレイアウトを説明する
ための図(その2)である。
【図30】 従来の半導体装置のレイアウトを説明する
ための図(その3)である。
【符号の説明】
10 シリコン基板、 13 活性領域、 18,
20,22 チャネル、 22A 埋め込みチャネ
ル、 22B カウンターチャネル、 24;24
A;24B ゲート絶縁膜、 33 トランスファゲ
ート(TG) 34 サイドウォール、 44 第1層間絶縁膜、
45 トランスファゲート収容溝、 46 コンタク
トホール、 50,68;68A コンタクトプラ
グ、 52 第2層間絶縁膜、 60 ビット線、
62 第3層間絶縁膜、 70 第4層間絶縁
膜、 72;72A キャパシタ下部電極、74;7
4A キャパシタ絶縁膜、 76;76A キャパシ
タ上部電極、 80 シリコン窒化膜、 82
ポリシリコン膜、 56,66,84 マスクパター
ン、 86 ポリシリコン膜、 88 Co膜、
90サリサイド膜、 92;98 バリアメタル、
94 メタル膜、 100 メタル系ゲート電極
膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/092 H01L 27/10 621C Fターム(参考) 4M104 BB01 BB40 CC01 CC05 DD02 DD04 DD08 DD16 DD19 DD82 EE03 EE09 EE16 EE17 GG16 HH14 5F033 HH04 HH08 HH09 HH18 HH19 HH33 HH34 JJ01 JJ04 JJ08 JJ09 JJ18 JJ19 JJ26 JJ33 JJ34 KK01 LL04 NN06 NN07 PP06 PP15 QQ09 QQ10 QQ48 QQ59 QQ65 QQ70 QQ73 RR04 RR06 RR15 SS04 TT07 TT08 VV16 XX03 XX15 5F048 AA01 AB01 AB03 AC03 AC10 BA01 BB04 BB06 BB07 BB08 BB09 BB11 BB12 BB14 BC06 BE03 BF02 BF04 BF05 BF06 BF07 BF12 BF16 DA25 DA27 DA30 5F083 AD10 AD24 AD48 JA04 JA05 JA06 JA14 JA31 JA36 JA37 JA39 JA40 JA43 JA53 MA06 MA17 MA19 PR03 PR21 PR29 PR40

Claims (29)

    【特許請求の範囲】
  1. 【請求項1】 トランスファゲートに隣接するコンタク
    トプラグを有する半導体装置であって、 前記トランスファゲートは、ゲート絶縁膜と、ゲート電
    極層と、それらの側面を被うサイドウォールとを有し、 前記コンタクトプラグは、前記トランスファゲートと同
    じ高さを有し、かつ、全高において前記トランスファゲ
    ートに隣接し、更に、 前記トランスファゲートの表面および前記コンタクトプ
    ラグの表面と同一面をなす表面を有する第1層間絶縁膜
    と、 前記第1層間絶縁膜の上に形成される第2層間絶縁膜
    と、 前記コンタクトプラグに比して小さく、前記第2層間絶
    縁膜を貫通して前記コンタクトプラグと導通する径縮小
    コンタクトプラグと、 を備えることを特徴とする半導体装置。
  2. 【請求項2】 複数のメモリセルを有するメモリセル部
    を有し、当該メモリセル部は、 前記トランスファゲート、前記コンタクトプラグ、前記
    第1および第2層間絶縁膜に加えて、前記第2層間絶縁
    膜の上に形成されるビット線と、前記ビット線を被うよ
    うに前記第2層間絶縁膜の上に形成される第3層間絶縁
    膜と、前記第3層間絶縁膜の上に形成されるキャパシタ
    とを備え、更に、 前記径縮小コンタクトプラグとして、前記第2層間絶縁
    膜を貫通して前記コンタクトプラグと前記ビット線とを
    導通させるビット線用コンタクトプラグと、前記第2お
    よび第3層間絶縁膜を貫通して前記コンタクトプラグと
    キャパシタとを導通させるキャパシタ用コンタクトプラ
    グとを有することを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】 前記ゲート電極層は、不純物を含有する
    ドープトシリコン層と、当該ドープトシリコン層の表面
    を覆うシリサイド膜とを有し、 前記キャパシタに対応するコンタクトプラグ、前記キャ
    パシタ用コンタクトプラグ、および前記キャパシタの下
    部電極は、何れも不純物を有するドープトシリコンで形
    成され、 前記ビット線に対応するコンタクトプラグは、不純物を
    含有するドープトシリコン層と、前記ビット線用コンタ
    クトプラグと接する部位にのみ形成されるシリサイド膜
    とを有し、 前記ビット線用コンタクトプラグは、前記コンタクトプ
    ラグと接するバリアメタルと、当該バリアメタルの上に
    形成されるメタル層とを有することを特徴とする請求項
    2記載の半導体装置。
  4. 【請求項4】 前記キャパシタは、SiONで構成されるキ
    ャパシタ絶縁膜と、不純物を含有するドープトシリコン
    で構成される上部電極とを備えることを特徴とする請求
    項3記載の半導体装置。
  5. 【請求項5】 複数のトランジスタを含むロジック回路
    部を有し、当該ロジック回路部は、 前記トランスファゲート、前記コンタクトプラグ、前記
    第1および第2層間絶縁膜に加えて、前記第2層間絶縁
    膜の上に形成されるビット線を備え、更に、 前記径縮小コンタクトプラグとして、前記第2層間絶縁
    膜を貫通して前記コンタクトプラグと前記ビット線とを
    導通させるビット線用コンタクトプラグを有することを
    特徴とする請求項2乃至4の何れか1項記載の半導体装
    置。
  6. 【請求項6】 前記ロジック回路部は、CMOSトラン
    ジスタを構成するNMOSトランジスタとPMOSトラ
    ンジスタとを有することを特徴とする請求項5記載の半
    導体装置。
  7. 【請求項7】 前記NMOSトランジスタに対応して設
    けられるコンタクトプラグおよびゲート電極層はN型不
    純物を含むドープトシリコン層を有し、 前記PMOSトランジスタに対応して設けられるコンタ
    クトプラグおよびゲート電極層はP型不純物を含むドー
    プトシリコン層を有することを特徴とする請求項6記載
    の半導体装置。
  8. 【請求項8】 前記メモリセル部は、第1導電型のトラ
    ンジスタを備え、 前記NMOSトランジスタおよび前記PMOSトランジ
    スタのうち、前記第1導電型と異なる導電型を有するも
    のは、前記第1導電型の半導体に調製された埋め込みチ
    ャネルと、第2導電型に調製された半導体により前記埋
    め込みチャネルの表面付近に形成されたカウンターチャ
    ネルとを有し、 前記NMOSトランジスタに対応して設けられるコンタ
    クトプラグはN型不純物を含むドープトシリコン層を有
    し、 前記PMOSトランジスタに対応して設けられるコンタ
    クトプラグはP型不純物を含むドープトシリコン層を有
    し、更に、 前記NMOSトランジスタに対応して設けられるゲート
    電極層、並びに前記PMOSトランジスタに対応して設
    けられるゲート電極層は、何れも前記第1導電型の不純
    物を含むドープトシリコン層を有することを特徴とする
    請求項6記載の半導体装置。
  9. 【請求項9】 複数のトランジスタを含むロジック回路
    部を有し、当該ロジック回路部は、 前記トランスファゲート、前記コンタクトプラグ、前記
    第1および第2層間絶縁膜に加えて、前記第2層間絶縁
    膜の上に形成されるビット線を備え、更に、 前記径縮小コンタクトプラグとして、前記第2層間絶縁
    膜を貫通して前記コンタクトプラグと前記ビット線とを
    導通させるビット線用コンタクトプラグを有することを
    特徴とする請求項1記載の半導体装置。
  10. 【請求項10】 前記ロジック回路部は、CMOSトラ
    ンジスタを構成するNMOSトランジスタとPMOSト
    ランジスタとを有することを特徴とする請求項9記載の
    半導体装置。
  11. 【請求項11】 前記NMOSトランジスタに対応して
    設けられるコンタクトプラグおよびゲート電極層はN型
    不純物を含むドープトシリコン層を有し、 前記PMOSトランジスタに対応して設けられるコンタ
    クトプラグおよびゲート電極層はP型不純物を含むドー
    プトシリコン層を有することを特徴とする請求項10記
    載の半導体装置。
  12. 【請求項12】 前記コンタクトプラグおよび前記ゲー
    ト電極層は、不純物を含有するドープトシリコン層と、
    当該ドープトシリコン層の表面を覆うシリサイド膜とを
    有し、 前記径縮小コンタクトプラグは、前記シリサイド膜と接
    するバリアメタルと、当該バリアメタルの上に形成され
    るメタル層とを有することを特徴とする請求項1乃至1
    1の何れか1項記載の半導体装置。
  13. 【請求項13】 前記トランスファゲートのゲート電極
    層は、メタル層と、当該メタル層を取り囲むバリアメタ
    ルとを有することを特徴とする請求項1乃至11の何れ
    か1項記載の半導体装置。
  14. 【請求項14】 前記トランスファゲートのゲート酸化
    膜は、CVD法で形成されたCVD絶縁膜であることを
    特徴とする請求項1乃至13の何れか1項記載の半導体
    装置。
  15. 【請求項15】 前記トランスファゲートのゲート絶縁
    膜は、熱酸化法で形成された熱酸化膜、或いは熱酸化窒
    化法で形成された熱酸化窒化膜であることを特徴とする
    請求項1乃至13の何れか1項記載の半導体装置。
  16. 【請求項16】 トランスファゲートに隣接するコンタ
    クトプラグを有する半導体装置の製造方法であって、 シリコン基板の上に第1層間絶縁膜を成膜するステップ
    と、 前記第1層間絶縁膜にトランスファゲート収容溝を形成
    するステップと、 前記トランスファゲート収容溝の中に、トランスファゲ
    ートのサイドウォールを形成するステップと、 前記サイドウォールの間に挟まれた空間内にトランスフ
    ァゲートのゲート絶縁膜とゲート電極層とを形成するス
    テップと、 前記トランスファゲートを構成する材質に対して前記第
    1層間絶縁膜を高い選択比で除去し得る条件で、前記第
    1層間絶縁膜の前記トランスファゲートに隣接する部分
    をエッチングすることにより、前記トランスファゲート
    に隣接するコンタクトホールを自己整合的に形成するス
    テップと、 前記コンタクトホールの中にコンタクトプラグを形成す
    るステップと、 前記第1層間絶縁膜、前記コンタクトプラグ、および前
    記トランスファゲートの上層に第2層間絶縁膜を形成す
    るステップと、 前記コンタクトプラグに比して小さく、かつ、前記コン
    タクトプラグに通じる径縮小コンタクトホールを前記第
    2層間絶縁膜に形成するステップと、 前記径縮小コンタクトホールの中に前記コンタクトプラ
    グと導通する径縮小コンタクトプラグを形成するステッ
    プと、 を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項17】 前記コンタクトホールを形成するステ
    ップは、少なくとも2つのコンタクトホールに跨る開口
    を有するマスクパターンを用いて前記第1層間絶縁膜を
    エッチングするステップを含むことを特徴とする請求項
    16記載の半導体装置の製造方法。
  18. 【請求項18】 前記半導体装置は複数のメモリセルを
    有するメモリセル部を備え、 前記メモリセル部において、第2層間絶縁膜の上にビッ
    ト線を形成するステップと、 前記ビット線を被うように前記第2層間絶縁膜の上に第
    3層間絶縁膜を形成するステップと、 前記メモリセル部において、前記第3層間絶縁膜の上に
    キャパシタを形成するステップとを更に含み、 前記径縮小コンタクトプラグを形成するステップは、 前記メモリセル部において、前記第2層間絶縁膜を貫通
    して前記コンタクトプラグと前記ビット線とを導通させ
    るビット線用コンタクトプラグを形成するサブステップ
    と、 前記メモリセル部において、前記第2および第3層間絶
    縁膜を貫通して前記コンタクトプラグとキャパシタとを
    導通させるキャパシタ用コンタクトプラグを形成するサ
    ブステップとを含むことを特徴とする請求項17記載の
    半導体装置の製造方法。
  19. 【請求項19】 前記キャパシタに対応するコンタクト
    プラグ、前記キャパシタ用コンタクトプラグ、および前
    記キャパシタの下部電極は、何れも不純物を有するドー
    プトシリコンで形成され、 前記ビット線に対応するコンタクトプラグは、不純物を
    含有するドープトシリコン層と、前記ビット線用コンタ
    クトプラグと接する部位にのみ形成されるシリサイド膜
    とで形成され、 前記ビット線用コンタクトプラグは、前記コンタクトプ
    ラグと接するバリアメタルと、当該バリアメタルの上に
    形成されるメタル層とで形成されることを特徴とする請
    求項17または18項記載の半導体装置の製造方法。
  20. 【請求項20】 前記キャパシタを形成するステップ
    は、 SiONでキャパシタ絶縁膜を形成するサブステップと、 不純物を含有するドープトシリコンで上部電極を形成す
    るサブステップとを含むことを特徴とする請求項19記
    載の半導体装置の製造方法。
  21. 【請求項21】 前記半導体装置は複数のメモリセルを
    有するロジック回路部を備え、 前記ロジック回路部において、第2層間絶縁膜の上にビ
    ット線を形成するステップと、 前記ビット線を被うように前記第2層間絶縁膜の上に第
    3層間絶縁膜を形成するステップとを更に含み、 前記径縮小コンタクトプラグを形成するステップは、 前記ロジック回路部において、前記第2層間絶縁膜を貫
    通して前記コンタクトプラグと前記ビット線とを導通さ
    せるビット線用コンタクトプラグを形成するサブステッ
    プを含むことを特徴とする請求項18乃至20の何れか
    1項記載の半導体装置の製造方法。
  22. 【請求項22】 前記ロジック回路部は、NMOSトラ
    ンジスタを有するNMOSトランジスタ部と、PMOS
    トランジスタを有するPMOSトランジスタ部とを有
    し、 前記NMOSトランジスタ部に、N型半導体に調製され
    たソースドレイン領域とP型半導体に調製されたチャネ
    ルとを形成するステップと、 前記PMOSトランジスタ部に、P型半導体に調製され
    たソースドレイン領域とN型半導体に調製されたチャネ
    ルとを形成するステップとを更に含み、 前記コンタクトプラグを形成するステップは、前記コン
    タクトホールに不純物を含まないシリコン膜を埋め込む
    サブステップと、NMOSトランジスタに対応するコン
    タクトホールに埋め込まれた前記シリコン膜にN型不純
    物を注入するサブステップと、PMOSトランジスタに
    対応するコンタクトホールに埋め込まれた前記シリコン
    膜にP型不純物を注入するサブステップとを含むことを
    特徴とする請求項21記載の半導体装置の製造方法。
  23. 【請求項23】 前記メモリセル部は第1導電型のトラ
    ンジスタを有し、 前記ロジック回路部は、NMOSトランジスタを有する
    NMOSトランジスタ部と、PMOSトランジスタを有
    するPMOSトランジスタ部とを有し、 前記メモリセル部に、前記第1導電型の半導体に調製さ
    れたソースドレイン領域と第2導電型の半導体に調製さ
    れたチャネルとを形成するステップと、 前記NMOSトランジスタ部および前記PMOSトラン
    ジスタ部のうち、前記第1導電型のトランジスタを形成
    すべき側に、前記第1導電型の半導体に調製されたソー
    スドレイン領域と前記第2導電型の半導体に調製された
    チャネルとを形成するステップと、 前記NMOSトランジスタ部および前記PMOSトラン
    ジスタ部のうち、前記第2導電型のトランジスタを形成
    すべき側に、前記第2導電型の半導体に調製されたソー
    スドレイン領域と、前記第1導電型の半導体に調製され
    た埋め込みチャネルと、前記埋め込みチャネルの表面付
    近に位置し、第2導電型の半導体に調製されたカウンタ
    ーチャネルとを形成するステップとを更に含み、 前記コンタクトプラグを形成するステップは、前記コン
    タクトホールに前記第1導電型の不純物を含むシリコン
    膜を埋め込むサブステップを含むことを特徴とする請求
    項21記載の半導体装置の製造方法。
  24. 【請求項24】 前記半導体装置は複数のメモリセルを
    有するロジック回路部を備え、 前記ロジック回路部において、第2層間絶縁膜の上にビ
    ット線を形成するステップと、 前記ビット線を被うように前記第2層間絶縁膜の上に第
    3層間絶縁膜を形成するステップとを更に含み、 前記径縮小コンタクトプラグを形成するステップは、 前記ロジック回路部において、前記第2層間絶縁膜を貫
    通して前記コンタクトプラグと前記ビット線とを導通さ
    せるビット線用コンタクトプラグを形成するサブステッ
    プを含むことを特徴とする請求項16または17記載の
    半導体装置の製造方法。
  25. 【請求項25】 前記ロジック回路部は、NMOSトラ
    ンジスタを有するNMOSトランジスタ部と、PMOS
    トランジスタを有するPMOSトランジスタ部とを有
    し、 前記NMOSトランジスタ部に、N型半導体に調製され
    たソースドレイン領域とP型半導体に調製されたチャネ
    ルとを形成するステップと、 前記PMOSトランジスタ部に、P型半導体に調製され
    たソースドレイン領域とN型半導体に調製されたチャネ
    ルとを形成するステップとを更に含み、 前記コンタクトプラグを形成するステップは、前記コン
    タクトホールに不純物を含まないシリコン膜を埋め込む
    サブステップと、NMOSトランジスタに対応するコン
    タクトホールに埋め込まれた前記シリコン膜にN型不純
    物を注入するサブステップと、PMOSトランジスタに
    対応するコンタクトホールに埋め込まれた前記シリコン
    膜にP型不純物を注入するサブステップとを含むことを
    特徴とする請求項24記載の半導体装置の製造方法。
  26. 【請求項26】 前記ゲート電極層を形成するステップ
    は、前記サイドウォールの間に挟まれた空間内に、不純
    物を含有するドープトシリコンを埋め込むサブステップ
    を含み、 前記コンタクトプラグを形成するステップは、前記コン
    タクトホールに、不純物を含有するドープトシリコンを
    埋め込むサブステップを含み、 前記コンタクトホールが前記ドープトシリコンで埋め込
    まれた後に、半導体ウェハの全面に、シリサイド膜の基
    材となるメタルを堆積させるステップと、 半導体ウェハに所定の熱処理を施して、前記ゲート電極
    層の表面および前記コンタクトプラグの表面のみに自己
    整合的にシリサイド膜を形成するステップとを更に含
    み、 前記径縮小コンタクトプラグを形成するステップは、前
    記径縮小コンタクトホールの底部にバリアメタルを形成
    するサブステップと、前記バリアメタルの上にメタル層
    を形成するステップとを含むことを特徴とする請求項1
    6乃至25の何れか1項記載の半導体装置の製造方法。
  27. 【請求項27】 前記トランスファゲートのゲート電極
    層を形成するステップは、 前記サイドウォールに挟まれた空間内に、シリコン基板
    の露出部分を被うゲート絶縁膜を形成するサブステップ
    と、 前記サイドウォールの間に残存する空間の側面および底
    面に沿ってバリアメタルを形成するサブステップと、 前記バリアメタルに囲まれた空間にメタル材料を埋め込
    むサブステップとを含むことを特徴とする請求項16乃
    至25の何れか1項記載の半導体装置の製造方法。
  28. 【請求項28】 前記トランスファゲートのゲート絶縁
    膜は、CVD法で形成されることを特徴とする請求項1
    6乃至27の何れか1項記載の半導体装置の製造方法。
  29. 【請求項29】 前記トランスファゲートのゲート酸化
    膜は、熱酸化法或いは熱酸化窒化法で形成されることを
    特徴とする請求項16乃至27の何れか1項記載の半導
    体装置の製造方法。
JP2000220609A 2000-07-21 2000-07-21 半導体装置およびその製造方法 Withdrawn JP2002043544A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000220609A JP2002043544A (ja) 2000-07-21 2000-07-21 半導体装置およびその製造方法
US09/766,846 US6759720B2 (en) 2000-07-21 2001-01-23 Semiconductor device with transfer gate having gate insulating film and gate electrode layer
KR10-2001-0015428A KR100437435B1 (ko) 2000-07-21 2001-03-24 반도체 장치 및 그 제조 방법
TW090107043A TW478151B (en) 2000-07-21 2001-03-26 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000220609A JP2002043544A (ja) 2000-07-21 2000-07-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002043544A true JP2002043544A (ja) 2002-02-08

Family

ID=18715184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220609A Withdrawn JP2002043544A (ja) 2000-07-21 2000-07-21 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6759720B2 (ja)
JP (1) JP2002043544A (ja)
KR (1) KR100437435B1 (ja)
TW (1) TW478151B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307324B2 (en) 2004-10-22 2007-12-11 Elpida Memory, Inc. MOS transistor in an active region
US7675110B2 (en) 2004-11-08 2010-03-09 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
WO2011097802A1 (zh) * 2010-02-11 2011-08-18 中国科学院上海微系统与信息技术研究所 全包围栅cmos场效应晶体管
TWI509764B (zh) * 2010-07-15 2015-11-21 Hynix Semiconductor Inc 半導體裝置和製造其之方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7075829B2 (en) * 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
CN100336226C (zh) * 2001-12-14 2007-09-05 株式会社日立制作所 半导体器件
US7074717B2 (en) * 2003-03-04 2006-07-11 Micron Technology, Inc. Damascene processes for forming conductive structures
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
JP4221429B2 (ja) * 2005-11-04 2009-02-12 エルピーダメモリ株式会社 半導体装置の製造方法
KR100846099B1 (ko) 2007-01-30 2008-07-14 삼성전자주식회사 리세스 채널 트랜지스터를 포함하는 반도체 장치 제조 방법
JP2009253249A (ja) 2008-04-11 2009-10-29 Elpida Memory Inc 半導体装置、その製造方法、及び、データ処理システム
US8803245B2 (en) * 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US7715663B2 (en) * 2008-08-29 2010-05-11 Bae Systems Information And Electronic Systems Integration Inc. Integrated optical latch
US7693354B2 (en) * 2008-08-29 2010-04-06 Bae Systems Information And Electronic Systems Integration Inc. Salicide structures for heat-influenced semiconductor applications
US8108584B2 (en) * 2008-10-15 2012-01-31 Intel Corporation Use of completer knowledge of memory region ordering requirements to modify transaction attributes
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
JP5748195B2 (ja) 2010-11-05 2015-07-15 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置及びその製造方法
JP2012156451A (ja) * 2011-01-28 2012-08-16 Elpida Memory Inc 半導体装置及びその製造方法
JP2014049707A (ja) * 2012-09-04 2014-03-17 Ps4 Luxco S A R L 半導体装置およびその製造方法
US9135179B2 (en) * 2013-05-01 2015-09-15 Qualcomm, Incorporated System and method of arbitrating cache requests
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
US10804140B2 (en) * 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
US20220336469A1 (en) * 2021-04-19 2022-10-20 Applied Materials, Inc. System and methods for dram contact formation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
US5504031A (en) * 1995-07-03 1996-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
JPH1126757A (ja) 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
JPH11135745A (ja) 1997-10-29 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6025227A (en) * 1997-11-03 2000-02-15 Vanguard International Semiconductor Corporation Capacitor over bit line structure using a straight bit line shape
JP4404972B2 (ja) * 1998-03-30 2010-01-27 株式会社東芝 半導体記憶装置の製造方法
KR100266027B1 (ko) 1998-05-08 2000-10-02 김영환 반도체장치의 제조방법
US6174803B1 (en) * 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
JP4807894B2 (ja) * 1999-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
KR100338104B1 (ko) * 1999-06-30 2002-05-24 박종섭 반도체 소자의 제조 방법
US6100137A (en) * 1999-08-12 2000-08-08 Vanguard International Semiconductor Corporation Etch stop layer used for the fabrication of an overlying crown shaped storage node structure
US6093590A (en) * 1999-09-14 2000-07-25 Worldwide Semiconductor Manufacturing Corp. Method of fabricating transistor having a metal gate and a gate dielectric layer with a high dielectric constant

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307324B2 (en) 2004-10-22 2007-12-11 Elpida Memory, Inc. MOS transistor in an active region
US7675110B2 (en) 2004-11-08 2010-03-09 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
WO2011097802A1 (zh) * 2010-02-11 2011-08-18 中国科学院上海微系统与信息技术研究所 全包围栅cmos场效应晶体管
TWI509764B (zh) * 2010-07-15 2015-11-21 Hynix Semiconductor Inc 半導體裝置和製造其之方法
US9287395B2 (en) 2010-07-15 2016-03-15 SK Hynix Inc. Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile

Also Published As

Publication number Publication date
KR20020009388A (ko) 2002-02-01
TW478151B (en) 2002-03-01
KR100437435B1 (ko) 2004-06-25
US6759720B2 (en) 2004-07-06
US20020008324A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
JP2002043544A (ja) 半導体装置およびその製造方法
KR102044275B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
JP4456880B2 (ja) 半導体装置及びその製造方法
US6815752B2 (en) Semiconductor memory device for increasing access speed thereof
US6153510A (en) Semiconductor device and method for manufacturing the same, and semiconductor memory device and method for manufacturing the same
JP4086926B2 (ja) 半導体装置及びその製造方法
JPH10200075A (ja) 半導体集積回路装置およびその製造方法
JPH10189912A (ja) 半導体装置及びその製造方法
KR20010020983A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US6407420B1 (en) Integrated circuit device having line width determined by side wall spacer provided in openings formed in insulating film for connection conductors
JP4335490B2 (ja) 半導体装置及びその製造方法
JPH1154724A (ja) 半導体装置の製造方法
JP3943294B2 (ja) 半導体集積回路装置
US6661048B2 (en) Semiconductor memory device having self-aligned wiring conductor
JP2002198520A (ja) 半導体装置およびその製造方法
KR100273987B1 (ko) 디램 장치 및 제조 방법
US6228711B1 (en) Method of fabricating dynamic random access memory
JP2001257325A (ja) 半導体記憶装置及びその製造方法
JPH09116113A (ja) 半導体装置及びその製造方法
JP4759821B2 (ja) 半導体装置の製造方法
JP4053702B2 (ja) 半導体記憶装置及びその製造方法
JP2002261256A (ja) 半導体装置およびその製造方法
JP2001284467A (ja) 半導体装置およびその製造方法
JP2004088105A (ja) スタッド形態のキャッピング層を具備した半導体装置のビットライン及びその形成方法
JP4285619B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002