JP2012156451A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012156451A JP2012156451A JP2011016488A JP2011016488A JP2012156451A JP 2012156451 A JP2012156451 A JP 2012156451A JP 2011016488 A JP2011016488 A JP 2011016488A JP 2011016488 A JP2011016488 A JP 2011016488A JP 2012156451 A JP2012156451 A JP 2012156451A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Abstract
【解決手段】多結晶シリコンプラグを形成した後、多結晶シリコンプラグの表面からゲルマニウムイオン注入を実施してゲルマニウム含有多結晶シリコン16Gとし、その後、シリサイド化可能な金属膜を成膜して金属シリサイド層19を形成し、金属シリサイド19上に導体膜(バリア膜20、W膜21)を形成する。
【選択図】図1
Description
半導体基板に半導体素子を形成する工程と、
前記基板を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記半導体素子の第1の電極に達する孔部を形成する工程と、
前記孔部内に多結晶シリコンを埋め込む工程と、
前記多結晶シリコンの表面からゲルマニウムイオンを注入する工程と、
前記ゲルマニウムイオン注入後の前記多結晶シリコンの表面に、金属シリサイド層を形成する工程と、
前記金属シリサイド層に接するように導体膜を形成することで、前記多結晶シリコン、前記金属シリサイド層、及び前記導体膜からなる接続プラグを形成する工程と、
を有する半導体装置の製造方法が提供される。
半導体基板上に
半導体素子と
前記半導体素子を覆う層間絶縁膜と
前記層間絶縁膜を貫通し、前記半導体素子の第1の電極に接続される接続プラグと
を有する半導体装置であって、
前記接続プラグは、
前記第1の電極と接する多結晶シリコンと
前記多結晶シリコン上に接する金属シリサイド層と
前記金属シリサイド層上に接する導体膜を有し、
前記多結晶シリコン中にゲルマニウムが不純物として導入されている半導体装置が提供される。
本実施形態例では、DRAM(Dynamic Random Access Memory)等のメモリセルを有する半導体装置に、本発明の接続プラグを適用する例について説明する。特に、メモリセルトランジスタとしてトレンチゲート型MISFETを用いたメモリセルトランジスタの容量コンタクトとして、ハイブリッド構造の本発明に係る接続プラグを用いた場合を説明する。
まず、半導体基板1としてP型シリコン基板を用い、素子分離膜2から成る素子分離領域(STI領域)を形成する。例えば、メモリセル領域では素子分離領域の幅を50nm、素子形成領域の幅を50nmとする。また、素子分離膜2の深さは300nmとする。周辺回路領域では、形成するトランジスタの特性に合わせて、適宜最適な活性領域を形成するように素子分離膜2を形成する。
上記の実施形態例では、容量コンタクトとして本発明に係るハイブリッド構造の接続プラグを形成する場合を示したが、本発明に係るハイブリッドプラグは、容量コンタクトのみに限定されるものではなく、図29に示すように通常の配線コンタクト65として形成しても良い。
2、52 素子分離膜(STI)
3 拡散層(LDD層)
4 ゲート絶縁膜
5 トレンチゲート(ワード線)
5a バリアメタル膜
5b タングステン膜
6 TEOS−BPSG膜
7 ビットコンタクト用層間絶縁膜
7A 第2の溝
8 DOPOS
9 ビット線
9a WSi膜
9b W/WN膜
10 マスク窒化膜
11 窒化膜
11S オフセットスペーサ
11S’ ビット線サイドウォール
12 周辺回路領域拡散層
12a LDD層
12b 高濃度拡散層(ソース/ドレイン)
13S サイドウォール13S
14 第1層間絶縁膜
14A 第3の溝
14B 基板コンタクトホール
15 容量コンタクトサイドウォール
16 DOPOS
16G Geを注入した多結晶シリコン
17 マスク層
18 コバルト膜
19 コバルトシリサイド膜
20 バリアメタル膜
21 タングステン膜
22 ハイブリッドプラグ(容量コンタクト)
23 金属プラグ(基板コンタクト)
24 容量パッド
25 配線
26 第2層間絶縁膜
27 下部電極
28 容量絶縁膜
29 上部電極
30 キャパシタ
Claims (14)
- 半導体基板に半導体素子を形成する工程と、
前記基板を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記半導体素子の第1の電極に達する孔部を形成する工程と、
前記孔部内に多結晶シリコンを埋め込む工程と、
前記多結晶シリコンの表面からゲルマニウムイオンを注入する工程と、
前記ゲルマニウムイオン注入後の前記多結晶シリコンの表面に、金属シリサイド層を形成する工程と、
前記金属シリサイド層に接するように導体膜を形成することで、前記多結晶シリコン、前記金属シリサイド層、及び前記導体膜からなる接続プラグを形成する工程と、
を有する半導体装置の製造方法。 - 前記接続プラグは、1層の層間絶縁膜に形成した前記孔部内に一体として形成されるハイブリッドプラグである請求項1に記載の半導体装置の製造方法。
- 前記接続プラグに接続されるキャパシタを形成する工程をさらに有する請求項1又は2に記載の半導体装置の製造方法。
- 前記半導体素子は、半導体基板中にゲート電極を埋設した埋め込みゲート型トランジスタであり、
半導体基板表面に第1の方向に延在する複数の素子分離領域と、該素子分離領域で区画される複数の活性領域とを形成する工程、
前記活性領域に拡散層を形成するため、半導体基板と反対導電型の不純物イオンを注入する工程、
前記半導体基板中に、前記第1の方向と交差する第2の方向に延在する複数の第1の溝を形成する工程、
前記第1の溝中にゲート電極材料を埋設し、ゲート電極材料の上面を前記拡散層の下面近傍までエッチバックする工程、
ゲート電極材料上に絶縁膜を形成し、前記半導体基板表面高さまで平坦化して埋め込み絶縁膜を形成する工程、
全面にビット線コンタクト用絶縁膜を形成する工程、
前記第2の方向に延在し、少なくとも前記半導体素子の前記第1の電極とは異なる第2の電極となる拡散層を露出する第2の溝を前記ビット線コンタクト用絶縁膜に形成する工程、
前記第2の方向と交差する第3の方向に延在し、上部に絶縁層を有するビット線を形成する工程、
前記ビット線の側壁にサイドウォールを形成する工程、
前記ビット線上に第1層間絶縁膜を形成する工程、
前記第2の方向に延在し、少なくとも前記半導体素子の前記前記第1の電極となる拡散層及び前記ビット線を露出する第3の溝を前記第1層間絶縁膜に形成し、前記第3の溝の両側壁及び隣接する前記ビット線の対向する側壁部とで画定される前記孔部を形成する工程とを有し、
前記導体膜を形成後、前記ビット線上の絶縁膜が露出するまで平坦化することで、前記接続プラグを形成する請求項3に記載の半導体装置の製造方法。 - 前記キャパシタの形成されるメモリセル領域の周辺に周辺回路領域を有する半導体装置であって、
前記ビット線を形成する工程と同時に周辺回路領域のゲート電極を前記ビット線の材料を用いて形成する工程と、
前記第1層間絶縁膜に前記第3の溝を形成して、多結晶シリコン膜を埋め込み、ゲルマニウムイオンをイオン注入した後、前記周辺回路領域の半導体素子の電極を露出する基板コンタクトホールを形成する工程と、
前記多結晶シリコンの表面に前記金属シリサイドを形成するのと同時に、前記周辺回路領域の半導体素子の電極上に金属シリサイドを形成する工程と、
前記金属シリサイド層に接するように導体膜を形成するのと同時に、前記周辺回路領域の前記基板コンタクトホール内に導体膜を埋め込む工程と、
を含む請求項4に記載の半導体装置の製造方法。 - 前記半導体素子は、半導体基板上にゲート電極の少なくとも一部が突出した構造を有するトランジスタであり、
前記接続プラグを形成する孔部が、前記半導体基板上に突出したゲート電極の両側の半導体基板中に形成されたソース/ドレイン領域を露出するコンタクトホールである請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。 - 前記コンタクトホールは、隣接する2つの前記ゲート電極間に、前記ゲート電極の側壁絶縁膜に対して自己整合的に形成されたものである請求項6に記載の半導体装置の製造方法。
- 半導体基板上に
半導体素子と
前記半導体素子を覆う1層の層間絶縁膜と
前記層間絶縁膜を貫通し、前記半導体素子の第1の電極に接続される接続プラグと
を有する半導体装置であって、
前記接続プラグは、
前記第1の電極と接する多結晶シリコンと
前記多結晶シリコン上に接する金属シリサイド層と
前記金属シリサイド層上に接する導体膜を有し、
前記多結晶シリコン中にゲルマニウムが不純物として導入されている半導体装置。 - 前記接続プラグは、1層の層間絶縁膜に形成した孔部内に一体として形成されるハイブリッドプラグである請求項8に記載の半導体装置。
- 前記接続プラグに接続されるキャパシタをさらに有する請求項8又は9に記載の半導体装置。
- 前記半導体素子は、前記半導体基板中にゲート電極を埋設した埋め込みゲート型トランジスタであり、前記接続プラグは前記第1の電極として半導体基板表面に形成される拡散層に接続される請求項8乃至10のいずれか1項に記載の半導体装置。
- 前記半導体基板上に、前記接続プラグが接続される拡散層とは異なる拡散層に接続されるビット線を有し、前記接続プラグの上表面は、前記層間絶縁膜に挟まれたビット線上の絶縁膜の上表面と同一面に形成される請求項11に記載の半導体装置。
- 前記半導体素子は、半導体基板上にゲート電極の少なくとも一部が突出した構造を有するトランジスタであり、前記接続プラグは前記第1の電極として半導体基板表面に形成される拡散層に接続される請求項8乃至10のいずれか1項に記載の半導体装置。
- 前記接続プラグの接続される拡散層がN型不純物を含む拡散層である請求項11乃至13のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011016488A JP2012156451A (ja) | 2011-01-28 | 2011-01-28 | 半導体装置及びその製造方法 |
US13/357,764 US9385130B2 (en) | 2011-01-28 | 2012-01-25 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011016488A JP2012156451A (ja) | 2011-01-28 | 2011-01-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012156451A true JP2012156451A (ja) | 2012-08-16 |
Family
ID=46576632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011016488A Ceased JP2012156451A (ja) | 2011-01-28 | 2011-01-28 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9385130B2 (ja) |
JP (1) | JP2012156451A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013106040A (ja) * | 2011-11-15 | 2013-05-30 | Sk Hynix Inc | ビットライン接触面積確保のための半導体素子、その半導体素子を有するモジュール及びシステム |
WO2014077210A1 (ja) * | 2012-11-15 | 2014-05-22 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
WO2014103993A1 (ja) * | 2012-12-25 | 2014-07-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
KR20140083746A (ko) * | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
US9812398B2 (en) | 2015-03-13 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor memory device having memory cells provided in a height direction |
JP2019087749A (ja) * | 2017-11-09 | 2019-06-06 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ素子及びその製造方法 |
KR102055299B1 (ko) * | 2013-04-12 | 2019-12-16 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
WO2021061271A1 (en) * | 2019-09-23 | 2021-04-01 | Micron Technology, Inc. | Integrated assemblies having barrier material between silicon-containing material and another material reactive with silicon |
JP2022515080A (ja) * | 2018-12-21 | 2022-02-17 | アプライド マテリアルズ インコーポレイテッド | 接触抵抗が低減された半導体デバイスの作製方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8686486B2 (en) | 2011-03-31 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
KR20130137393A (ko) * | 2012-06-07 | 2013-12-17 | 에스케이하이닉스 주식회사 | 에어갭 캡핑을 위한 스페이서를 갖는 반도체 장치 및 그 제조 방법 |
JP2014022688A (ja) * | 2012-07-23 | 2014-02-03 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
KR20140085657A (ko) | 2012-12-26 | 2014-07-08 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
KR102001493B1 (ko) | 2013-04-16 | 2019-07-18 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
KR102110463B1 (ko) * | 2013-07-11 | 2020-05-13 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR102014950B1 (ko) | 2013-08-26 | 2019-08-28 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
KR102198857B1 (ko) | 2014-01-24 | 2021-01-05 | 삼성전자 주식회사 | 랜딩 패드를 구비하는 반도체 소자 |
KR102452290B1 (ko) | 2015-09-04 | 2022-12-01 | 에스케이하이닉스 주식회사 | 반도체구조물 및 그 제조 방법 |
US10134739B1 (en) | 2017-07-27 | 2018-11-20 | Globalfoundries Inc. | Memory array with buried bitlines below vertical field effect transistors of memory cells and a method of forming the memory array |
CN110061000B (zh) | 2018-01-18 | 2021-07-27 | 联华电子股份有限公司 | 半导体存储装置以及其制作方法 |
KR102606784B1 (ko) | 2018-07-13 | 2023-11-28 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
KR20220106996A (ko) * | 2020-08-14 | 2022-08-01 | 창신 메모리 테크놀로지즈 아이엔씨 | 반도체 구조 및 제조 방법 |
US11721801B2 (en) | 2020-08-17 | 2023-08-08 | International Business Machines Corporation, Armonk | Low resistance composite silicon-based electrode |
CN113130636B (zh) * | 2021-04-15 | 2022-06-17 | 长鑫存储技术有限公司 | 半导体器件的制造方法及其半导体器件 |
CN114927411A (zh) * | 2022-05-12 | 2022-08-19 | 长鑫存储技术有限公司 | 半导体器件的制备方法及结构 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242077A (ja) * | 1997-02-24 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001148472A (ja) * | 1999-09-07 | 2001-05-29 | Nec Corp | 半導体装置及びその製造方法 |
JP2003017587A (ja) * | 2001-06-29 | 2003-01-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2003234416A (ja) * | 2002-02-06 | 2003-08-22 | Promos Technologies Inc | 半導体装置及びその金属コンタクト形成方法 |
JP2004508708A (ja) * | 2000-08-31 | 2004-03-18 | マイクロン テクノロジー インコーポレイテッド | 金属コンテナ構造の平坦化 |
US20040058519A1 (en) * | 2002-09-25 | 2004-03-25 | Nanya Technology Corp. | Method for forming bit line contact |
JP2008251763A (ja) * | 2007-03-30 | 2008-10-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008263201A (ja) * | 2007-04-13 | 2008-10-30 | Qimonda Ag | メモリセルアレイを備えた集積回路および集積回路の形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930106A (en) * | 1996-07-11 | 1999-07-27 | Micron Technology, Inc. | DRAM capacitors made from silicon-germanium and electrode-limited conduction dielectric films |
JP2002043544A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6870210B2 (en) * | 2002-08-22 | 2005-03-22 | Micron Technology, Inc. | Dual-sided capacitor |
JP2004040059A (ja) * | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
JP2004179497A (ja) | 2002-11-28 | 2004-06-24 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2004319722A (ja) * | 2003-04-16 | 2004-11-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2006339476A (ja) * | 2005-06-03 | 2006-12-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2009164534A (ja) | 2008-01-10 | 2009-07-23 | Elpida Memory Inc | 半導体装置およびその製造方法 |
-
2011
- 2011-01-28 JP JP2011016488A patent/JP2012156451A/ja not_active Ceased
-
2012
- 2012-01-25 US US13/357,764 patent/US9385130B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242077A (ja) * | 1997-02-24 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001148472A (ja) * | 1999-09-07 | 2001-05-29 | Nec Corp | 半導体装置及びその製造方法 |
JP2004508708A (ja) * | 2000-08-31 | 2004-03-18 | マイクロン テクノロジー インコーポレイテッド | 金属コンテナ構造の平坦化 |
JP2003017587A (ja) * | 2001-06-29 | 2003-01-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2003234416A (ja) * | 2002-02-06 | 2003-08-22 | Promos Technologies Inc | 半導体装置及びその金属コンタクト形成方法 |
US20040058519A1 (en) * | 2002-09-25 | 2004-03-25 | Nanya Technology Corp. | Method for forming bit line contact |
JP2008251763A (ja) * | 2007-03-30 | 2008-10-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008263201A (ja) * | 2007-04-13 | 2008-10-30 | Qimonda Ag | メモリセルアレイを備えた集積回路および集積回路の形成方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013106040A (ja) * | 2011-11-15 | 2013-05-30 | Sk Hynix Inc | ビットライン接触面積確保のための半導体素子、その半導体素子を有するモジュール及びシステム |
WO2014077210A1 (ja) * | 2012-11-15 | 2014-05-22 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
WO2014103993A1 (ja) * | 2012-12-25 | 2014-07-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
KR20140083746A (ko) * | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
KR101950349B1 (ko) * | 2012-12-26 | 2019-02-20 | 에스케이하이닉스 주식회사 | 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
KR102055299B1 (ko) * | 2013-04-12 | 2019-12-16 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
US9812398B2 (en) | 2015-03-13 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor memory device having memory cells provided in a height direction |
JP2019087749A (ja) * | 2017-11-09 | 2019-06-06 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ素子及びその製造方法 |
JP7236254B2 (ja) | 2017-11-09 | 2023-03-09 | 三星電子株式会社 | メモリ素子及びその製造方法 |
JP2022515080A (ja) * | 2018-12-21 | 2022-02-17 | アプライド マテリアルズ インコーポレイテッド | 接触抵抗が低減された半導体デバイスの作製方法 |
JP7326447B2 (ja) | 2018-12-21 | 2023-08-15 | アプライド マテリアルズ インコーポレイテッド | 接触抵抗が低減された半導体デバイスの作製方法 |
WO2021061271A1 (en) * | 2019-09-23 | 2021-04-01 | Micron Technology, Inc. | Integrated assemblies having barrier material between silicon-containing material and another material reactive with silicon |
Also Published As
Publication number | Publication date |
---|---|
US9385130B2 (en) | 2016-07-05 |
US20120193696A1 (en) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012156451A (ja) | 半導体装置及びその製造方法 | |
KR101986145B1 (ko) | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 | |
US8053307B2 (en) | Method of fabricating semiconductor device with cell epitaxial layers partially overlap buried cell gate electrode | |
US7781282B2 (en) | Shared contact structure, semiconductor device and method of fabricating the semiconductor device | |
JP4773169B2 (ja) | 半導体装置の製造方法 | |
US20070296031A1 (en) | Semiconductor device and manufacture method thereof | |
JP2009158591A (ja) | 半導体装置およびその製造方法 | |
JPH11214656A (ja) | 半導体装置およびその製造方法 | |
US20090267125A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2010147392A (ja) | 半導体装置およびその製造方法 | |
US8928073B2 (en) | Semiconductor devices including guard ring structures | |
JP2011192800A (ja) | 半導体装置及びその製造方法 | |
US20080157220A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
US8169074B2 (en) | Semiconductor devices including first and second silicon interconnection regions | |
JP4378743B2 (ja) | 半導体素子の製造方法 | |
US7879703B2 (en) | Method of fabricating semiconductor device for reducing thermal burden on impurity regions of peripheral circuit region | |
KR102110463B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2003289131A (ja) | 半導体装置の製造方法 | |
JP4514006B2 (ja) | 半導体装置 | |
JP2004327517A (ja) | 半導体装置およびその製造方法 | |
JP2004303966A (ja) | 半導体装置およびその製造方法 | |
JP2007251194A (ja) | 半導体装置およびその製造方法 | |
JP4746600B2 (ja) | 縦型mosfetの製造方法 | |
JP2003332347A (ja) | 半導体装置および製造方法 | |
JP2012230993A (ja) | 半導体基板、半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150217 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160531 |