JP4378743B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4378743B2 JP4378743B2 JP2000398684A JP2000398684A JP4378743B2 JP 4378743 B2 JP4378743 B2 JP 4378743B2 JP 2000398684 A JP2000398684 A JP 2000398684A JP 2000398684 A JP2000398684 A JP 2000398684A JP 4378743 B2 JP4378743 B2 JP 4378743B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- region
- polycrystalline silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 96
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- 230000003796 beauty Effects 0.000 claims description 2
- 230000037213 diet Effects 0.000 claims description 2
- 235000005911 diet Nutrition 0.000 claims description 2
- 238000004049 embossing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子の製造方法に関する。より詳しくは、高集積素子のCMOSトランジスタ又はDRAMセルで金属層と多結晶シリコン層の積層構造のゲート電極形成時、前記金属層の酸化を防止するためセミ・ダマシン(semi−damascene)工程でゲート電極を形成する方法に関する。
【0002】
【従来技術】
従来のデュアルゲート電極を製造する方法は、アンドープド(undoped)されたポリシリコン層の上部にマスク(Mask)を用いてデュアルインプラント(dualimplant)(n+:AS・P、p+:B・BF2)するか、又はインシチュードーピング(in−situ doping)方法によりn+ゲートとp+ゲートをそれぞれ蒸着し、パターニング(patterning)する方法が主に用いられた。
【0003】
しかし、前者の方法は工程が簡単な方であるがハイドーピング(high doping)が困難であり、ドーパントプロファイル(dopant profile)の特性上ゲートデプレッションが発生し易い。
【0004】
さらに、後者の方法はn+とp+ポリシリコン層で成るゲート電極を形成しなければならないため、それぞれの工程をセットアップ(set−up)しなければならない問題点がある。
【0005】
以下、添付の図面を参照しながら従来技術に係る半導体素子の製造方法を説明する。
【0006】
図1(a)〜図1(c)は、従来技術に係る半導体素子の製造工程順を示す断面図である。
【0007】
図1(a)に示すように、半導体基板(10)の活性領域を画定する素子分離絶縁膜(12)を形成する。
【0008】
次いで、NMOS領域(I)に予定される部分にpウェルを形成し、PMOS領域(II)に予定される部分にnウェルを形成する。
【0009】
その次に、全体表面上にゲート絶縁膜(14)を形成し、前記ゲート絶縁膜(14)の上部に多結晶シリコン層を形成する。
【0010】
次いで、前記多結晶シリコン層の上部にNMOS領域(I)を露出させた第1感光膜パターンを形成する。なお、前記第1感光膜パターンをイオン注入マスクとして用いてn型不純物をインプラントし、n+多結晶シリコン層(15a)を形成する。
【0011】
その次に、前記第1感光膜パターンを除去する。
【0012】
次いで、前記多結晶シリコン層の上部にPMOS領域(II)を露出させる第2感光膜パターンを形成する。なお、前記第2感光膜パターンをイオン注入マスクとして用いてp型不純物をインプラントし、p+多結晶シリコン層(16a)を形成する。
【0013】
その次に、前記第2感光膜パターンを除去する。
【0014】
次いで、全体表面上に拡散防止膜(18a)、金属層(20a)、及びマスク絶縁膜(22a)の積層構造を形成する。
【0015】
図1(b)に示すように、ゲート電極に予定される部分を保護するゲート電極マスクを食刻マスクとして用い、前記積層構造及び不純物がイオン注入された多結晶シリコン層(15a、16a)を食刻し、マスク絶縁膜パターン(22b)、金属層パターン(20b)、拡散防止膜パターン(18b)、及びn+ゲート電極(15b)とp+ゲート電極(16b)を形成する。
【0016】
その後、前記n+ゲート電極(15b)とp+ゲート電極(16b)、及び露出した半導体基板(10)のみ選択的に酸化させて緩衝絶縁膜(24)を形成する。
【0017】
次いで、NMOS領域(I)とPMOS領域(II)にそれぞれマスク工程を行い、低濃度の不純物をイオン注入してn−LDD(Lightly Doped Drain)領域(26a)とp−LDD領域(26b)を形成する。
【0018】
図1(c)に示すように、前記マスク絶縁膜パターン(22b)、金属層パターン(20b)、拡散防止膜パターン(18b)、及びn+ゲート電極(15b)/p+ゲート電極(16b)の側壁に酸化膜スペーサ(28)と窒化膜スペーサ(30)を二重構造に形成する。
【0019】
次いで、NMOS領域(I)とPMOS領域(II)にそれぞれマスク工程を行い、高濃度の不純物をイオン注入してn+ソース/ドレイン領域(27a)とp+ソース/ドレイン領域(27b)を形成する。このとき、前記窒化膜スペーサ(30)は後続自己整列コンタクト(self aligned contact)工程で食刻障壁の役割を果たす。
【0020】
その後、全体表面上に層間絶縁膜(32)を形成したあと平坦化させる。
【0021】
上記のように、従来技術に係る半導体素子の製造方法は、ゲート電極を構成する金属層パターンが後続熱工程により膨脹し、ゲート電極を形成するための食刻工程時にマスク絶縁膜との食刻選択比の差により前記金属層パターンが膨張し、後続LDD領域を形成するためのイオン注入工程時にゲート電極の縁部まで不純物がイオン注入されないという問題がある。さらに、前記金属層パターンの酸化によりゲート電極がリフティングされる現象が発生する等により、素子の特性及び信頼性が低下する問題がある。
【0022】
【発明が解決しようとする課題】
本発明の主な目的は、前記の従来技術の問題点等を解決し、ゲート電極形状の多結晶シリコン層又は非晶質シリコン層の導電層パターンを形成し、前記導電層パターンの側壁に絶縁膜スペーサを形成した後、低濃度の不純物をイオン注入してLDD領域を形成し、前記導電層パターンの所定厚さを除去した後、金属層パターンを形成してゲート電極を形成することにより、前記金属層がイオン注入工程等の高温工程により酸化することを防止する半導体素子の製造方法を提供することにある。
【0023】
【課題を解決するための手段】
すなわち、本発明は、NMOS領域とPMOS領域で成る周辺回路領域、及びNMOS領域で成るセル領域を備える半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上部にゲート電極形状のアンドープド多結晶シリコン層パターンを形成する工程と、全体表面上に所定厚さの酸化膜を形成する工程と、前記酸化膜を形成した後、前記セル領域及び前記周辺回路領域のNMOS領域と、前記周辺回路領域のPMOS領域の前記アンドープド多結晶シリコン層パターンの両側の半導体基板にLDD領域をそれぞれ形成する工程と、前記酸化膜の表面上に所定厚さの窒化膜を形成する工程と、前記窒化膜と前記酸化膜を全面食刻工程で食刻し、前記アンドープド多結晶シリコン層パターンの側壁に前記窒化膜と前記酸化膜の二重構造を有するスペーサを形成する工程と、前記周辺回路領域のNMOS領域及びPMOS領域のスペーサの両側に高濃度の不純物をそれぞれイオン注入し、ソース/ドレイン領域を形成する工程と、全体表面上に層間絶縁膜を形成した後、前記層間絶縁膜を平坦化食刻することにより、前記アンドープド多結晶シリコン層パターンの上面を露出させる工程と、全面食刻により、前記層間絶縁膜及び前記窒化膜と酸化膜の二重構造を有するスペーサを残すとともに、前記アンドープド多結晶シリコン層パターンを、所定厚さだけ残して除去することにより、溝及び溝内のアンドープド多結晶シリコン層パターンを形成する工程と、前記セル領域のNMOS領域、及び周辺回路領域のNMOS領域及びPMOS領域のアンドープド多結晶シリコン層パターンに不純物をそれぞれイオン注入し、ゲート電極用のドープド多結晶シリコン層パターンを形成する工程と、前記溝の上部の所定深さを除いた部分に、上面を除く周囲が拡散防止膜で囲まれた金属層を、前記ドープド多結晶シリコン層パターン上に形成する工程と、前記溝内の前記拡散防止膜及び前記金属層上に埋め込まれたマスク絶縁膜パターンを形成する工程とを含むことを特徴とする半導体素子の製造方法に係るものである。
【0024】
【発明の実施の形態】
以下、添付の図面を参照しながら本発明を詳しく説明する。
【0025】
図2〜図11は、本発明に係る半導体素子の製造方法を示す断面図である。
【0026】
図2に示すように、半導体基板(100)の活性領域を定義(区画)する素子分離絶縁膜(101)を形成する。
【0027】
次いで、前記半導体基板(100)上に、セル領域のNMOS領域(III)に予定される部分を露出させた第1感光膜パターン(102)を形成した後、前記第1感光膜パターン(102)をイオン注入マスクとして用いて前記半導体基板(100)にp型不純物をイオン注入してpウェルを形成する。なお、同様の方法を繰り返し前記半導体基板(100)の周辺回路領域でNMOS領域(I)、及びPMOS領域(II)にpウェル及びnウェルを形成する。
【0028】
図3に示すように、前記第1感光膜パターン(102)等のNMOS領域(III)、NMOS領域(I)及びPMOS領域(II)のp又はnウェルの形成に用いた感光膜パターンを除去した後、全体表面上にゲート絶縁膜(103)とアンドープド多結晶シリコン層(104a)の積層構造を形成する。このとき、前記アンドープド多結晶シリコン層(104a)の厚さはゲート電極を構成する導電層、金属層、及びマスク絶縁膜等の高さに形成される。
【0029】
図4に示すように、ゲート電極に予定される部分を保護するゲート電極マスクを食刻マスクとして前記アンドープド多結晶シリコン層(104a)を食刻し、アンドープド多結晶シリコン層パターン(104b)を形成する。
【0030】
その次に、熱酸化工程で全体表面上に所定厚さの酸化膜(105a)を形成し、前記食刻工程時に損傷された半導体基板(100)を補償し、後続工程で窒化膜を形成する工程時に半導体基板(100)、及びアンドープド多結晶シリコン層パターン(104b)が損傷されることを防止する。
【0031】
次いで、前記酸化膜(105a)の上部に前記PMOS領域(II)を保護する第2感光膜パターン(106)を形成する。
【0032】
前記第2感光膜パターン(106)をイオン注入マスクとして用い、低濃度のn型不純物をイオン注入し、n−LDD領域(107a)を形成する。
【0033】
図5に示すように前記第2感光膜パターン(106)を除去し、同様の方法でPMOS領域(II)にp−LDD領域(107b)を形成する。
【0034】
次いで、全体表面上に窒化膜(108a)を所定厚さ形成する。
【0035】
図6に示すように、前記窒化膜(108a)及び酸化膜(105a)を全面食刻し、前記アンドープド多結晶シリコン層パターン(104b)の側壁に窒化膜スペーサ(108b)と酸化膜スペーサ(105b)の積層構造を形成する。
【0036】
その後、全体表面上に前記周辺回路領域のPMOS領域(II)を露出させた第3感光膜パターン(109)を形成する。
【0037】
次いで、前記第3感光膜パターン(109)をイオン注入マスクとして用い、前記積層構造の両側の半導体基板(100)に高濃度のp型不純物をイオン注入してp+ソース/ドレイン領域(110b)を形成する。
【0038】
その次に、前記第3感光膜パターン(109)を除去し、同様の方法で前記周辺回路領域のNMOS領域(I)に高濃度のn型不純物をイオン注入してn+ソース/ドレイン領域(110a)を形成する。
【0039】
次に、全体表面上に層間絶縁膜(111)を形成した後、図7に示すように、化学的・機械的研磨(chemical mechanical polishing、以下「CMP」と言う)法により、アンドープド多結晶シリコン層パターン(104b)が露出するまで、前記層間絶縁膜(111)を除去する。前記層間絶縁膜(111)は、酸化膜及び窒化膜の少なくとも1種で形成することができる。
【0040】
図8に示すように、全面食刻工程により、前記アンドープド多結晶シリコン層パターン(104b)を所望の厚さだけ残して除去し、ゲート電極のうち、後に形成される金属層及びマスク絶縁膜の部分に相当する深さの溝を形成する。
【0041】
その次に、全体表面上に前記PMOS領域(II)を保護する第4感光膜パターン(112)を形成する。
【0042】
次いで、前記第4感光膜パターン(112)をイオン注入マスクとして用い、前記露出しているアンドープド多結晶シリコン層パターン(104b)にn型不純物をイオン注入してn+多結晶シリコン層パターン(104c)を形成する。
【0043】
図9に示すように、前記第4感光膜パターン(112)を除去し、前工程のような方法で前記PMOS領域(II)のアンドープド多結晶シリコン層パターン(104b)にp型不純物をイオン注入し、p+多結晶シリコン層パターン(104d)を形成する。
【0044】
次いで、全体表面上に拡散防止膜(113a)を所定厚さ形成し、前記拡散防止膜(113a)の上部に金属層(114a)を形成して前記の溝を完全に埋め込む。このとき、前記拡散防止膜(113a)はタングステン窒化膜(WN)を50〜150Åの厚さで形成する。金属層(114a)を形成した後、イオン注入等の高温処理が行われないので、金属層(114a)が酸化することを防止できる。前記金属層(114a)は、タングステン層、TiSiX層及びWSiX層の少なくとも1種を用いて形成することができる。
【0045】
図10に示すように、全面食刻工程により、前記溝内の前記金属層(114a)及び拡散防止膜(113a)を所定の厚さだけ残し、それ以外の金属層(114a)及び拡散防止膜(113a)を除去することにより、溝内に金属層パターン(114b)と拡散防止膜パターン(113b)を形成する。この拡散防止膜パターン(113b)により、金属層パターン(114b)が、酸化膜スペーサ(105b)の酸素により酸化されることが防止される。
【0046】
その後、全体表面上にマスク絶縁膜を形成した後、前記マスク絶縁膜をCMP工程で層間絶縁膜(111)が露出するまで除去することにより、溝内の上部に埋め込まれたマスク絶縁膜パターン(115)を形成する。
【0047】
【発明の効果】
このように、本発明の半導体素子の製造方法は、高集積半導体素子のCMOS又はDRAMのセル製造工程で、タングステン層と多結晶シリコン層の積層構造でゲート電極を形成する工程時において、アンドープド多結晶シリコン層(undoped polysilicon layer)でゲート電極の形を形成し、前記多結晶シリコン層の側壁に絶縁膜スペーサを形成した後、LDD領域を形成してから前記アンドープド多結晶シリコン層を所定厚さ除去し、前記タングステン層を形成する部分を露出させた後、PMOS領域及びNMOS領域のそれぞれに形成されているアンドープド多結晶シリコン層に、不純物をそれぞれ別にイオン注入してドープト多結晶シリコン層を形成し、その後タングステン層を形成する。これにより、食刻残留物が発生すること及び半導体基板が損傷することを防止するとともに、LDD領域及びソース/ドレイン領域を形成するためのイオン注入工程等の高温工程により、タングステン層が酸化する現象を防止することができるので、素子の動作特性及び工程収率(製造歩留り)を向上させることができるという利点がある。
【図面の簡単な説明】
【図1】図1(a)〜(c)は、従来技術に係る半導体素子の製造工程の順序を示す断面図である。
【図2】本発明に係る半導体素子の製造工程を示す断面図である。
【図3】本発明に係る半導体素子の製造工程を示す断面図である。
【図4】本発明に係る半導体素子の製造工程を示す断面図である。
【図5】本発明に係る半導体素子の製造工程を示す断面図である。
【図6】本発明に係る半導体素子の製造工程を示す断面図である。
【図7】本発明に係る半導体素子の製造工程を示す断面図である。
【図8】本発明に係る半導体素子の製造工程を示す断面図である。
【図9】本発明に係る半導体素子の製造工程を示す断面図である。
【図10】本発明に係る半導体素子の製造工程を示す断面図である。
【符号の説明】
10、100:半導体基板
12、101:素子分離絶縁膜
14、103:ゲート絶縁膜
15a:n+多結晶シリコン層
15b、104c:n+多結晶シリコン層パターン
16a:p+多結晶シリコン層
16b、104d:p+多結晶シリコン層パターン
18a、113a:拡散防止膜
18b、113b:拡散防止膜パターン
20a、114a:金属層
20b、114b:金属層パターン
22a:マスク絶縁膜
22b、115:マスク絶縁膜パターン
24:緩衝絶縁膜
26a、107a:n−LDD領域
26b、107b:p−LDD領域
27a、110a:n+ソース/ドレイン領域
27b、110b:p+ソース/ドレイン領域
28、105b:酸化膜スペーサ
30、108b:窒化膜スペーサ
32、111:層間絶縁膜
102:第1感光膜パターン
104a:アンドープド多結晶シリコン層
104b:アンドープド多結晶シリコン層パターン
105a:酸化膜
106:第2感光膜パターン
108a:窒化膜
109:第3感光膜パターン
112:第4感光膜パターン
I:周辺回路部のNMOS領域
II:周辺回路部のPMOS領域
III:セル部のNMOS領域
Claims (6)
- NMOS領域とPMOS領域で成る周辺回路領域、及びNMOS領域で成るセル領域を備える半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上部にゲート電極形状のアンドープド多結晶シリコン層パターンを形成する工程と、
全体表面上に所定厚さの酸化膜を形成する工程と、
前記酸化膜を形成した後、前記セル領域及び前記周辺回路領域のNMOS領域と、前記周辺回路領域のPMOS領域の前記アンドープド多結晶シリコン層パターンの両側の半導体基板にLDD領域をそれぞれ形成する工程と、
前記酸化膜の表面上に所定厚さの窒化膜を形成する工程と、
前記窒化膜と前記酸化膜を全面食刻工程で食刻し、前記アンドープド多結晶シリコン層パターンの側壁に前記窒化膜と前記酸化膜の二重構造を有するスペーサを形成する工程と、
前記周辺回路領域のNMOS領域及びPMOS領域の前記スペーサの両側に、高濃度の不純物をそれぞれイオン注入しソース/ドレイン領域を形成する工程と、
全体表面上に層間絶縁膜を形成した後、前記層間絶縁膜を平坦化食刻することにより、前記アンドープド多結晶シリコン層パターンの上面を露出させる工程と、
全面食刻により、前記層間絶縁膜及び前記窒化膜と酸化膜の二重構造を有するスペーサを残すとともに、前記アンドープド多結晶シリコン層パターンを所定厚さだけ残して除去することにより、溝及び溝内のアンドープド多結晶シリコン層パターンを形成する工程と、
前記セル領域のNMOS領域、及び前記周辺回路領域のNMOS領域及び前記周辺回路領域のPMOS領域の前記アンドープド多結晶シリコン層パターンに不純物をそれぞれイオン注入し、ゲート電極用のドープド多結晶シリコン層パターンを形成する工程と、
前記溝の上部の所定深さを除いた部分に、上面を除く周囲が拡散防止膜で囲まれた金属層を、前記ドープド多結晶シリコン層パターン上に形成する工程と、
前記溝内の前記拡散防止膜及び前記金属層上に埋め込まれたマスク絶縁膜パターンを形成する工程とを含むことを特徴とする半導体素子の製造方法。 - 前記酸化膜は、熱酸化工程で形成されるものであって、全工程における損傷(damage)を補償するために形成されることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記拡散防止膜は、前記金属層の酸化を防止するためにタングステン窒化膜(WN)で形成されることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記金属層は、タングステン膜、TiSiX層及びWsiX層の少なくとも1種であることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記層間絶縁膜は、酸化膜及び窒化膜の少なくとも1種で形成されることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記マスク絶縁膜パターンは、窒化膜を全体表面上に形成した後、前記層間絶縁膜が露出するまで前記窒化膜を化学的・機械的研磨工程で除去することにより形成することを特徴とする請求項1記載の半導体素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0067972A KR100387721B1 (ko) | 1999-12-31 | 1999-12-31 | 반도체소자의 제조방법 |
KR1999-67972 | 1999-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001223276A JP2001223276A (ja) | 2001-08-17 |
JP4378743B2 true JP4378743B2 (ja) | 2009-12-09 |
Family
ID=19635060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000398684A Expired - Fee Related JP4378743B2 (ja) | 1999-12-31 | 2000-12-27 | 半導体素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6333249B2 (ja) |
JP (1) | JP4378743B2 (ja) |
KR (1) | KR100387721B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521959B2 (en) | 1999-10-25 | 2003-02-18 | Samsung Electronics Co., Ltd. | SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same |
KR100422342B1 (ko) * | 2000-12-29 | 2004-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 제조방법 |
US6808974B2 (en) * | 2001-05-15 | 2004-10-26 | International Business Machines Corporation | CMOS structure with maximized polysilicon gate activation and a method for selectively maximizing doping activation in gate, extension, and source/drain regions |
KR20030057904A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
KR100601917B1 (ko) * | 2003-12-30 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 씨모스 트랜지스터 제조 방법 |
US7332421B2 (en) * | 2003-12-31 | 2008-02-19 | Dongbu Electronics Co., Ltd. | Method of fabricating gate electrode of semiconductor device |
US20050170589A1 (en) * | 2004-02-03 | 2005-08-04 | Chien-Hsing Lee | Method for forming mask ROM |
US20050266664A1 (en) * | 2004-05-28 | 2005-12-01 | Harrison Michael G | Method for forming a fully silicided semiconductor device |
US7084025B2 (en) * | 2004-07-07 | 2006-08-01 | Chartered Semiconductor Manufacturing Ltd | Selective oxide trimming to improve metal T-gate transistor |
US7135346B2 (en) * | 2004-07-29 | 2006-11-14 | International Business Machines Corporation | Structure for monitoring semiconductor polysilicon gate profile |
JP2009049300A (ja) * | 2007-08-22 | 2009-03-05 | Toshiba Corp | 半導体記憶装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4912061A (en) * | 1988-04-04 | 1990-03-27 | Digital Equipment Corporation | Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer |
US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
TW392308B (en) * | 1998-09-05 | 2000-06-01 | United Microelectronics Corp | Method of making metal oxide semiconductor (MOS) in IC |
US6093628A (en) * | 1998-10-01 | 2000-07-25 | Chartered Semiconductor Manufacturing, Ltd | Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application |
US6211026B1 (en) * | 1998-12-01 | 2001-04-03 | Micron Technology, Inc. | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors |
US6194299B1 (en) * | 1999-06-03 | 2001-02-27 | Advanced Micro Devices, Inc. | Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon |
-
1999
- 1999-12-31 KR KR10-1999-0067972A patent/KR100387721B1/ko not_active IP Right Cessation
-
2000
- 2000-12-27 JP JP2000398684A patent/JP4378743B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-02 US US09/751,941 patent/US6333249B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20010018243A1 (en) | 2001-08-30 |
KR100387721B1 (ko) | 2003-06-18 |
KR20010059976A (ko) | 2001-07-06 |
JP2001223276A (ja) | 2001-08-17 |
US6333249B2 (en) | 2001-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6737308B2 (en) | Semiconductor device having LDD-type source/drain regions and fabrication method thereof | |
EP1039533A2 (en) | High performance dram and method of manufacture | |
JP4733869B2 (ja) | 半導体装置の製造方法 | |
JP4378743B2 (ja) | 半導体素子の製造方法 | |
US20040155296A1 (en) | Metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions and methods of fabricating the same | |
JP2000150806A (ja) | 半導体装置及びその製造方法 | |
KR19990065891A (ko) | 통합 반도체 소자의 제조방법 | |
KR100695868B1 (ko) | 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법 | |
KR100983514B1 (ko) | 반도체소자 제조 방법 | |
KR20040080235A (ko) | 반도체소자의 형성방법 | |
US6635522B2 (en) | Method of forming a MOS transistor in a semiconductor device and a MOS transistor fabricated thereby | |
US7202180B2 (en) | Methods of forming semiconductor devices using an etch stop layer | |
US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100354872B1 (ko) | 반도체소자의 제조방법 | |
KR20010066327A (ko) | 듀얼 게이트전극 제조방법 | |
KR20020007866A (ko) | 반도체 소자의 제조방법 | |
KR100546124B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
KR100534205B1 (ko) | 반도체소자 및 그 제조방법 | |
KR100698064B1 (ko) | 마스크 롬 및 이의 제조 방법 | |
KR20020017092A (ko) | 반도체 소자의 제조 방법 | |
JP2004327702A (ja) | 半導体集積回路及びその製造方法 | |
JPH06244415A (ja) | 半導体装置およびその製造方法 | |
KR20000027791A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR20000020372A (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |