JP2003234416A - 半導体装置及びその金属コンタクト形成方法 - Google Patents
半導体装置及びその金属コンタクト形成方法Info
- Publication number
- JP2003234416A JP2003234416A JP2002029454A JP2002029454A JP2003234416A JP 2003234416 A JP2003234416 A JP 2003234416A JP 2002029454 A JP2002029454 A JP 2002029454A JP 2002029454 A JP2002029454 A JP 2002029454A JP 2003234416 A JP2003234416 A JP 2003234416A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- contact
- cobalt
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 52
- 239000010941 cobalt Substances 0.000 claims abstract description 52
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 106
- 230000005669 field effect Effects 0.000 description 16
- 238000002513 implantation Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910008310 Si—Ge Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 101100454433 Biomphalaria glabrata BG01 gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 低抵抗コンタクトの金属・半導体境界面を有
する半導体装置、製造コストが低くて半導体装置を短チ
ャネル効果や漏電から保護できる金属コンタクトの形成
方法を提供する。 【解決手段】 半導体基板の周辺回路領域のｐ型FET及
びｎ型FET、とアレイ領域のｎ型ＦＥＴの付近において
ソース／ドレイン領域を形成し、そして全面的に誘電層
を形成した後に、コンタクト孔を形成し、SixGeｌ-x層
とけい化コバルト層及びコバルト層の結合でコンタクト
を形成する。
する半導体装置、製造コストが低くて半導体装置を短チ
ャネル効果や漏電から保護できる金属コンタクトの形成
方法を提供する。 【解決手段】 半導体基板の周辺回路領域のｐ型FET及
びｎ型FET、とアレイ領域のｎ型ＦＥＴの付近において
ソース／ドレイン領域を形成し、そして全面的に誘電層
を形成した後に、コンタクト孔を形成し、SixGeｌ-x層
とけい化コバルト層及びコバルト層の結合でコンタクト
を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は金属・半導体の境界
面においてSi-Geとけい化コバルトの結合によるコンタ
クトを有する半導体装置、特に、混合式コンタクト法で
DRAM（動的随時アクセスメモリ）において低抵抗コンタ
クトを形成する方法に関する。
面においてSi-Geとけい化コバルトの結合によるコンタ
クトを有する半導体装置、特に、混合式コンタクト法で
DRAM（動的随時アクセスメモリ）において低抵抗コンタ
クトを形成する方法に関する。
【０００２】
【従来の技術】半導体製造技術において、従来、ＭＳコ
ンタクト（金属・半導体コンタクト）の形成方法として
は、オーミックコンタクト法及び拡散コンタクト法が挙
げられる。オーミックコンタクト法は、不純物の濃度が
固体溶化制限以上（即ち、N(n,p)>1020ｃｍ-3）になる
ようにMS境界面層に不純物を注入することにより、トン
ネル障壁を形成するものである。一方、拡散コンタクト
法は、不純物をMS境界面に拡散させＳＢＨ（ショットキ
障壁の高さ）を下げるものである。
ンタクト（金属・半導体コンタクト）の形成方法として
は、オーミックコンタクト法及び拡散コンタクト法が挙
げられる。オーミックコンタクト法は、不純物の濃度が
固体溶化制限以上（即ち、N(n,p)>1020ｃｍ-3）になる
ようにMS境界面層に不純物を注入することにより、トン
ネル障壁を形成するものである。一方、拡散コンタクト
法は、不純物をMS境界面に拡散させＳＢＨ（ショットキ
障壁の高さ）を下げるものである。
【０００３】シリコンは、よく利用される半導体である
が、その真性SBH（或いはエネルギーギャップEg、Eg=1.
11eV）が高い。したがって、シリコンを用いる場合、SB
Hを下げて良好なコンタクトを得るために、MS境界面に
おいて非常に高いドーピング濃度でドーピングする（普
段、高エネルギー注入を用いる）必要がある。しかし、
高エネルギー注入の場合、コンタクト面が必要以上に深
くなることがあるため、半導体装置において短チャネル
効果やパンチスルー（漏電）が生じられる。
が、その真性SBH（或いはエネルギーギャップEg、Eg=1.
11eV）が高い。したがって、シリコンを用いる場合、SB
Hを下げて良好なコンタクトを得るために、MS境界面に
おいて非常に高いドーピング濃度でドーピングする（普
段、高エネルギー注入を用いる）必要がある。しかし、
高エネルギー注入の場合、コンタクト面が必要以上に深
くなることがあるため、半導体装置において短チャネル
効果やパンチスルー（漏電）が生じられる。
【０００４】
【発明が解決しようとする課題】前記のような問題点を
解決するため、本発明の第一の目的は、低抵抗コンタク
トの金属・半導体境界面を有する半導体装置を提供する
ことにある。
解決するため、本発明の第一の目的は、低抵抗コンタク
トの金属・半導体境界面を有する半導体装置を提供する
ことにある。
【０００５】また、本発明の第二の目的は、適当なドー
ピングで金属・半導体境界面において低抵抗コンタクト
を形成し半導体装置を短チャネル効果や漏電から保護す
ることができる金属コンタクト形成方法を提供すること
にある。
ピングで金属・半導体境界面において低抵抗コンタクト
を形成し半導体装置を短チャネル効果や漏電から保護す
ることができる金属コンタクト形成方法を提供すること
にある。
【０００６】更に、本発明の第三の目的は、製造コスト
を低減させ、混合式コンタクト法で記憶装置（例えばDR
AM）における金属コンタクトを形成する金属コンタクト
形成方法を提供することにある。
を低減させ、混合式コンタクト法で記憶装置（例えばDR
AM）における金属コンタクトを形成する金属コンタクト
形成方法を提供することにある。
【０００７】
【課題を解決するための手段】前記第一の目的を達成す
るための本発明の半導体装置は、半導体基板と、該半導
体基板に形成され且つ該半導体基板を露出させるコンタ
クト孔を有する誘電層と、前記コンタクト孔内に形成さ
れるSixGeｌ-x層（0＜ｘ＜ｌ）と、該SixGeｌ- x層に形
成されるけい化コバルト層と、前記けい化コバルト層及
び前記コンタクト孔の側壁に形成される順応性のあるコ
バルト層と、前記コンタクト孔を充填し且つ前記コバル
ト層上に形成される金属プラグとから構成される。
るための本発明の半導体装置は、半導体基板と、該半導
体基板に形成され且つ該半導体基板を露出させるコンタ
クト孔を有する誘電層と、前記コンタクト孔内に形成さ
れるSixGeｌ-x層（0＜ｘ＜ｌ）と、該SixGeｌ- x層に形
成されるけい化コバルト層と、前記けい化コバルト層及
び前記コンタクト孔の側壁に形成される順応性のあるコ
バルト層と、前記コンタクト孔を充填し且つ前記コバル
ト層上に形成される金属プラグとから構成される。
【０００８】また、前記第二の目的を達成するための本
発明の金属コンタクト形成方法は、記憶装置における金
属コンタクトを形成する方法において、その周辺回路領
域に第一の導電型の第一のFETと第二の導電型の第二のF
ETがありそのアレイ領域に第二の導電型の第三のＦＥＴ
がある半導体基板を提供する段階と、前記第一、第二及
び第三のＦＥＴの付近において、それぞれ、第一、第二
及び第三の拡散領域を形成する段階と、前記半導体基板
において誘電層を形成する段階と、前記誘電層におい
て、それぞれ、第一、第二及び第三の拡散領域まで貫通
する第一、第二及び第三のコンタクト孔を形成する段階
と、前記第一、第二及び第三のコンタクト孔内に、第二
の導電型のドーピングSixGeｌ-x層（0＜ｘ＜ｌ）を形成
する段階と、前記第二及び第三のコンタクト孔をマスク
する段階と、前記第一のコンタクト孔内のドーピングSi
xGeｌ-x層を除去する段階と、前記第一の拡散領域にお
いて第一の導電型の不純物を注入する段階と、前記半導
体基板において順応的にコバルト層を形成する段階と、
前記コバルト層と前記第二及び第三のコンタクト孔内の
SixGeｌ-x層との化学反応で前記コバルト層からけい化
コバルト層を形成する段階と、前記第二及び第三のコン
タクト孔内のSixGeｌ-x層の不純物を、前記第二及び第
三の拡散領域に拡散させる段階と、前記第一、第二及び
第三のコンタクト孔を金属プラグで充填する段階とを備
えることを特徴とする。
発明の金属コンタクト形成方法は、記憶装置における金
属コンタクトを形成する方法において、その周辺回路領
域に第一の導電型の第一のFETと第二の導電型の第二のF
ETがありそのアレイ領域に第二の導電型の第三のＦＥＴ
がある半導体基板を提供する段階と、前記第一、第二及
び第三のＦＥＴの付近において、それぞれ、第一、第二
及び第三の拡散領域を形成する段階と、前記半導体基板
において誘電層を形成する段階と、前記誘電層におい
て、それぞれ、第一、第二及び第三の拡散領域まで貫通
する第一、第二及び第三のコンタクト孔を形成する段階
と、前記第一、第二及び第三のコンタクト孔内に、第二
の導電型のドーピングSixGeｌ-x層（0＜ｘ＜ｌ）を形成
する段階と、前記第二及び第三のコンタクト孔をマスク
する段階と、前記第一のコンタクト孔内のドーピングSi
xGeｌ-x層を除去する段階と、前記第一の拡散領域にお
いて第一の導電型の不純物を注入する段階と、前記半導
体基板において順応的にコバルト層を形成する段階と、
前記コバルト層と前記第二及び第三のコンタクト孔内の
SixGeｌ-x層との化学反応で前記コバルト層からけい化
コバルト層を形成する段階と、前記第二及び第三のコン
タクト孔内のSixGeｌ-x層の不純物を、前記第二及び第
三の拡散領域に拡散させる段階と、前記第一、第二及び
第三のコンタクト孔を金属プラグで充填する段階とを備
えることを特徴とする。
【０００９】更に、前記第三の目的を達成するための本
発明の金属コンタクト形成方法は、ＤＲＡＭにおける金
属コンタクトを形成する方法において、その周辺回路領
域にｐ型FETとｎ型FETがありそのアレイ領域にｎ型ＦＥ
Ｔがある半導体基板を提供する段階と、前記周辺回路領
域にあるｐ型FET及びｎ型FETの付近と、前記アレイ領域
にあるｎ型ＦＥＴの付近において、それぞれ、第一、第
二及び第三のソース／ドレイン領域を形成する段階と、
前記半導体基板において誘電層を形成する段階と、前記
誘電層において、それぞれ、前記第一、第二及び第三の
ソース／ドレイン領域まで貫通する第一、第二及び第三
のコンタクト孔を形成する段階と、前記第一、第二及び
第三のコンタクト孔内に、ｎドーピングSixGeｌ-x層（0
＜ｘ＜ｌ）を形成する段階と、前記第二及び第三のコン
タクト孔をマスクする段階と、前記第一のコンタクト孔
内のｎドーピングSixGeｌ-x層を除去する段階と、前記
第一のソース／ドレイン領域においてｐ型不純物を注入
する段階と、前記半導体基板において順応的にコバルト
層を形成する段階と、前記コバルト層と前記第二及び第
三のコンタクト孔内のｎドーピングSixGeｌ-x層との化
学反応で前記コバルト層からけい化コバルト層を形成す
る段階と、前記第二及び第三のコンタクト孔内のｎドー
ピングSixGeｌ-x層の不純物を、前記第二及び第三のソ
ース／ドレイン領域に拡散させる段階と、前記第一、第
二及び第三のコンタクト孔を金属プラグで充填する段階
とを備えることを特徴とする。
発明の金属コンタクト形成方法は、ＤＲＡＭにおける金
属コンタクトを形成する方法において、その周辺回路領
域にｐ型FETとｎ型FETがありそのアレイ領域にｎ型ＦＥ
Ｔがある半導体基板を提供する段階と、前記周辺回路領
域にあるｐ型FET及びｎ型FETの付近と、前記アレイ領域
にあるｎ型ＦＥＴの付近において、それぞれ、第一、第
二及び第三のソース／ドレイン領域を形成する段階と、
前記半導体基板において誘電層を形成する段階と、前記
誘電層において、それぞれ、前記第一、第二及び第三の
ソース／ドレイン領域まで貫通する第一、第二及び第三
のコンタクト孔を形成する段階と、前記第一、第二及び
第三のコンタクト孔内に、ｎドーピングSixGeｌ-x層（0
＜ｘ＜ｌ）を形成する段階と、前記第二及び第三のコン
タクト孔をマスクする段階と、前記第一のコンタクト孔
内のｎドーピングSixGeｌ-x層を除去する段階と、前記
第一のソース／ドレイン領域においてｐ型不純物を注入
する段階と、前記半導体基板において順応的にコバルト
層を形成する段階と、前記コバルト層と前記第二及び第
三のコンタクト孔内のｎドーピングSixGeｌ-x層との化
学反応で前記コバルト層からけい化コバルト層を形成す
る段階と、前記第二及び第三のコンタクト孔内のｎドー
ピングSixGeｌ-x層の不純物を、前記第二及び第三のソ
ース／ドレイン領域に拡散させる段階と、前記第一、第
二及び第三のコンタクト孔を金属プラグで充填する段階
とを備えることを特徴とする。
【００１０】
【発明の実施の形態】前記の目的を達成して従来の欠点
を除去するための課題を実行する本発明の実施例の構成
とその作用を添付図面に基づき詳細に説明する。
を除去するための課題を実行する本発明の実施例の構成
とその作用を添付図面に基づき詳細に説明する。
【００１１】図１a乃至１cは本発明の第一の実施例に係
る金属・半導体境界面における金属コンタクトの形成方
法による製造段階を示す図である。
る金属・半導体境界面における金属コンタクトの形成方
法による製造段階を示す図である。
【００１２】図１aにおいて、先ず、半導体基板100に誘
電層120を形成する。そして、半導体基板100を露出させ
るように誘電層120内においてコンタクト孔140を形成す
る。この後、コンタクト孔140内にSixGeｌ-x層200を形
成する（ここで、0＜ｘ＜ｌ）。この後、半導体基板100
において順応的にコバルト層（Co層）220を形成する。
電層120を形成する。そして、半導体基板100を露出させ
るように誘電層120内においてコンタクト孔140を形成す
る。この後、コンタクト孔140内にSixGeｌ-x層200を形
成する（ここで、0＜ｘ＜ｌ）。この後、半導体基板100
において順応的にコバルト層（Co層）220を形成する。
【００１３】なお、SixGeｌ-x層200はドーピングされた
もの、特に、ｎドーピングによるものであることは好ま
しい。
もの、特に、ｎドーピングによるものであることは好ま
しい。
【００１４】SixGeｌ-x層200の形成方法としては、MBE
法（分子線エピタキシー法）や、UHV-CVD法（超高真空
化学気相堆積法）、RT-CVD法（急速加熱CVD法）及びLRP
-CVD法（Limited Reaction Processing CVD法）等が
挙げられる。例えば、SixGeｌ- x層200は非常に低い温度
（＜800℃）で選択エピタキシー成長法により形成され
る。
法（分子線エピタキシー法）や、UHV-CVD法（超高真空
化学気相堆積法）、RT-CVD法（急速加熱CVD法）及びLRP
-CVD法（Limited Reaction Processing CVD法）等が
挙げられる。例えば、SixGeｌ- x層200は非常に低い温度
（＜800℃）で選択エピタキシー成長法により形成され
る。
【００１５】また、SixGeｌ-x層200において、その比例
ｘの値は、製造プロセスの選択やワークステージ及び後
続形成される各層等の要素に基づいて最適な値として決
定される。因みに、SixGeｌ-x層200をシリコンリッチの
ものとして良い。この場合、SixGeｌ-x層200の性質は純
シリコンの性質に近いため、転位の発生が抑制される。
例えば、ｘ値の範囲としては、0.5＜ｘ＜0.95が挙げら
れる。
ｘの値は、製造プロセスの選択やワークステージ及び後
続形成される各層等の要素に基づいて最適な値として決
定される。因みに、SixGeｌ-x層200をシリコンリッチの
ものとして良い。この場合、SixGeｌ-x層200の性質は純
シリコンの性質に近いため、転位の発生が抑制される。
例えば、ｘ値の範囲としては、0.5＜ｘ＜0.95が挙げら
れる。
【００１６】過去の資料によると、臨界厚さより薄いSi
-Ge層（ｘ値及び堆積条件によって薄くなるもの）は高
温で行われる後続段階を経てもシリコン基板において転
位が生じられないということが分かる。よって、歪み存
在の状態に維持しシリコンとSi-Geの格子不整によるシ
リコン基板内転位を抑制することで結合面における漏電
流を防ぐために、SixGeｌ-x層200の厚さを臨界厚さより
小さくする必要があるが、本発明では、SixGeｌ-x層200
は後続のけい化段階にて多少消耗されるため、SixGe
ｌ-x層200の厚さは、その消耗に十分に対抗するほどの
値を取る必要があり、例えば、10―30nmとする。
-Ge層（ｘ値及び堆積条件によって薄くなるもの）は高
温で行われる後続段階を経てもシリコン基板において転
位が生じられないということが分かる。よって、歪み存
在の状態に維持しシリコンとSi-Geの格子不整によるシ
リコン基板内転位を抑制することで結合面における漏電
流を防ぐために、SixGeｌ-x層200の厚さを臨界厚さより
小さくする必要があるが、本発明では、SixGeｌ-x層200
は後続のけい化段階にて多少消耗されるため、SixGe
ｌ-x層200の厚さは、その消耗に十分に対抗するほどの
値を取る必要があり、例えば、10―30nmとする。
【００１７】順応性のあるコバルト層220の形成（堆
積）方法としては、PVD法（物理気相堆積法）やCVD法、
あるいは非選択式堆積法等が挙げられる。コバルト層22
0は、誘電層120（層間誘電層（ILD層））に対しての粘
着層兼拡散障壁層として用いられるため、他に粘着層や
拡散障壁層を形成する必要がなくなる。
積）方法としては、PVD法（物理気相堆積法）やCVD法、
あるいは非選択式堆積法等が挙げられる。コバルト層22
0は、誘電層120（層間誘電層（ILD層））に対しての粘
着層兼拡散障壁層として用いられるため、他に粘着層や
拡散障壁層を形成する必要がなくなる。
【００１８】次に、図１ｂにおいて、アニ―ル法でコバ
ルト層220からけい化コバルト層240を形成する。本実施
例では、SixGeｌ-x層200は選択的にコンタクト孔140の
底部に形成されるため、コバルト層200のコンタクト孔1
40の底部に当たる部分のみがコバルトとSixGeｌ-x層200
のシリコンとの化学反応によりけい化コバルト層240に
変わるが、コバルト層200のコンタクト孔１４０の側壁
に当たる部分はそのまま、変わらない。
ルト層220からけい化コバルト層240を形成する。本実施
例では、SixGeｌ-x層200は選択的にコンタクト孔140の
底部に形成されるため、コバルト層200のコンタクト孔1
40の底部に当たる部分のみがコバルトとSixGeｌ-x層200
のシリコンとの化学反応によりけい化コバルト層240に
変わるが、コバルト層200のコンタクト孔１４０の側壁
に当たる部分はそのまま、変わらない。
【００１９】SixGeｌ-x層200にドーピングされた不純物
がある場合、アニ―ル法を施す際不純物が半導体基板１
００内に拡散する。このため、基板１００におけるSixG
eｌ- x層200の下方に拡散領域３００が形成される。よっ
て、コンタクト抵抗が低減される。
がある場合、アニ―ル法を施す際不純物が半導体基板１
００内に拡散する。このため、基板１００におけるSixG
eｌ- x層200の下方に拡散領域３００が形成される。よっ
て、コンタクト抵抗が低減される。
【００２０】最後、図１cにおいて、コンタクト孔１４
０を充填するようにコバルト層２２０の上に金属プラグ
４００を形成する。このプラグ４００の形成方法は、例
えば、以下の段階から構成される。即ち、（１）選択成
長法でタングステン層を形成し、（２）CMP（化学的機
械的研磨）法でこのタングステン層を平坦化する（同
時、誘電層１２０の上にあるコバルト層220も除去され
る）。
０を充填するようにコバルト層２２０の上に金属プラグ
４００を形成する。このプラグ４００の形成方法は、例
えば、以下の段階から構成される。即ち、（１）選択成
長法でタングステン層を形成し、（２）CMP（化学的機
械的研磨）法でこのタングステン層を平坦化する（同
時、誘電層１２０の上にあるコバルト層220も除去され
る）。
【００２１】本発明による金属コンタクトと記憶装置
（特にDRAM装置）との整合性が非常に良い。
（特にDRAM装置）との整合性が非常に良い。
【００２２】図２a乃至2ｇは本発明の第二の実施例に係
る混合式コンタクト法によるDRAMの製造段階を示す図で
ある。半導体基板１０の最初の様子は図２aに示すもの
である。図２aにおいて、半導体基板１０は断線に示す
ように二分され、周辺回路領域Sとアレイ領域（メモリ
領域）Aからなる。周辺回路領域S及びアレイ回路領域A
では何れも浅トレンチ分離（STI）を利用して電気的分
離が施される。周辺回路領域Sにおいて、p型電界効果ト
ランジスタ（ｐFET）F1とn型電界効果トランジスタ（nF
ET）F２がそれぞれNウェル１２とPウェル１４の上に形
成される。ここで、ウェル１２とウェル１４はSTIによ
り電気的に分離される。一方、アレイ領域Aにおいて、n
型電界効果トランジスタF3がPウェル１６の上に形成さ
れる。また、p型電界効果トランジスタF1、n型電界効果
トランジスタF2、n型電界効果トランジスタF3の付近に
おいて、それぞれソース/ドレイン領域S/D1、S/D2、S/D
3が形成される。
る混合式コンタクト法によるDRAMの製造段階を示す図で
ある。半導体基板１０の最初の様子は図２aに示すもの
である。図２aにおいて、半導体基板１０は断線に示す
ように二分され、周辺回路領域Sとアレイ領域（メモリ
領域）Aからなる。周辺回路領域S及びアレイ回路領域A
では何れも浅トレンチ分離（STI）を利用して電気的分
離が施される。周辺回路領域Sにおいて、p型電界効果ト
ランジスタ（ｐFET）F1とn型電界効果トランジスタ（nF
ET）F２がそれぞれNウェル１２とPウェル１４の上に形
成される。ここで、ウェル１２とウェル１４はSTIによ
り電気的に分離される。一方、アレイ領域Aにおいて、n
型電界効果トランジスタF3がPウェル１６の上に形成さ
れる。また、p型電界効果トランジスタF1、n型電界効果
トランジスタF2、n型電界効果トランジスタF3の付近に
おいて、それぞれソース/ドレイン領域S/D1、S/D2、S/D
3が形成される。
【００２３】次に、図２aに示すように、基板10に誘電
層20を形成した後に、誘電層20内において、周辺回路領
域Sのｐ型電界効果トランジスタ領域のS/D１まで貫通す
る第一のコンタクト孔C1と、周辺回路領域Sのn型電界効
果トランジスタ領域のS/D2まで貫通する第二のコンタク
ト孔C2と、アレイ領域Aのn型電界効果トランジスタ領域
のS/D3まで貫通する第三のコンタクト孔C3とを形成す
る。
層20を形成した後に、誘電層20内において、周辺回路領
域Sのｐ型電界効果トランジスタ領域のS/D１まで貫通す
る第一のコンタクト孔C1と、周辺回路領域Sのn型電界効
果トランジスタ領域のS/D2まで貫通する第二のコンタク
ト孔C2と、アレイ領域Aのn型電界効果トランジスタ領域
のS/D3まで貫通する第三のコンタクト孔C3とを形成す
る。
【００２４】次に、図2ｂに示すように、コンタクト孔C
1、C2、C3内にそれぞれｎドーピングSixGeｌ-x層30を形
成する（ここで、0＜ｘ＜ｌ）。
1、C2、C3内にそれぞれｎドーピングSixGeｌ-x層30を形
成する（ここで、0＜ｘ＜ｌ）。
【００２５】次に、図2ｃに示すように、周辺回路領域S
及びアレイ領域Aのn型電界効果トランジスタ領域をマス
クし（即ちコンタクト孔C2及びC3をマスクする）コンタ
クト孔C1内のｎドーピングSixGeｌ-x層30を露出させる
フォトレジスト層４０を形成する。
及びアレイ領域Aのn型電界効果トランジスタ領域をマス
クし（即ちコンタクト孔C2及びC3をマスクする）コンタ
クト孔C1内のｎドーピングSixGeｌ-x層30を露出させる
フォトレジスト層４０を形成する。
【００２６】次に、ｐ型電界効果トランジスタ領域に対
し注入コンタクト法を施す。図2ｄに示すように、先
ず、コンタクト孔C1内のｎドーピングSixGeｌ-x層30を
除去する。この後、基板１０において注入を行う。即
ち、コンタクト孔C1を介してｐ型不純物（例えば、硼素
またはフッ化硼素）をソース/ドレイン領域S/D1に注入
する。なお、該注入段階はSiGe層を除去する前に行われ
ても良い。
し注入コンタクト法を施す。図2ｄに示すように、先
ず、コンタクト孔C1内のｎドーピングSixGeｌ-x層30を
除去する。この後、基板１０において注入を行う。即
ち、コンタクト孔C1を介してｐ型不純物（例えば、硼素
またはフッ化硼素）をソース/ドレイン領域S/D1に注入
する。なお、該注入段階はSiGe層を除去する前に行われ
ても良い。
【００２７】なお、前記注入段階を行う場合、不純物を
基板１０表面付近に分布させるように注入エネルギーや
ドーズ量を適宜に調整する必要がある。例えば、100eV
―10ＫeVの低エネルギー及び1E14―1E15 atoms/cm2の低
ドーズ量で注入する。なお、20Ｋ―80ＫeVの高エネルギ
ー及び5E14―3E15 atoms/cm2の低ドーズ量で注入しても
良い。更に、イオンミキシング法で注入しても良い。イ
オンミキシング法の場合、先ず、100eV―10ＫeVの低エ
ネルギー及び1E14―1E16 atoms/cm2の高ドーズ量で注入
し、そして、20ＫeV―80ＫeVの高エネルギー及び5E13―
5E14 atoms/cm2の低ドーズ量で注入する。
基板１０表面付近に分布させるように注入エネルギーや
ドーズ量を適宜に調整する必要がある。例えば、100eV
―10ＫeVの低エネルギー及び1E14―1E15 atoms/cm2の低
ドーズ量で注入する。なお、20Ｋ―80ＫeVの高エネルギ
ー及び5E14―3E15 atoms/cm2の低ドーズ量で注入しても
良い。更に、イオンミキシング法で注入しても良い。イ
オンミキシング法の場合、先ず、100eV―10ＫeVの低エ
ネルギー及び1E14―1E16 atoms/cm2の高ドーズ量で注入
し、そして、20ＫeV―80ＫeVの高エネルギー及び5E13―
5E14 atoms/cm2の低ドーズ量で注入する。
【００２８】なお、より良い注入方法としては、2ＫeV
より低いエネルギー及び1E15 atoms/cm2より低いドーズ
量で注入することが挙げられる。この場合、ＰＬＡＤ
（プラズマドーピング）法またはＰＩＩＩ（プラズマイ
オン堆積注入）法が用いられる。
より低いエネルギー及び1E15 atoms/cm2より低いドーズ
量で注入することが挙げられる。この場合、ＰＬＡＤ
（プラズマドーピング）法またはＰＩＩＩ（プラズマイ
オン堆積注入）法が用いられる。
【００２９】次に、注入されたもの及び基板の破損をア
ニ―ルするために、例えば、1050℃、10間で、ＲＴＰ
（急速加熱プロセス）を行う。
ニ―ルするために、例えば、1050℃、10間で、ＲＴＰ
（急速加熱プロセス）を行う。
【００３０】次に、図2ｅに示すように、フォトレジス
ト層４０を除去した後に、半導体基板10において順応的
にコバルト層50を形成する。コバルト層50の形成方法と
しては、非選択堆積法、例えば、ＰＶＤ法やＣＶＤ法が
挙げられる。コバルト層50は、誘電層20（ILD層）に対
しての粘着層兼拡散障壁層として用いられる。
ト層４０を除去した後に、半導体基板10において順応的
にコバルト層50を形成する。コバルト層50の形成方法と
しては、非選択堆積法、例えば、ＰＶＤ法やＣＶＤ法が
挙げられる。コバルト層50は、誘電層20（ILD層）に対
しての粘着層兼拡散障壁層として用いられる。
【００３１】次に、図2ｆに示すように、基板１０に対
し熱処理（例えばアニ―ル法）を施すことによりコバル
ト層50からけい化コバルト層52を形成する。この場合、
ｎドーピングSixGeｌ-x層30はコンタクト孔Ｃ2，Ｃ3の
底部に残留しているが、コンタクト孔Ｃ1から既に除去
されたため、コバルト層50のコンタクト孔Ｃ2，Ｃ3の底
部に当たる部分のみがコバルトとｎドーピングSixGe
ｌ-x層30のシリコンとの化学反応によりけい化コバルト
層52に変えられるが、コバルト層50のコンタクト孔Ｃ
2，Ｃ3の側壁及びコンタクト孔Ｃ1に当たる部分はその
まま、変わらない。
し熱処理（例えばアニ―ル法）を施すことによりコバル
ト層50からけい化コバルト層52を形成する。この場合、
ｎドーピングSixGeｌ-x層30はコンタクト孔Ｃ2，Ｃ3の
底部に残留しているが、コンタクト孔Ｃ1から既に除去
されたため、コバルト層50のコンタクト孔Ｃ2，Ｃ3の底
部に当たる部分のみがコバルトとｎドーピングSixGe
ｌ-x層30のシリコンとの化学反応によりけい化コバルト
層52に変えられるが、コバルト層50のコンタクト孔Ｃ
2，Ｃ3の側壁及びコンタクト孔Ｃ1に当たる部分はその
まま、変わらない。
【００３２】加熱処理で前記けい化コバルト層５２を形
成すると同時に、n型電界効果トランジスタ領域におい
て拡散コンタクトが行われる。即ち、周辺回路領域Ｓ及
びアレイ領域Ａのn型電界効果トランジスタ領域におい
て、コンタクト孔Ｃ2，Ｃ3内のｎドーピングSixGeｌ-x
層30のｎ型不純物（ＡｓまたはＰ）は、加熱処理中第二
及び第三のソース/ドレイン領域（Ｓ/Ｄ2及びＳ/Ｄ3）
に拡散する（図２ｆ参照）。このため、ＳＢＨが下げら
れ、n型電界効果トランジスタ領域においてオートミッ
クコンタクトが形成される。
成すると同時に、n型電界効果トランジスタ領域におい
て拡散コンタクトが行われる。即ち、周辺回路領域Ｓ及
びアレイ領域Ａのn型電界効果トランジスタ領域におい
て、コンタクト孔Ｃ2，Ｃ3内のｎドーピングSixGeｌ-x
層30のｎ型不純物（ＡｓまたはＰ）は、加熱処理中第二
及び第三のソース/ドレイン領域（Ｓ/Ｄ2及びＳ/Ｄ3）
に拡散する（図２ｆ参照）。このため、ＳＢＨが下げら
れ、n型電界効果トランジスタ領域においてオートミッ
クコンタクトが形成される。
【００３３】最後、図2ｇに示すように、コンタクト孔
Ｃ1，Ｃ2，Ｃ3を充填するようにコバルト層50の上に金
属プラグ60を形成する。このプラグ60の形成方法として
は、例えば、以下の段階からなる。即ち、（１）選択成
長法でタングステン層を形成し、（２）CMP法でこのタ
ングステン層を平坦化する（同時、誘電層２０の上にあ
るコバルト層50も除去される）。
Ｃ1，Ｃ2，Ｃ3を充填するようにコバルト層50の上に金
属プラグ60を形成する。このプラグ60の形成方法として
は、例えば、以下の段階からなる。即ち、（１）選択成
長法でタングステン層を形成し、（２）CMP法でこのタ
ングステン層を平坦化する（同時、誘電層２０の上にあ
るコバルト層50も除去される）。
【００３４】本発明は前記実施例の如く提示されている
が、これは本発明を限定するものではなく、当業者は本
発明の要旨と範囲内において変形と修正をすることがで
きる。
が、これは本発明を限定するものではなく、当業者は本
発明の要旨と範囲内において変形と修正をすることがで
きる。
【００３５】
【発明の効果】本発明は以下の効果を奏する。
【００３６】（１）金属・半導体境界面におけるコンタ
クトが低ＳＢＨのSixGeｌ-x層と低抵抗のけい化コバル
ト層及びコバルト層の結合により形成されるため、コン
タクト抵抗が大幅に降下される。したがって、適当なド
ーピングで金属・半導体境界面において良好なコンタク
トを形成し、半導体装置を短チャネル効果や漏電から保
護することができる。
クトが低ＳＢＨのSixGeｌ-x層と低抵抗のけい化コバル
ト層及びコバルト層の結合により形成されるため、コン
タクト抵抗が大幅に降下される。したがって、適当なド
ーピングで金属・半導体境界面において良好なコンタク
トを形成し、半導体装置を短チャネル効果や漏電から保
護することができる。
【００３７】（２）コバルト層は粘着層兼拡散障壁層と
して用いられるため、他に粘着層や拡散障壁層を形成す
る必要がなくなる。よって、製造コストを低減すること
ができる。
して用いられるため、他に粘着層や拡散障壁層を形成す
る必要がなくなる。よって、製造コストを低減すること
ができる。
【００３８】（３）本発明によれば、n型電界効果トラ
ンジスタ領域において、ｎ型SixGeｌ -x層のコンタクト
を形成することにより、拡散コンタクト法でコンタクト
を形成することができる。一方、ｐ型電界効果トランジ
スタ領域において、注入コンタクト法を施すことによ
り、混合式コンタクト法を用いることもできる。したが
って、本発明では、コンタクトを形成するのに混合式コ
ンタクト法が用いられる。よって、光マスクの形成段階
を減縮し製造コストを低減することができる。
ンジスタ領域において、ｎ型SixGeｌ -x層のコンタクト
を形成することにより、拡散コンタクト法でコンタクト
を形成することができる。一方、ｐ型電界効果トランジ
スタ領域において、注入コンタクト法を施すことによ
り、混合式コンタクト法を用いることもできる。したが
って、本発明では、コンタクトを形成するのに混合式コ
ンタクト法が用いられる。よって、光マスクの形成段階
を減縮し製造コストを低減することができる。
【図１ａ】本発明の第一の実施例に係る金属・半導体境
界面における金属コンタクトの形成方法による製造段階
の一部分を示す図である。
界面における金属コンタクトの形成方法による製造段階
の一部分を示す図である。
【図１ｂ】図１ａに示す段階の後続の段階を示す断面図
である。
である。
【図１ｃ】図１ｂに示す段階の後続の段階を示す断面図
である。
である。
【図２ａ】本発明の第二の実施例に係る混合式コンタク
ト法によるDRAMの製造段階の一部分を示す図である。
ト法によるDRAMの製造段階の一部分を示す図である。
【図２ｂ】図２ａに示す段階の後続の段階を示す断面図
である。
である。
【図２ｃ】図２ｂに示す段階の後続の段階を示す断面図
である。
である。
【図２ｄ】図２ｃに示す段階の後続の段階を示す断面図
である。
である。
【図２ｅ】図２ｄに示す段階の後続の段階を示す断面図
である。
である。
【図２ｆ】図２ｅに示す段階の後続の段階を示す断面図
である。
である。
【図２ｇ】図２ｆに示す段階の後続の段階を示す断面図
である。
である。
１０，１００ 半導体基板
１２ Ｎウェル
１４，１６ Ｐウェル
２０，１２０ 誘電層
３０ ｎドーピングSixGeｌ-x層（0＜ｘ＜ｌ）
４０ フォトレジスト層
５０，２２０ コバルト層
５２，２４０ けい化コバルト層
６０，４００ 金属プラグ
２００ SixGeｌ-x層
３００ 拡散領域
Ａ アレイ領域
Ｃ１，Ｃ２，Ｃ３ コンタクト孔
Ｓ 周辺回路領域
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78
(72)発明者 ブライアン エス リー
台湾，シンチュ，ウー−リン ロード，レ
ーン175，９番，19Ｆ−２
Ｆターム(参考） 4M104 BB01 BB04 BB40 CC01 DD06
DD26 DD31 DD33 DD43 DD46
DD75 DD78 DD84 DD92 FF17
FF22 GG09 GG16 HH15
5F048 AC03 BA01 BE03 BF06 BF16
BG01 BG13 DA24
5F083 JA35 JA39 MA04 MA06 MA19
NA01 NA08
5F140 AA10 AA21 AA24 AB03 AC32
BA01 BJ04 BJ07 BJ11 BJ17
BJ18 BJ27 BK20 BK22 BK25
BK28 BK29 BK30 BK31 BK34
CE07
Claims (18)
- 【請求項１】 半導体基板と、該半導体基板に形成され
且つ該半導体基板を露出させるコンタクト孔を有する誘
電層と、前記コンタクト孔内に形成されるSi xGeｌ-x層
（0＜ｘ＜ｌ）と、該SixGeｌ-x層に形成されるけい化コ
バルト層と、前記けい化コバルト層及び前記コンタクト
孔の側壁に形成される順応性のあるコバルト層と、前記
コンタクト孔を充填し且つ前記コバルト層上に形成され
る金属プラグとからなる半導体装置。 - 【請求項２】 前記SixGeｌ-x層はドーピングSixGeｌ-x
層であることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記SixGeｌ-x層はｎドーピングSixGe
ｌ-x層であることを特徴とする請求項１に記載の半導体
装置。 - 【請求項４】 前記SixGeｌ-x層はシリコンリッチのSix
Geｌ-x層であって、ｘ値の範囲は0.5＜ｘ＜0.95である
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項５】 前記SixGeｌ-x層は、歪みが存在し半導
体基板内転位を防ぐSixGeｌ-x層であることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項６】 更に、前記半導体基板内における前記Si
xGeｌ-x層の下方に位置する拡散層を有することを特徴
とする請求項１乃至５のうちいずれか一項に記載の半導
体装置。 - 【請求項７】 前記半導体装置は記憶装置であることを
特徴とする請求項１乃至６のうちいずれか一項に記載の
半導体装置。 - 【請求項８】 前記記憶装置はＤＲＡＭであることを特
徴とする請求項７に記載の半導体装置。 - 【請求項9】 記憶装置における金属コンタクトを形成
する方法において、 その周辺回路領域に第一の導電型の第一のFETと第二の
導電型の第二のFETがありそのアレイ領域に第二の導電
型の第三のＦＥＴがある半導体基板を提供する段階と、 前記第一、第二及び第三のＦＥＴの付近において、それ
ぞれ、第一、第二及び第三の拡散領域を形成する段階
と、 前記半導体基板において誘電層を形成する段階と、 前記誘電層において、それぞれ、第一、第二及び第三の
拡散領域まで貫通する第一、第二及び第三のコンタクト
孔を形成する段階と、 前記第一、第二及び第三のコンタクト孔内に、第二の導
電型のドーピングSixGeｌ-x層（0＜ｘ＜ｌ）を形成する
段階と、 前記第二及び第三のコンタクト孔をマスクする段階と、 前記第一のコンタクト孔内のドーピングSixGeｌ-x層を
除去する段階と、 前記第一の拡散領域において第一の導電型の不純物を注
入する段階と、 前記半導体基板において順応的にコバルト層を形成する
段階と、 前記コバルト層と前記第二及び第三のコンタクト孔内の
SixGeｌ-x層との化学反応で前記コバルト層からけい化
コバルト層を形成する段階と、 前記第二及び第三のコンタクト孔内のSixGeｌ-x層の不
純物を、前記第二及び第三の拡散領域に拡散させる段階
と、 前記第一、第二及び第三のコンタクト孔を金属プラグで
充填する段階とを備えることを特徴とする金属コンタク
ト形成方法。 - 【請求項１０】 前記第一、第二の導電型はそれぞれｐ
型、ｎ型であることを特徴とする請求項９に記載の金属
コンタクト形成方法。 - 【請求項１１】 前記第一の拡散領域において第一の導
電型の不純物を注入する段階において、該第一の導電型
の不純物が硼素であることを特徴とする請求項９に記載
の金属コンタクト形成方法。 - 【請求項１２】 前記不純物を注入するのに2ＫeVより
低いエネルギー及び1×1015 atoms/cm2より低いドーズ
量を用いることを特徴とする請求項１１に記載の金属コ
ンタクト形成方法。 - 【請求項１３】 前記不純物を注入するのにＰＬＡＤ法
を用いることを特徴とする請求項１２に記載の金属コン
タクト形成方法。 - 【請求項１４】 前記不純物を注入するのにＰＩＩＩ法
を用いることを特徴とする請求項１２に記載の金属コン
タクト形成方法。 - 【請求項１５】 前記SixGeｌ-x層はｎドーピングSixGe
ｌ-x層であることを特徴とする請求項９に記載の金属コ
ンタクト形成方法。 - 【請求項１６】 前記SixGeｌ-x層は選択エピタキシー
成長法により形成されることを特徴とする請求項１５に
記載の金属コンタクト形成方法 - 【請求項１７】 前記金属プラグは選択成長法により形
成されるタングステンプラグであることを特徴とする請
求項９に記載の金属コンタクト形成方法 - 【請求項１８】 ＤＲＡＭにおける金属コンタクトを形
成する方法において、 その周辺回路領域にｐ型FETとｎ型FETがありそのアレイ
領域にｎ型ＦＥＴがある半導体基板を提供する段階と、 前記周辺回路領域にあるｐ型FET及びｎ型FETの付近と、
前記アレイ領域にあるｎ型ＦＥＴの付近において、それ
ぞれ、第一、第二及び第三のソース／ドレイン領域を形
成する段階と、 前記半導体基板において誘電層を形成する段階と、 前記誘電層において、それぞれ、前記第一、第二及び第
三のソース／ドレイン領域まで貫通する第一、第二及び
第三のコンタクト孔を形成する段階と、 前記第一、第二及び第三のコンタクト孔内に、ｎドーピ
ングSixGeｌ-x層（0＜ｘ＜ｌ）を形成する段階と、 前記第二及び第三のコンタクト孔をマスクする段階と、 前記第一のコンタクト孔内のｎドーピングSixGeｌ-x層
を除去する段階と、 前記第一のソース／ドレイン領域においてｐ型不純物を
注入する段階と、 前記半導体基板において順応的にコバルト層を形成する
段階と、 前記コバルト層と前記第二及び第三のコンタクト孔内の
ｎドーピングSixGeｌ- x層との化学反応で前記コバルト
層からけい化コバルト層を形成する段階と、 前記第二及び第三のコンタクト孔内のｎドーピングSixG
eｌ-x層の不純物を、前記第二及び第三のソース／ドレ
イン領域に拡散させる段階と、 前記第一、第二及び第三のコンタクト孔を金属プラグで
充填する段階とを備えることを特徴とする金属コンタク
ト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029454A JP4152636B2 (ja) | 2002-02-06 | 2002-02-06 | 半導体装置の金属コンタクトの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029454A JP4152636B2 (ja) | 2002-02-06 | 2002-02-06 | 半導体装置の金属コンタクトの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234416A true JP2003234416A (ja) | 2003-08-22 |
| JP4152636B2 JP4152636B2 (ja) | 2008-09-17 |
Family
ID=27773693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002029454A Expired - Fee Related JP4152636B2 (ja) | 2002-02-06 | 2002-02-06 | 半導体装置の金属コンタクトの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4152636B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173468A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008028324A (ja) * | 2006-07-25 | 2008-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2012156451A (ja) * | 2011-01-28 | 2012-08-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9012281B2 (en) | 2013-02-08 | 2015-04-21 | Samsung Electronics Co., Ltd. | Semiconductor device fabrication methods |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102387919B1 (ko) | 2015-05-21 | 2022-04-15 | 삼성전자주식회사 | 반도체 장치 |
-
2002
- 2002-02-06 JP JP2002029454A patent/JP4152636B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173468A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008028324A (ja) * | 2006-07-25 | 2008-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP4534164B2 (ja) * | 2006-07-25 | 2010-09-01 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2012156451A (ja) * | 2011-01-28 | 2012-08-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9385130B2 (en) | 2011-01-28 | 2016-07-05 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for manufacturing the same |
| US9012281B2 (en) | 2013-02-08 | 2015-04-21 | Samsung Electronics Co., Ltd. | Semiconductor device fabrication methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4152636B2 (ja) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9847417B2 (en) | Semiconductor device including gate electrode for applying tensile stress to silicon substrate, and method of manufacturing the same | |
| US7812401B2 (en) | MOS device and process having low resistance silicide interface using additional source/drain implant | |
| US7413957B2 (en) | Methods for forming a transistor | |
| US6703279B2 (en) | Semiconductor device having contact of Si-Ge combined with cobalt silicide | |
| JP3393846B2 (ja) | 半導体デバイスを形成する方法 | |
| US6511905B1 (en) | Semiconductor device with Si-Ge layer-containing low resistance, tunable contact | |
| US6744104B1 (en) | Semiconductor integrated circuit including insulated gate field effect transistor and method of manufacturing the same | |
| US7579249B2 (en) | Methods for fabricating DRAM semiconductor devices including silicon epitaxial and metal silicide layers | |
| US20020031916A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10189970A (ja) | 半導体素子の製造方法 | |
| US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| JP2003174101A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6521956B1 (en) | Semiconductor device having contact of Si-Ge combined with cobalt silicide | |
| US6518625B1 (en) | Semiconductor device | |
| US10741663B1 (en) | Encapsulation layer for vertical transport field-effect transistor gate stack | |
| US7678654B2 (en) | Buried bitline with reduced resistance | |
| KR100441585B1 (ko) | 반도체 장치 | |
| JP2003234416A (ja) | 半導体装置及びその金属コンタクト形成方法 | |
| US7129141B2 (en) | Method for manufacturing a semiconductor device having a low junction leakage current | |
| US6660600B2 (en) | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors | |
| JP2004253778A (ja) | 半導体装置及びその製造方法 | |
| JP2007305889A (ja) | 半導体装置およびその製造方法 | |
| KR100591172B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| TWI290751B (en) | Semiconductor device, method for forming metal contact of memory device and method for forming metal contact of DRAM | |
| JPH11177103A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |