JP2006173468A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006173468A
JP2006173468A JP2004366215A JP2004366215A JP2006173468A JP 2006173468 A JP2006173468 A JP 2006173468A JP 2004366215 A JP2004366215 A JP 2004366215A JP 2004366215 A JP2004366215 A JP 2004366215A JP 2006173468 A JP2006173468 A JP 2006173468A
Authority
JP
Japan
Prior art keywords
channel transistor
contact plug
formation region
transistor formation
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004366215A
Other languages
English (en)
Other versions
JP4833544B2 (ja
Inventor
Masaru Yamada
雅留 山田
Kiyoyuki Morita
清之 森田
Masashi Tsutsui
将史 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004366215A priority Critical patent/JP4833544B2/ja
Priority to US11/258,034 priority patent/US20060131662A1/en
Publication of JP2006173468A publication Critical patent/JP2006173468A/ja
Priority to US12/405,668 priority patent/US7821138B2/en
Priority to US12/882,643 priority patent/US20110001193A1/en
Application granted granted Critical
Publication of JP4833544B2 publication Critical patent/JP4833544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】活性領域、素子分離領域の寸法を変更することなく、ｎチャネルトランジスタ形成領域およびｐチャネルトランジスタ形成領域の駆動電流をともに増加させる。
【解決手段】素子分離領域ＩＳにより区画されて配置されたｎチャネルトランジスタＱｎの形成領域とｐチャネルトランジスタＱｐの形成領域とを有し、ｎチャネルトランジスタＱｎの形成領域においてそのコンタクトプラグＣＰに起因する応力とｐチャネルトランジスタＱｐの形成領域においてそのコンタクトプラグＣＰに起因する応力とが互いに異なる状態に構成されている。この構成により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
【選択図】図７

Description

本発明は、半導体装置（ＬＳＩ）に関し、詳しくはＭＩＳＦＥＴ（metalinsulator semiconductor field effect transistor）を有する半導体装置に関する。
従来の半導体装置を図１５に基づいて説明する（例えば、特許文献１参照）。これは、ＭＩＳＦＥＴが形成された活性領域を含む（または囲む）素子分離部の少なくともゲート長方向の一方の分離幅を調整することで、ＭＩＳＦＥＴのしきい値電圧または駆動電流を制御するものである。
図１５に示すように、素子分離部の分離幅Ｌａを相対的に狭くすることによりＭＩＳＦＥＴ（Ｑ２）のチャネル領域に及ぼす応力の影響を大きくして、しきい値電圧の変化を相対的に大きくする。また、素子分離部の分離幅Ｌｂを相対的に広くすることによりＭＩＳＦＥＴ（Ｑ４）のチャネル領域へ及ぼす応力の影響を小さくして、しきい値電圧の変化を相対的に小さくする。
特開２００１−３３２７０６号公報（第６−７頁、第１図） T.Ghani, et al. ,IEEE , S11, p6, 2003
しかしながら、上記の半導体装置は、活性領域幅と素子分離幅によりトランジスタ領域に加わる応力を調整するため、半導体装置の素子面積が大きくなることが懸念される。今後、半導体装置の微細化が進展し、さらに小面積化が進む中で上記のように面積が大きくなることはデメリットである。
近年、微細化が進展しチャネル領域への応力がトランジスタ特性へ与える影響が大きくなっている。プロセス中に発生する応力を積極的に利用し、トランジスタの動作特性、例えばしきい値電圧、駆動電流を向上させる手法が用いられている（非特許文献１）。
本発明は、このような事情に鑑みて創作したものであり、素子面積増加させることなく、またｎチャネルトランジスタとｐチャネルトランジスタのチャネル部へ同時に異なる応力を加え、両トランジスタの動作特性を向上させることを目的とする。
上記課題を達成するため、本発明は、トランジスタを構成するコンタクトプラグ（接続孔）またはコンタクトプラグのバリアメタルがトランジスタチャネル部に与える応力に注目し、以下の手段を講じる。
本発明による半導体装置は、素子分離領域により区画されて配置されたｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域とを有し、前記ｎチャネルトランジスタ形成領域においてそのコンタクトプラグに起因する応力と前記ｐチャネルトランジスタ形成領域においてそのコンタクトプラグに起因する応力とが互いに異なる状態に構成されていることを特徴するものである。
ｎチャネルトランジスタ形成領域の場合には、チャネル部、エクステンション領域への圧縮応力が低減されることにより、あるいは引張応力が増加されることにより、チャネル部、エクステンション領域のキャリア移動度が増加し、トランジスタの駆動電流特性が向上する。また、ｐチャネルトランジスタ形成領域の場合には、圧縮応力が増加されることにより、あるいは引張応力が低減されることにより、キャリア移動度が増加し、トランジスタの駆動電流特性が向上する。したがって、ｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域とでコンタクトプラグに起因する応力を互いに異ならせることにより、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
上記の構成において、圧縮応力、引張応力が与えられる方向としては、チャネルと平行方向が好ましい。
上記の構成において、前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違をもたらす手段については、次のような好ましいいくつかの態様がある。
（１）前記ｎチャネル・ｐチャネル両種トランジスタ形成領域間の応力の相違が、単位面積当たりのコンタクトプラグ数の相違によってもたらされる構成がある。より具体的には次のとおりである。
前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に少なく、前記ｐチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に多くされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が圧縮応力であるとする。圧縮応力が増加すれば、ｎチャネルトランジスタ形成領域の場合、駆動電流が減少する。したがって、駆動電流を増すには、圧縮応力が低減されるようにコンタクトプラグ数を少なくすればよい。ｐチャネルトランジスタ形成領域の場合には、逆に、コンタクトプラグ数を多くすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
あるいは、前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に多く、前記ｐチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に少なくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が引張応力であるとする。引張応力が減少すれば、ｎチャネルトランジスタ形成領域の場合、駆動電流が減少する。したがって、駆動電流を増すには、引張応力が増加されるようにコンタクトプラグ数を多くすればよい。ｐチャネルトランジスタ形成領域の場合には、逆に、コンタクトプラグ数を少なくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
（２）前記ｎチャネル・ｐチャネル両種トランジスタ形成領域間の応力の相違が、コンタクトプラグの形状の相違によってもたらされる構成がある。より具体的には次のとおりである。
前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に小さく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に大きくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が圧縮応力であるとする。ｎチャネルトランジスタ形成領域の場合、駆動電流を増すには、圧縮応力が低減されるようにコンタクトプラグの径を小さくすればよい。ｐチャネルトランジスタ形成領域の場合には、逆に、コンタクトプラグの径を大きくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
あるいは、前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に大きく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に小さくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が引張応力であるとする。ｎチャネルトランジスタ形成領域の場合、駆動電流を増すには、引張応力が増加されるようにコンタクトプラグの径を大きくすればよい。ｐチャネルトランジスタ形成領域の場合には、逆に、コンタクトプラグの径を小さくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
あるいは、前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグはチャネルと平行方向に前記最小寸法よりも大きくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が圧縮応力であるとする。ｎチャネルトランジスタ形成領域の場合、駆動電流を増すには、圧縮応力が低減されるようにコンタクトプラグは最小寸法とし、ｐチャネルトランジスタ形成領域の場合には、コンタクトプラグをチャネルと平行方向に前記最小寸法よりも大きくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
あるいは、前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｐチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｎチャネルトランジスタ形成領域のコンタクトプラグはチャネルと平行方向に前記最小寸法よりも大きくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が引張応力であるとする。ｐチャネルトランジスタ形成領域の場合、駆動電流を増すには、引張応力が低減されるようにコンタクトプラグは最小寸法とし、ｎチャネルトランジスタ形成領域の場合には、コンタクトプラグをチャネルと平行方向に前記最小寸法よりも大きくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
あるいは、前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグはゲート電極と平行方向に前記最小寸法よりも大きくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が圧縮応力であるとする。ｎチャネルトランジスタ形成領域の場合、駆動電流を増すには、圧縮応力が低減されるようにコンタクトプラグは最小寸法とし、ｐチャネルトランジスタ形成領域の場合には、コンタクトプラグの形状をゲート電極と平行方向に前記最小寸法よりも大きくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
あるいは、前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｐチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｎチャネルトランジスタ形成領域のコンタクトプラグはゲート電極と平行方向に前記最小寸法よりも大きくされている構成は、好ましい構成である。
コンタクトプラグに起因する応力が引張応力であるとする。ｐチャネルトランジスタ形成領域の場合、駆動電流を増すには、引張応力が低減されるようにコンタクトプラグは最小寸法とし、ｎチャネルトランジスタ形成領域の場合には、コンタクトプラグの形状をゲート電極と平行方向に前記最小寸法よりも大きくすればよい。これにより、ｎチャネル・ｐチャネル両種トランジスタ形成領域でともに駆動電流特性を向上させることができる。
（３）前記ｎチャネル・ｐチャネル両種トランジスタ形成領域間の応力の相違が、コンタクトプラグの構成材料の相違によってもたらされる構成がある。より具体的には、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの構成材料は引張応力を持つ材料であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの構成材料は圧縮応力を持つ材料（例えば、Ｗ，Ｔｉ，Ｔａ，Ｃｏ，ＣｏＳｉ2など）であるという構成である。
ｎチャネルトランジスタ形成領域の場合には、チャネル部、エクステンション領域への引張応力が増加されることにより、チャネル部、エクステンション領域のキャリア移動度が増加する。また、ｐチャネルトランジスタ形成領域の場合には、圧縮応力が増加されることにより、キャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
（４）前記ｎチャネル・ｐチャネル両種トランジスタ形成領域間の応力の相違が、前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成材料と前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成材料の相違によってもたらされる構成がある。バリアメタルは、コンタクトプラグと基板との密着性を向上させるものである。より具体的には次のとおりである。
前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成材料は引張応力を持つ材料であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成材料は圧縮応力を持つ材料（例えばＴｉ，Ｔａなど）である場合の構成は、好ましい構成である。
ｎチャネルトランジスタ形成領域の場合には、引張応力を有する材料のバリアメタルを用いることにより引張応力が増加され、また、ｐチャネルトランジスタ形成領域の場合には、圧縮応力を有する材料のバリアメタルを用いることにより圧縮応力が増加され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
あるいは、前記バリアメタルの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に薄く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に厚くされている構成は、好ましい構成である。
ｎチャネルトランジスタ形成領域の場合には、バリアメタルの膜厚を薄くすることにより圧縮応力が低減され、また、ｐチャネルトランジスタ形成領域の場合には、バリアメタルの膜厚を厚くすることにより圧縮応力が増加され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
あるいは、前記バリアメタルの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に厚く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に薄くされている構成は、好ましい構成である。
ｎチャネルトランジスタ形成領域の場合には、バリアメタルの膜厚を厚くすることにより引張応力が増加され、また、ｐチャネルトランジスタ形成領域の場合には、バリアメタルの膜厚を薄くすることにより引張応力が低減され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
（５）前記ｎチャネル・ｐチャネル両種トランジスタ形成領域間の応力の相違が、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの高さと前記ｐチャネルトランジスタ形成領域のコンタクトプラグの高さの相違によってもたらされる構成がある。より具体的には次のとおりである。
前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に小さく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に大きくされている構成は、好ましい構成である。
コンタクトプラグの構成材料が圧縮応力を有する場合、ｎチャネルトランジスタ形成領域の場合には、コンタクトプラグの高さを小さくすることにより圧縮応力が低減され、また、ｐチャネルトランジスタ形成領域の場合には、コンタクトプラグの高さを大きくすることにより圧縮応力が増加され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
あるいは、前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に大きく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に小さくされている構成は、好ましい構成である。
コンタクトプラグの構成材料が引張応力を有する場合、ｎチャネルトランジスタ形成領域の場合には、コンタクトプラグの高さを大きくすることにより引張応力が増加され、また、ｐチャネルトランジスタ形成領域の場合には、コンタクトプラグの高さを小さくすることにより引張応力が低減され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
（６）前記ｎチャネル・ｐチャネル両種トランジスタ形成領域間の応力の相違が、前記ｎチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の間隔と前記ｐチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の間隔の相違によってもたらされる構成がある。より具体的には次のとおりである。
前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に広く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に狭くされている構成は、好ましい構成である。
コンタクトプラグの構成材料が圧縮応力を有する場合、ｎチャネルトランジスタ形成領域の場合には、コンタクトプラグとゲート電極の距離を広くすることにより圧縮応力が低減され、また、ｐチャネルトランジスタ形成領域の場合には、コンタクトプラグとゲート電極の距離を狭くすることにより圧縮応力が増加され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
あるいは、前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に狭く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に広くされている構成は、好ましい構成である。
コンタクトプラグの構成材料が引張応力を有する場合、ｎチャネルトランジスタ形成領域の場合には、コンタクトプラグとゲート電極の距離を狭くすることにより引張応力が増加され、また、ｐチャネルトランジスタ形成領域の場合には、コンタクトプラグとゲート電極の距離を広くすることにより引張応力が低減され、それぞれキャリア移動度が増加する。したがって、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
本発明によれば、ｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域とでコンタクトプラグに起因する応力を互いに異ならせることにより、各活性領域寸法、素子分離領域寸法を変更することなく、駆動電流特性をｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域の双方で向上させることができる。
（本発明の原理）
本発明の原理について図面を参照しながら説明する。
図１（ａ）は、本発明の実施の形態における半導体装置の模式的な平面構成を示している。
図１（ａ）に示すように、実施の形態１における半導体装置１は、例えば、シリコンからなる半導体基板１０上に形成され、ＭＰＥＧ（Motion Picture Experts Group）エンコード機能を有するエンコーダ部１１と、ＲＯＭ（Read OnlyMemory）機能を有するＲＯＭ部１２と、メモリ部１３と、外部との入出力（Ｉ／Ｏ）機能を司るＩ／Ｏ部１４とにより構成されている。
図１（ｂ）は図１（ａ）に示すＲＯＭ部１２における任意の領域１３を拡大して示している。図１（ｂ）に示すように、領域１２ａは、素子分離（Shallow Trench Isolation :ＳＴＩ）領域２０に区画されている。ここで、符号２１はダミー活性領域であり、２２は周辺回路の一部を示している。
図２は図１（ｂ）の領域２２を拡大して示している。図２に示すように、素子分離領域２０に区画されたｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐが配置されている。各トランジスタは、活性領域Ａ、ゲート電極Ｇ、サイドウォールＳＷおよびコンタクトプラグＣＰにより形成されている。
例えば、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの動作特性の変化の要因の１つに、各コンタクトプラグＣＰから各活性領域Ａが受ける応力の影響が考えられる。
コンタクトプラグＣＰから各活性領域Ａに加わる応力は、コンタクトプラグＣＰの個数、形状、材料、サイドウォールＳＷとコンタクトプラグＣＰ間の距離、およびプロセス条件によって変化する。
実施の形態１においては、プロセス条件による応力変化については考えず、コンタクトプラグＣＰの個数、形状、材料、サイドウォールＳＷと各コンタクトプラグＣＰ間の距離について着目する。
上記着目点の検証について、コンタクトプラグＣＰから活性領域Ａが受ける応力についてシミュレーションにより評価した結果を図面に基づいて説明する。図３はシミュレーション評価を行った断面構造とその応力評価結果である。
シリコン基板Ｓｕ上にゲート長が７０ｎｍのポリシリコンのゲート電極Ｇを形成し、ＳｉＮのサイドウォールＳＷ、層間膜ＳＰ、コンタクトプラグＣＰ、およびＳｉＮエッチストップ膜ＥＳで形成されたトランジスタを想定し評価を行った。ここで、符号Ｐ１，Ｐ２，Ｐ３は代表的な応力評価箇所を示し、Ｐ１はコンタクトプラグ直下、Ｐ２はサイドウォール直下、Ｐ３はゲート電極直下を示している。またｄは、コンタクトプラグＣＰとサイドウォールＳＷ間の距離を示している。
図４は、シミュレーションによりシリコン基板Ｓｕの最表面から５ｎｍ程度の深さの応力を評価した結果を示している。図４からＰ１，Ｐ２，Ｐ３の評価箇所を観察すると、コンタクトプラグＣＰによりシリコン基板Ｓｕに応力が加わっていることが分かる。
コンタクトプラグＣＰに起因する応力がコンタクトプラグＣＰの内部応力によりどのように変化するかを図５に示す。図５は、コンタクトプラグＣＰの内部応力を、−１ＧＰａ、０ＧＰａ、＋１ＧＰａと変化させた場合のサイドウォール直下Ｐ２とゲート電極直下Ｐ３の応力シミュレーション評価結果を示したものである。
本評価結果からコンタクト内部応力の変化により、サイドウォール直下Ｐ２では約９０ＭＰａ変化し、ゲート電極直下Ｐ３では約３０ＭＰａ変化している。
図６は、コンタクトプラグＣＰとサイドウォールＳＷ間の距離ｄに対する応力の変化をシミュレーションにより評価した結果を示す。なお、図６は、内部応力０ＧＰａと仮定した際のシミュレーション結果である。
図６より、コンタクトプラグＣＰとサイドウォールＳＷ間の距離ｄにより、サイドウォール直下Ｐ２では最大約１４０ＭＰａ変化し、ゲート電極直下Ｐ３では最大約８５ＭＰａの応力が変化していることが分かる。
また、コンタクトプラグＣＰとサイドウォールＳＷ間の距離ｄが小さいほどコンタクトプラグＣＰ起因の応力の影響が大きくなり、符号Ｐ２，Ｐ３の圧縮応力が増加し、コンタクトプラグＣＰとサイドウォールＳＷ間の距離ｄが大きいほどＳｉＮエッチストップ膜ＥＳ起因の圧縮応力の影響が大きくなっていることが分かる。
本発明者らは、図３、図４、図５および図６に示す応力の評価結果から、以下の知見を得た。
（１）コンタクトプラグＣＰの存在により活性領域Ａに加わる応力が変化する。
（２）コンタクトプラグＣＰからサイドウォールＳＷ間の距離ｄに依存して、サイドウォール直下Ｐ２、ゲート電極直下Ｐ３の応力が変化する。
当社の０．１３μｍプロセスにおいて、ｎチャネルトランジスタでは約１５０ＭＰａの圧縮応力の増加により駆動電流が５％程度低下することが分かっている。
本発明においては、図３、図４、図５および図６の評価結果を踏まえて、以下の説明を行う。ただし、図２に示した周辺回路の一部を応力の増減に対する比較対象とし、以下の説明を行うこととする。
なお、実施の形態１から実施の形態７までは、コンタクトプラグから活性領域に与える応力を圧縮応力に固定し、かつコンタクトプラグ中心からゲート電極中心の距離は一定であると仮定して説明を行う。
また、実施の形態８については、コンタクトプラグ、エッチストップ膜から活性領域に与える応力を圧縮応力であるとして説明を行う。
なお、コンタクトプラグから活性領域に与える応力を引張応力に代えた場合、実施の形態１から実施の形態８において逆の構成にすれば、本発明の効果は得られる。
（実施の形態１）
以下、本発明の実施の形態１について図面を参照しながら説明する。
図７（ａ）は本発明の実施の形態１における半導体装置における活性領域と素子分離領域とゲート電極とサイドウォールとコンタクトプラグと層間膜とを含むｎチャネルトランジスタとｐチャネルトランジスタの拡大平面図、図７（ｂ）は図７（ａ）と対応する領域のコンタクトプラグ中心を通りチャネル方向に平行な断面によるｎチャネルトランジスタとｐチャネルトランジスタの断面図である。
前述したように、素子分離領域ＩＳ、ゲート電極Ｇ、サイドウォールＳＷ、コンタクトプラグＣＰ、層間膜ＳＰからエクステンション領域Ｅｎ，Ｅｐとチャネル領域Ｃｎ，Ｃｐに応力が加えられている状態でトランジスタの動作特性が決定されている。このため、微細化の進展と共に、上記応力を利用してトランジスタ特性を向上させる手法が注目されている。この際、ｎチャネルトランジスタＱｎ側のエクステンション領域Ｅｎ、チャネル領域Ｃｎに引っ張り方向の応力が加わると駆動電流が増加し、ｐチャネルトランジスタＱｐ側のエクステンション領域Ｅｐ、チャネル領域Ｃｐに圧縮応力が加わると駆動電流が増加する。
そこで、実施の形態１においては、ｎチャネルトランジスタＱｎのコンタクトプラグＣＰの数を図２に示す標準のｎチャネルトランジスタと比較して相対的に少なくする。すなわち、コンタクトプラグＣＰの存在がエクステンション領域Ｅｎとチャネル領域Ｃｎに対して圧縮応力の影響を与える範囲Ｓを狭くする。圧縮応力が加わる応力範囲Ｓが狭くなることにより駆動電流が低下する範囲が狭くなり、本実施の形態のｎチャネルトランジスタＱｎの駆動電流は標準のｎチャネルトランジスタと比較して増加する。
また、ｐチャネルトランジスタＱｐのコンタクトプラグ数を図２に示す標準のｐチャネルトランジスタと比較して相対的に多くし、コンタクトプラグＣＰの存在がエクステンション領域Ｅｎとチャネル領域Ｃｎに対して圧縮応力の影響を与える範囲Ｓを広くする。圧縮応力が加わる範囲が広がることにより駆動電流が増加する範囲が広くなり、本実施の形態のｐチャネルトランジスタＱｐの駆動電流は標準のｐチャネルトランジスタと比較して増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
（実施の形態２）
図８（ａ）は本発明の実施の形態２における半導体装置の拡大平面図、図８（ｂ）はその断面図である。
前述したように、半導体装置では、素子分離領域ＩＳ、ゲート電極Ｇ、サイドウォールＳＷ、コンタクトプラグＣＰおよび層間膜ＳＰからエクステンション領域Ｅｎ，Ｅｐとチャネル領域Ｃｎ，Ｃｐに応力が加えられている状態でトランジスタの動作特性が決定されている。
図８（ａ）は本発明の実施の形態２の特徴として、ｎチャネルトランジスタＱｎではコンタクトプラグＣＰの径を標準のｎチャネルトランジスタのコンタクトプラグの径と比較して相対的に小さくし、コンタクトプラグＣＰの存在のためにエクステンション領域Ｅｎ、チャネル領域Ｃｎに加わる圧縮応力を小さくする。エクステンション領域Ｅｎ、チャネル領域Ｃｎの圧縮応力が低下することにより、本実施の形態のｎチャネルトランジスタＱｎの駆動電流は標準のｎチャネルトランジスタと比較して増加する。
上記とともに、ｐチャネルトランジスタＱｐではコンタクトプラグＣＰの径を標準のｐチャネルトランジスタのコンタクトプラグの径より相対的に大きくすることで、コンタクトプラグＣＰの存在のためにエクステンション領域Ｅｐ、チャネル領域Ｃｐに加わる圧縮応力を大きくする。エクステンション領域Ｅｐとチャネル領域Ｃｐに加わる圧縮応力が増加することにより、本実施の形態のｐチャネルトランジスタＱｐの駆動電流は標準のｐチャネルトランジスタと比較して増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
（実施の形態３）
図９（ａ）は本発明の実施の形態３における半導体装置の拡大平面図、図９（ｂ）はその断面図である。
図９（ａ）は本発明の実施の形態３の特徴として、ｎチャネルトランジスタＱｎではコンタクトプラグＣＰを設計ルールに規定されている最小寸法とし、コンタクトプラグＣＰの存在のためにエクステンション領域Ｅｎ、チャネル領域Ｃｎに加わる圧縮応力を最小に留める。エクステンション領域Ｅｎ、チャネル領域Ｃｎの圧縮応力が最小となることから、ｎチャネルトランジスタＱｎでは駆動電流の低下は最小となる。
上記とともに、ｐチャネルトランジスタＱｐではコンタクトプラグＣＰをチャネルに対し平行方向に大きくすることで、コンタクトプラグＣＰの存在のためにエクステンション領域Ｅｐ、チャネル領域Ｃｐに加わる圧縮応力を大きくする。エクステンション領域Ｅｐとチャネル領域Ｃｐに加わる圧縮応力が増加することにより、本実施の形態のｐチャネルトランジスタＱｐの駆動電流は標準のｐチャネルトランジスタと比較して増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎの駆動電流の低下を抑制し、ｐチャネルトランジスタＱｐの駆動電流を増加させることができる。
（実施の形態４）
図１０（ａ）は本発明の実施の形態４における半導体装置の拡大平面図、図１０（ｂ）はその断面図である。
図１０（ａ）は本発明の実施の形態４の特徴として、ｎチャネルトランジスタＱｎではコンタクトプラグＣＰを設計ルールに規定されている最小寸法とし、コンタクトプラグＣＰの存在のためにエクステンション領域Ｅｎ、チャネル領域Ｃｎに加わる圧縮応力を最小に留める。エクステンション領域Ｅｎ、チャネル領域Ｃｎの圧縮応力が最小となることから、ｎチャネルトランジスタＱｎでは駆動電流の低下は最小となる。
上記とともに、ｐチャネルトランジスタＱｐではコンタクトプラグＣＰの形状をゲート電極Ｇに対し、平行方向に大きくすることで、コンタクトプラグＣＰによりエクステンション領域Ｅｐ、チャネル領域Ｃｐに加わる圧縮応力に影響を受ける範囲Ｓを広くする。エクステンション領域Ｅｐとチャネル領域Ｃｐに加わる圧縮応力に影響を受ける範囲Ｓが広くなることにより、本実施の形態のｐチャネルトランジスタＱｐの駆動電流は標準のｐチャネルトランジスタと比較して増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎの駆動電流を低下を抑制し、ｐチャネルトランジスタＱｐの駆動電流を増加させることができる。
（実施の形態５）
図１１（ａ）は本発明の実施の形態５における半導体装置の拡大平面図、図１１（ｂ）はその断面図である。
図１０（ａ）は本発明の実施の形態５の特徴として、ｎチャネルトランジスタＱｎではコンタクトプラグＣＰの構成材料に引張応力を持つ材料、例えばＴｉＮやＰｏｌｙＳｉを用いることで、エクステンション領域Ｅｎ、チャネル領域ＣｎにコンタクトプラグＣＰから引張応力を加えることが可能となる。エクステンション領域Ｅｎ、チャネル領域Ｃｎに対し引張応力が加わることになるため、ｎチャネルトランジスタＱｎでは駆動電流が増加する。
上記とともに、ｐチャネルトランジスタＱｐではコンタクトプラグＣＰの構成材料に圧縮応力を持つ材料例えばＷ、Ｔｉ、Ｔａを用いることで、エクステンション領域Ｅｐ、チャネル領域ＣｐにコンタクトプラグＣＰから圧縮応力を加えることができる。エクステンション領域Ｅｐとチャネル領域Ｃｐに圧縮応力が加わることにより、ｐチャネルトランジスタＱｐでは駆動電流が増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
（実施の形態６）
図１２（ａ）は本発明の実施の形態６における半導体装置の拡大平面図、図１２（ｂ）はその断面図である。また、図１２（ｃ）は図１２（ｂ）のコンタクトプラグの底部拡大図である。
図１２（ｃ）は本発明の実施の形態６の特徴として、コンタクトプラグＣＰと活性領域Ａとの密着性を高めるために用いられるバリアメタルＢＭの持つ応力に着目し、バリアメタルＢＭの構成材料、膜厚および形成条件による応力変化を利用し、エクステンション領域Ｅ、チャネル領域Ｃに加える応力を変化させ、実施の形態５と同様の効果を得ることができる。
ｎチャネルトランジスタＱｎではバリアメタルＢＭに引張応力を持つ材料、例えばＴｉＮを用いることで、エクステンション領域Ｅ、チャネル領域Ｃに引張応力を加えることが可能となる。エクステンション領域Ｅ、チャネル領域Ｃに対し引張応力が加わることから、ｎチャネルトランジスタＱｎでは駆動電流が増加する。
上記とともに、ｐチャネルトランジスタＱｐではバリアメタルＢＭの構成材料に圧縮応力を持つ材料例えばＷ、Ｔｉ、Ｔａを用いることで、エクステンション領域Ｅ、チャネル領域Ｃに圧縮応力を加えることができる。エクステンション領域Ｅとチャネル領域Ｃに圧縮応力が加わることにより、ｐチャネルトランジスタＱｐでは駆動電流が増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
なお、バリアメタルＢＭの圧縮応力、引張応力を増加させるには、バリアメタル膜厚の厚膜化による応力の増加現象を利用すればよい。たとえばスパッタ法で堆積したＴｉＮであれば形成膜厚を１５ｎｍよりも厚くすることで応力がさらに増加する。
なお、バリアメタル堆積方法をスパッタからＣＶＤ（Chemical Vapor Deposition）へ変更することで、応力を緩和することもできる。
また、バリアメタル堆積条件を内部応力が強化される条件、例えばスパッタであれば印加電圧を高くすることが望ましい。
（実施の形態７）
図１３（ａ）は本発明の実施の形態７における半導体装置の拡大平面図、図１３（ｂ）はその断面図である。
図１３（ａ）は本発明の実施の形態７の特徴として、ｎチャネルトランジスタＱｎではコンタクトプラグＣＰｎの高さｔｎを標準のｎチャネルトランジスタのコンタクトプラグの高さと比較して相対的に低くすることで、コンタクトプラグＣＰｎからエクステンション領域Ｅｎ、チャネル領域Ｃｎに加えられる圧縮応力を低減することが可能となる。このようにエクステンション領域Ｅｎ、チャネル領域Ｃｎの圧縮応力が低下することにより、本実施の形態のｎチャネルトランジスタＱｎの駆動電流は標準のｎチャネルトランジスタと比較して増加する。Ｍｎ，Ｍｐは第２の層間膜である。
ｐチャネルトランジスタＱｐではコンタクトプラグＣＰｐの高さｔｐを標準のｐチャネルトランジスタのコンタクトプラグの高さと比較して相対的に高くすることで、コンタクトプラグＣＰｐからエクステンション領域Ｅｐ、チャネル領域Ｃｐに加えられる圧縮応力を増加させることが可能となる。このようにエクステンション領域Ｅｐ、チャネル領域Ｃｐの圧縮応力が増加し、本実施の形態のｐチャネルトランジスタＱｐの駆動電流は標準のｐチャネルトランジスタと比較して増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
（実施の形態８）
図１４（ａ）は本発明の実施の形態８における半導体装置の拡大平面図、図１４（ｂ）はその断面図である。
エクステンション領域Ｅｎ，Ｅｐとチャネル領域Ｃｎ，ＣｐにコンタクトプラグＣＰから与えられる圧縮応力と比較し、エッチストップ膜ＥＳから与えられる圧縮応力が十分に小さい場合について説明する。
ｎチャネルトランジスタＱｎのコンタクトプラグＣＰとサイドウォールＳＷとの間の距離ｄｎをコンタクトプラグＣＰからエクステンション領域Ｅｎ、チャネル領域Ｃｎに加わえられる圧縮応力が小さくなるようにできる限り広く取る。その結果、エクステンション領域Ｅｎ、チャネル領域Ｃｎに加わる圧縮応力が低減されることにより、ｎチャネルトランジスタＱｎの駆動電流が増加する。
ｐチャネルトランジスタＱｐではコンタクトプラグＣＰとサイドウォールＳＷ間の距離ｄｐをできる限り近くし、コンタクトプラグＣＰによりエクステンション領域Ｅｐ、チャネル領域Ｃｐに加わる圧縮応力を増加させる。圧縮応力の増加により、ｐチャネルトランジスタＱｐの駆動電流が増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。
なお、エクステンション領域Ｅｎ，Ｅｐとチャネル領域Ｃｎ，ＣｐにコンタクトプラグＣＰから与えられる圧縮応力に対し、エッチストップ膜ＥＳから与えられる圧縮応力が同等あるいは十分に大きい場合について説明する。
図６の結果を基にｎチャネルトランジスタＱｎのコンタクトプラグＣＰとサイドウォールＳＷとの間の距離ｄをコンタクトプラグＣＰから与えられる圧縮応力とエッチストップ膜ＥＳから与えられる圧縮応力を考慮し、エクステンション領域Ｅｎ、チャネル領域Ｃｎに加わる圧縮応力が最も低減される距離とする。例えば、図６のトランジスタでは５０ｎｍ程度に設定する。
エクステンション領域Ｅｎ、チャネル領域Ｃｎに加わる圧縮応力が低減されることにより、ｎチャネルトランジスタＱｎの駆動電流が増加する。
ｐチャネルトランジスタＱｐのコンタクトプラグＣＰとサイドウォールＳＷ間の距離ｄｐを設計ルールが許す限り広く取り、コンタクトプラグＣＰにより与えられる圧縮応力とコンタクトプラグＣＰに区切られたエッチストップ膜ＥＳによって与えられる圧縮応力を増加させる。この圧縮応力の増加によりエクステンション領域Ｅｐ、チャネル領域Ｃｐに加わる圧縮応力が増加し、ｐチャネルトランジスタＱｐの駆動電流が増加する。
前述の効果により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。このように、コンタクトを設けることによりエッチストップ膜の応力を制御することができる。
以上説明したように、本発明は、ＭＩＳＦＥＴの動作特性を向上させる半導体装置等に有用である。
（ａ）および（ｂ）は本発明の実施の形態における半導体装置を示し、（ａ）は模式的な平面図、（ｂ）は部分的な拡大平面図 図１（ｂ）に示す一部の領域を拡大した半導体装置に集積された代表な相補型ＭＩＳＦＥＴ（ＣＭＯＳ）の平面図 本発明の原理を説明するための応力シミュレーションを評価したＭＩＳＦＥＴの断面図 図３に示したシミュレーション評価結果を示す、コンタクトプラグに起因する応力の評価箇所依存性を示すグラフである。 図３に示したシミュレーション評価結果を示す、サイドウォール直下とゲート電極直下のコンタクトプラグに起因する応力のコンタクトプラグ内部応力依存性を示すグラフ 図３に示した本発明の他の知見を説明するためのグラフであって、コンタクトプラグに起因する応力のコンタクトプラグとサイドウォール間の距離依存性を示すグラフ （ａ）は本発明の実施の形態１における半導体装置の拡大平面図、（ｂ）はその断面図 （ａ）は本発明の実施の形態２における半導体装置の拡大平面図、（ｂ）はその断面図 （ａ）は本発明の実施の形態３における半導体装置の拡大平面図、（ｂ）はその断面図 （ａ）は本発明の実施の形態４における半導体装置の拡大平面図、（ｂ）はその断面図 （ａ）は本発明の実施の形態５における半導体装置の拡大平面図、（ｂ）はその断面図 （ａ）は本発明の実施の形態６における半導体装置の拡大平面図、（ｂ）はその断面図、（ｃ）はその拡大断面図 （ａ）は本発明の実施の形態７における半導体装置の拡大平面図、（ｂ）はその断面図 （ａ）は本発明の実施の形態８における半導体装置の拡大平面図、（ｂ）はその断面図 従来の半導体装置を示し、半導体装置における活性領域と素子分離領域とゲート電極とを含む拡大平面図
符号の説明
１０ 半導体基板
１１ エンコーダ部
１２ ＲＯＭ部
１３ メモリ部
１４ 入出力（Ｉ／Ｏ）部
２０ 素子分離領域
Ｑｎ ｎチャネルトランジスタ
Ｑｐ ｐチャネルトランジスタ
Ａ 活性領域
ＢＭ バリアメタル
ＣＰ コンタクトプラグ
Ｃｎ，Ｃｐ チャネル領域
Ｅｎ，Ｅｐ エクステンション領域
ＥＳ エッチストップ膜
Ｇ ゲート電極
ＩＳ 素子分離領域
ＳＰ 層間膜
Ｓｕ シリコン基板
ＳＷ サイドウォール
Ｐ１ シミュレーション評価箇所（コンタクト直下）
Ｐ２ シミュレーション評価箇所（サイドウォール直下）
Ｐ３ シミュレーション評価箇所（ゲート電極下）
ｄ サイドウォールとコンタクトプラグ間の距離
Ｓ コンタクトプラグ起因の応力により影響を受ける範囲

Claims (23)

  1. 素子分離領域により区画されて配置されたｎチャネルトランジスタ形成領域とｐチャネルトランジスタ形成領域とを有し、前記ｎチャネルトランジスタ形成領域においてそのコンタクトプラグに起因する応力と前記ｐチャネルトランジスタ形成領域においてそのコンタクトプラグに起因する応力とが互いに異なる状態に構成されている半導体装置。
  2. 前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違が、単位面積当たりのコンタクトプラグ数の相違によるものである請求項１に記載の半導体装置。
  3. 前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に少なく、前記ｐチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に多い請求項２に記載の半導体装置。
  4. 前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に多く、前記ｐチャネルトランジスタ形成領域の単位面積当たりのコンタクトプラグ数は相対的に少ない請求項２に記載の半導体装置。
  5. 前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違が、コンタクトプラグの形状の相違によるものである請求項１に記載の半導体装置。
  6. 前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に小さく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に大きい請求項５に記載の半導体装置。
  7. 前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に大きく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの径は相対的に小さい請求項５に記載の半導体装置。
  8. 前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグはチャネルと平行方向に前記最小寸法よりも大きくされている請求項５に記載の半導体装置。
  9. 前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｐチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｎチャネルトランジスタ形成領域のコンタクトプラグはチャネルと平行方向に前記最小寸法よりも大きくされている請求項５に記載の半導体装置。
  10. 前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグはゲート電極と平行方向に前記最小寸法よりも大きくされている請求項５に記載の半導体装置。
  11. 前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｐチャネルトランジスタ形成領域のコンタクトプラグは最小寸法であり、前記ｎチャネルトランジスタ形成領域のコンタクトプラグはゲート電極と平行方向に前記最小寸法よりも大きくされている請求項５に記載の半導体装置。
  12. 前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違が、コンタクトプラグの構成材料の相違によるものである請求項１に記載の半導体装置。
  13. 前記ｎチャネルトランジスタ形成領域のコンタクトプラグの構成材料は引張応力を持つ材料であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの構成材料は圧縮応力を持つ材料である請求項１２に記載の半導体装置。
  14. 前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違が、前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成と前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成の相違によるものである請求項１に記載の半導体装置。
  15. 前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成材料は引張応力を持つ材料であり、前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの構成材料は圧縮応力を持つ材料である請求項１４に記載の半導体装置。
  16. 前記バリアメタルの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に薄く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に厚い請求項１４に記載の半導体装置。
  17. 前記バリアメタルの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に厚く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグに用いるバリアメタルの膜厚は相対的に薄い請求項１４に記載の半導体装置。
  18. 前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違が、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの高さと前記ｐチャネルトランジスタ形成領域のコンタクトプラグの高さの相違によるものである請求項１に記載の半導体装置。
  19. 前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に小さく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に大きい請求項１８に記載の半導体装置。
  20. 前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に大きく、前記ｐチャネルトランジスタ形成領域のコンタクトプラグの高さは相対的に小さい請求項１８に記載の半導体装置。
  21. 前記ｎチャネルトランジスタ形成領域における応力と前記ｐチャネルトランジスタ形成領域における応力との相違が、前記ｎチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の間隔と前記ｐチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の間隔の相違によるものである請求項１に記載の半導体装置。
  22. 前記コンタクトプラグの構成材料は圧縮応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に広く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に狭い請求項２１に記載の半導体装置。
  23. 前記コンタクトプラグの構成材料は引張応力を持つ材料であって、前記ｎチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に狭く、前記ｐチャネルトランジスタ形成領域のコンタクトプラグとゲート電極の距離は相対的に広い請求項２１に記載の半導体装置。



JP2004366215A 2004-12-17 2004-12-17 半導体装置 Active JP4833544B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004366215A JP4833544B2 (ja) 2004-12-17 2004-12-17 半導体装置
US11/258,034 US20060131662A1 (en) 2004-12-17 2005-10-26 Semiconductor device
US12/405,668 US7821138B2 (en) 2004-12-17 2009-03-17 Semiconductor device with an improved operating property
US12/882,643 US20110001193A1 (en) 2004-12-17 2010-09-15 Semiconductor device with an improved operating property

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366215A JP4833544B2 (ja) 2004-12-17 2004-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2006173468A true JP2006173468A (ja) 2006-06-29
JP4833544B2 JP4833544B2 (ja) 2011-12-07

Family

ID=36594594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366215A Active JP4833544B2 (ja) 2004-12-17 2004-12-17 半導体装置

Country Status (2)

Country Link
US (3) US20060131662A1 (ja)
JP (1) JP4833544B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088112A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置
JP2007142400A (ja) * 2005-11-15 2007-06-07 Internatl Business Mach Corp <Ibm> 半導体構造およびその形成方法（応力付加膜によりｎ型ｍｏｓｆｅｔおよびｐ型ｍｏｓｆｅｔ双方の性能を向上させる方法および構造）
JP2010529649A (ja) * 2007-06-01 2010-08-26 シノプシス インコーポレイテッド Ｍｏｓｆｅｔ集積回路におけるプロセスによって誘起される性能変動の補償方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888214B2 (en) * 2005-12-13 2011-02-15 Globalfoundries Singapore Pte. Ltd. Selective stress relaxation of contact etch stop layer through layout design
JP4534164B2 (ja) * 2006-07-25 2010-09-01 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008047720A (ja) * 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置の製造方法
DE102006040764B4 (de) * 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
US7932178B2 (en) * 2006-12-28 2011-04-26 Globalfoundries Singapore Pte. Ltd. Integrated circuit having a plurality of MOSFET devices
US7719062B2 (en) * 2006-12-29 2010-05-18 Intel Corporation Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
JP5212362B2 (ja) * 2007-03-29 2013-06-19 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
JP2009152458A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 半導体装置およびその製造方法
DE102008030852A1 (de) * 2008-06-30 2010-01-07 Advanced Micro Devices, Inc., Sunnyvale Kontaktgräben zur besseren Verspannungsübertragung in Transistoren mit geringem Abstand
DE102009031111B4 (de) * 2009-06-30 2011-04-28 Globalfoundries Dresden Module One Llc & Co. Kg Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
JP2012059945A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置およびその製造方法
US8815671B2 (en) * 2010-09-28 2014-08-26 International Business Machines Corporation Use of contacts to create differential stresses on devices
US8460981B2 (en) 2010-09-28 2013-06-11 International Business Machines Corporation Use of contacts to create differential stresses on devices
US8507350B2 (en) 2011-09-21 2013-08-13 United Microelectronics Corporation Fabricating method of semiconductor elements
US20130240997A1 (en) * 2012-03-19 2013-09-19 International Business Machines Corporation Contact bars for modifying stress in semiconductor device and related method
JP2014049472A (ja) * 2012-08-29 2014-03-17 Toshiba Corp 半導体記憶装置
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
US9400968B2 (en) * 2013-08-14 2016-07-26 Ricoh Company, Ltd. Three-dimensional indexing protocol
US20150243663A1 (en) * 2014-02-24 2015-08-27 United Microelectronics Corp. Method for manufacturing semiconductor device and device manufactured using the same
FR3020500B1 (fr) * 2014-04-24 2017-09-01 Commissariat Energie Atomique Procede de fabrication d'un transistor a effet de champ ameliore
US9449986B1 (en) 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
JP6744430B2 (ja) * 2016-05-19 2020-08-19 シムビ ロボティクス, インコーポレイテッドSimbe Robotics, Inc. 製品を店舗内の棚構造に割り当てる棚割表を自動的に生成する方法
TWI720077B (zh) 2016-12-07 2021-03-01 聯華電子股份有限公司 半導體元件的布局
KR20210129795A (ko) 2020-04-20 2021-10-29 삼성전자주식회사 반도체 소자
US11825661B2 (en) * 2020-09-23 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Mobility enhancement by source and drain stress layer of implantation in thin film transistors

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697109A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 半導体装置
JPH06163577A (ja) * 1992-11-20 1994-06-10 Nippon Steel Corp 半導体装置
JPH06268167A (ja) * 1993-03-16 1994-09-22 Nippon Steel Corp Ｃｍｏｓ型半導体装置の製造方法
JPH10173065A (ja) * 1996-12-06 1998-06-26 Nec Ic Microcomput Syst Ltd 半導体装置のレイアウト構造およびその形成方法
JP2001244468A (ja) * 2000-03-02 2001-09-07 Sony Corp 半導体装置およびその製造方法
JP2002246464A (ja) * 2001-02-16 2002-08-30 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2003179157A (ja) * 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
JP2003197906A (ja) * 2001-12-28 2003-07-11 Fujitsu Ltd 半導体装置および相補型半導体装置
JP2003234416A (ja) * 2002-02-06 2003-08-22 Promos Technologies Inc 半導体装置及びその金属コンタクト形成方法
JP2004235294A (ja) * 2003-01-29 2004-08-19 Kawasaki Microelectronics Kk 半導体装置およびその製造方法
JP2004335741A (ja) * 2003-05-08 2004-11-25 Renesas Technology Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4767390B2 (ja) 2000-05-19 2011-09-07 エルピーダメモリ株式会社 Ｄｒａｍ
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
KR100541656B1 (ko) * 2004-08-03 2006-01-11 삼성전자주식회사 성능이 향상된 ｃｍｏｓ 소자 및 그 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697109A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 半導体装置
JPH06163577A (ja) * 1992-11-20 1994-06-10 Nippon Steel Corp 半導体装置
JPH06268167A (ja) * 1993-03-16 1994-09-22 Nippon Steel Corp Ｃｍｏｓ型半導体装置の製造方法
JPH10173065A (ja) * 1996-12-06 1998-06-26 Nec Ic Microcomput Syst Ltd 半導体装置のレイアウト構造およびその形成方法
JP2001244468A (ja) * 2000-03-02 2001-09-07 Sony Corp 半導体装置およびその製造方法
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2002246464A (ja) * 2001-02-16 2002-08-30 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2003179157A (ja) * 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
JP2003197906A (ja) * 2001-12-28 2003-07-11 Fujitsu Ltd 半導体装置および相補型半導体装置
JP2003234416A (ja) * 2002-02-06 2003-08-22 Promos Technologies Inc 半導体装置及びその金属コンタクト形成方法
JP2004235294A (ja) * 2003-01-29 2004-08-19 Kawasaki Microelectronics Kk 半導体装置およびその製造方法
JP2004335741A (ja) * 2003-05-08 2004-11-25 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088112A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置
JP4618068B2 (ja) * 2005-09-21 2011-01-26 ソニー株式会社 半導体装置
JP2007142400A (ja) * 2005-11-15 2007-06-07 Internatl Business Mach Corp <Ibm> 半導体構造およびその形成方法（応力付加膜によりｎ型ｍｏｓｆｅｔおよびｐ型ｍｏｓｆｅｔ双方の性能を向上させる方法および構造）
JP2010529649A (ja) * 2007-06-01 2010-08-26 シノプシス インコーポレイテッド Ｍｏｓｆｅｔ集積回路におけるプロセスによって誘起される性能変動の補償方法

Also Published As

Publication number Publication date
US20110001193A1 (en) 2011-01-06
JP4833544B2 (ja) 2011-12-07
US20090200582A1 (en) 2009-08-13
US7821138B2 (en) 2010-10-26
US20060131662A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP4833544B2 (ja) 半導体装置
US6870179B2 (en) Increasing stress-enhanced drive current in a MOS transistor
US7301205B2 (en) Semiconductor device and method of manufacturing the same
US7205617B2 (en) Semiconductor device including active regions and gate electrodes for field effect transistors, with a trench formed between the active regions
US20060214237A1 (en) Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
TWI400741B (zh) 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體
US7858484B2 (en) Semiconductor device and method for producing the same
US20060160317A1 (en) Structure and method to enhance stress in a channel of cmos devices using a thin gate
WO2010095186A1 (ja) 半導体装置及びその製造方法
WO2005064680A1 (ja) 半導体装置および半導体集積回路装置
US9972539B2 (en) Method of fabricating semiconductor device
US20100213555A1 (en) Metal oxide semiconductor devices having capping layers and methods for fabricating the same
JP2007200972A (ja) 半導体装置およびその製造方法
US7511348B2 (en) MOS transistors with selectively strained channels
US20120326236A1 (en) Multi-gate transistor having sidewall contacts
US20070238235A1 (en) Semiconductor device and fabricating method thereof
CN109427680B (zh) 半导体装置及其制造方法
JP2010010266A (ja) 半導体装置の製造方法および半導体装置
CN100485967C (zh) 半导体器件及其制造方法
US9406772B1 (en) Semiconductor structure with a multilayer gate oxide and method of fabricating the same
JP2007123729A (ja) 半導体装置
JP2006164998A (ja) 半導体装置およびその製造方法
US11094598B2 (en) Multiple threshold voltage devices
Müller et al. Toward a better EOT-mobility trade-off in high-K oxide/metal gate CMOS device
US20090085097A1 (en) Methods of forming nitride stressing layer for replacement metal gate and structures formed thereby

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R150 Certificate of patent or registration of utility model

Ref document number: 4833544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250