DE102009031111B4 - Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren - Google Patents

Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren Download PDF

Info

Publication number
DE102009031111B4
DE102009031111B4 DE102009031111A DE102009031111A DE102009031111B4 DE 102009031111 B4 DE102009031111 B4 DE 102009031111B4 DE 102009031111 A DE102009031111 A DE 102009031111A DE 102009031111 A DE102009031111 A DE 102009031111A DE 102009031111 B4 DE102009031111 B4 DE 102009031111B4
Authority
DE
Germany
Prior art keywords
transistor
contact element
contact
lateral
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009031111A
Other languages
English (en)
Other versions
DE102009031111A1 (de
Inventor
Ralf Richter
Kai Frohberg
Holger Schuehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009031111A priority Critical patent/DE102009031111B4/de
Priority to US12/823,438 priority patent/US8384161B2/en
Publication of DE102009031111A1 publication Critical patent/DE102009031111A1/de
Application granted granted Critical
Publication of DE102009031111B4 publication Critical patent/DE102009031111B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement mit:
einem ersten Transistor (250N), der über einem Substrat (210) ausgebildet ist und eine erste Gateelektrodenstruktur (251) aufweist, die sich entlang einer ersten Transistorbreitenrichtung des ersten Transistors erstreckt;
einem zweiten Transistor (250P), der über dem Substrat ausgebildet ist und eine zweite Gateelektrodenstruktur (251) aufweist, die sich entlang einer zweiten Transistorbreitenrichtung des zweiten Transistors erstreckt;
einem ersten Kontaktelement (261N), das mit einem Draingebiet oder einem Sourcegebiet des ersten Transistors verbunden ist, wobei das erste Kontaktelement ein leitendes Kontaktmaterial (254) mit einer vordefinierten inneren Verspannung aufweist, so dass eine erste Verformungskomponente einer ersten Art in einem Kanalgebiet (253) des ersten Transistors hervorgerufen wird; und
einem zweiten Kontaktelement (261P), das mit einem Draingebiet oder einem Sourcegebiet des zweiten Transistors verbunden ist, wobei das zweite Kontaktelement ein leitendes Kontaktmaterial (254) mit der vordefinierten Art innerer Verspannung aufweist, wobei das erste und das zweite Kontaktelement sich in einer lateralen...

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere Feldeffekttransistoren und Fertigungsverfahren auf der Grundlage verformungsinduzierender Mechanismen.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen, die auf einer gegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau angeordnet sind, wobei in komplexen Schaltungen der Feldeffekttransistor ein wesentliches Schaltungselement repräsentiert. Es wird im Allgemeinen eine Vielzahl an Prozesstechnologien für moderne Halbleiterbauelemente aktuell eingesetzt, wobei für komplexe Schaltungen auf der Grundlage von Feldeffekttransistoren, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist von einer Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anliegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Kanalbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anliegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets ein wesentlicher Bestimmungsfaktor für das Leistungsverhalten der MOS-Transistoren. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Die Verringerung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Ein Problem, das mit geringeren Gatelängen verknüpft ist, ist das Auftreten sogenannter Kurzkanaleffekte, die zu einer geringeren Steuerbarkeit der Kanalleitfähigkeit führen. Den Kurzkanaleffekten kann begegnet werden mittels gewisser Entwurfstechniken, wovon einige jedoch mit einer Verringerung der Kanalleitfähigkeit einhergehen, wodurch die Vorteile teilweise aufgehoben werden, die durch die Reduzierung kritischer Abmessungen erreicht werden.
  • Angesichts dieser Situation wurde vorgeschlagen, das Bauteilleistungsverhalten der Transistorelemente nicht nur durch Reduzieren der Transistorabmessungen zu verbessern, sondern auch durch Erhöhen der Ladungsträgerbeweglichkeit im Kanalgebiet einer vorgegebenen Kanallänge, wodurch der Durchlassstrom und somit das Transistorleistungsverhalten erhöht werden. Beispielsweise kann die Gitterstruktur in dem Kanalgebiet modifiziert werden, indem etwa eine Zugverformung oder eine kompressive Verformung darin hervorgerufen werden, was zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Z. B. erhöht das Erzeugen einer Zugverformung im Kanalgebiet einer Siliziumschicht mit einer standardmäßigen Kristallkonfiguration die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit von n-Transistoren ausdrückt. Andererseits erhöht eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern.
  • Eine effiziente Vorgehensweise in dieser Hinsicht ist eine Technik, die das Erzeugen gewünschter Verspannungsbedingungen innerhalb des Kanalgebiets unterschiedlicher Transistorelemente ermöglicht, indem die Verspannungseigenschaften eines dielektrischen Schichtstapels eingestellt werden, der über der grundlegenden Transistorstruktur ausgebildet ist. Der dielektrische Schichtstapel enthält typischerweise eine oder mehrere dielektrische Schichten, die nahe an dem Transistor angeordnet sind und die auch in der Steuerung eines Ätzprozesses verwendet werden, um Kontaktöffnungen zu dem Gate- und Drain- und Sourceanschlüssen zu erzeugen. Daher kann die wirksame Steuerung der mechanischen Verspannung in den Kanalgebieten, d. h. eine effektive Verspannungstechnik, erreicht werden, indem die innere Verspannung dieser Schichten, die auch als Kontaktätzstoppschichten bezeichnet werden, eingestellt werden, und indem eine Kontaktätzstoppschicht mit einer inneren kompressiven Verspannung über einem p-Kanaltransistor angeordnet wird, während eine Kontaktätzstoppschicht mit einer inneren Zugverformung über einem p-Kanaltransistor angeordnet wird, wodurch entsprechend eine kompressive Verformung bzw. eine Zugverformung in dem zugehörigen Kanalgebiet hervorgerufen wird.
  • Typischerweise wird die Kontaktätzstoppschicht durch plasmaunterstützte chemische Dampfabscheideprozesse (PECVD) über dem Transistor hergestellt, d. h. über der Gatestruktur und über den Drain- und Sourcegebieten, wobei beispielsweise Siliziumnitrid auf Grund seiner hohen Ätzselektivität in Bezug auf Siliziumdioxid, das ein gut etabliertes dielektrisches Zwischenschichtmaterial ist, verwendet wird. Des weiteren kann PECVD-Siliziumnitrid mit einem hohen inneren Verspannungspegel von beispielsweise bis zu 3 Gigapascal (GPa) oder mehr an kompressiver Verspannung und bis zu 2 GPa oder mehr an Zugverspannung aufgebracht werden, wobei die Art und die Größe der inneren Verspannung effizient durch Auswählen geeigneter Abscheideparameter eingestellt werden können. Beispielsweise repräsentieren der Ionenbeschuss, der Abscheidedruck, die Substrattemperatur, die Gasdurchflussraten und dergleichen entsprechende Parameter, die zum Erreichen der gewünschten inneren Verspannung angepasst werden können.
  • Wenn zwei Arten an verspannten Schichten gebildet werden, leiden diese verformungsinduzierenden Mechanismen jedoch an einer geringeren Wirksamkeit, wenn die Bauteilabmessungen zunehmend verringert werden, etwa für die 45 nm-Technologie und noch anspruchsvollere Standards auf Grund der beschränkten konformen Abscheidefähigkeiten der beteiligten Abscheideprozesse. D. h., für einen gegebenen maximalen inneren Verspannungspegel, der in den dielektrischen Materialien erreichbar ist, ist die Menge an verspanntem dielektrischen Material, d. h nahe an dem Kanalgebiet der Transistoren angewendet werden kann, durch die Abscheidefähigkeiten der zugehörigen Abscheidetechniken beschränkt. Beim weiteren Verringern der gesamten Transistorabmessungen wird insbesondere in Bauteilgebieten, die eine große Anzahl an dicht liegenden Transistoren aufweisen, das Gesamtverhalten der Transistorelemente zunehmend durch die Kontaktelemente beeinflusst, die eine Verbindung zu den Drain- und Sourcegebieten der dicht gepackten Transistoren herstellen. In diesem Falle wurde beobachtet, dass der Durchlassstrom und somit das Transistorleistungsverhalten stark von den Eigenschaften und dem Aufbau einer Kontaktstruktur abhängen, wie dies nachfolgend mit Bezug zu den 1a und 1b detaillierter beschrieben ist.
  • 1a zeigt schematisch eine Draufsicht eines komplexen Halbleiterbauelements 100 mit mehreren dicht liegenden Transistorelementen, von denen ein n-Kanaltransistor 150a und ein p-Kanaltransistor 150b zur einfacheren Darstellung gezeigt sind. Beispielsweise repräsentieren die Transistoren 150a, 150b Transistoren in dicht gepackten Bauteilgebieten, etwa statischen RAM-(Speicher mit wahlfreiem Zugriff)Bereichen und dergleichen. Ein aktives Gebiet 102a ist mittels einer Isolationsstruktur 103, beispielsweise in Form einer flachen Grabenisolation, begrenzt und enthält Drain- und Sourcegebiete (nicht gezeigt) des Transistors 150a und möglicherweise weiterer Transistoren, die auf der Grundlage des aktiven Gebiets 102a hergestellt sind. In ähnlicher Weise umfasst der Transistor 150b ein aktives Gebiet 102b, das durch die Isolationsstruktur 103 festgelegt ist. Ferner ist eine Gateelektrodenstruktur 151 über den aktiven Gebieten 102a und 102b gebildet und erstreckt sich über die Isolationsstruktur 103. Die Gateelektrodenstrukturen 151 können eine beliebige geeignete Konfiguration aufweisen und besitzen kritische Abmessungen entsprechend den gesamten Entwurfsregeln. Somit besitzen die Transistoren 150a, 150b eine Transistorbreitenrichtung, die als W angegeben ist, und eine Längsrichtung, die als L angegeben ist, wobei in dem gezeigten Beispiel die Breite der Transistoren 150a, 150b 100 nm oder weniger beträgt, während eine Länge der Elektroden der Gateelektrodenstrukturen 151 40 nm und weniger beträgt. Die Transistoren 150a, 150b sind in einem dielektrischen Zwischenschichtmaterial eingebettet, das der Einfachheit halber in 1a nicht gezeigt ist. Des weiteren sind Kontaktelemente 161a, 161b vorgesehen, um eine Verbindung zu den aktiven Gebieten 102a, 102b an der Drainseite und der Sourceseite der Transistoren 150a, 150b herzustellen. In dem gezeigten Beispiel ist ein einzelnes Kontaktelement 161a so vorgesehen, dass es mit dem Drain des Transistors 150a verbunden ist, und es ist ein einzelnes Kontaktelement 161a in Verbindung mit dem Source des Transistors 150a auf Grund der geringen Breite des Transistors 150a vorgesehen. In ähnlicher Weise stellt ein einzelnes Kontaktelement 161b eine Verbindung zu dem Draingebiet her und ein einzelnes Kontaktelement 161b stellt eine Verbindung zu dem Sourcegebiet des Transistors 150b her. Folglich übt die Anwesenheit der Kontaktelemente 161a, 161b in unmittelbarer Nähe zu den Drain- und Sourcegebieten einen Einfluss auf die gesamten Verformungsbedingungen in dem Kanalgebiet der Transistoren 150a, 150b aus, insbesondere wenn ein stark verspanntes dielektrisches Material des dielektrischen Zwischenschichtmaterials mit einer geringeren Dicke und damit mit einer geringeren Menge auf Grund der durch die Abscheidung vorgegebenen Beschränkungen, wie dies zuvor erläutert ist, vorzusehen ist. Ferner können die Kontaktelemente 161a, 161b selbst auf der Grundlage von beispielsweise Wolfram hergestellt sein, das so abgeschieden wird, dass es eine innere Zugverspannungskomponente aufweist, was somit ebenfalls einen Einfluss auf die gesamten Verformungsbedingungen in den Kanalgebieten der Transistoren 150a, 150b ausüben kann.
  • 1b zeigt schematisch eine Querschnittsansicht des Bauelements aus 1a gemäß der Schnittlinie lb. Wie gezeigt, umfasst das Bauelement 100 ein Substrat 101, etwa ein Siliziumsubstrat oder ein anderes geeignetes Trägermaterial, über welchem eine siliziumbasierte Halbleiterschicht 102 gebildet ist. Die Halbleiterschicht 102 umfasst die aktiven Gebiete 102a, 102b und Bereiche der Isolationsstruktur 103 (nicht gezeigt), um damit in geeigneter Weise die Größe und die Form der aktiven Gebiete 102a, 102b festzulegen. Des weiteren sind Drain- und Sourcegebiete 152 in den aktiven Gebieten 102a, 102b gemäß den gesamten Transistoreigenschaften ausgebildet. D. h., stark n-dotierte Drain- und Sourcegebiete sind in dem Transistor 150a vorgesehen und stark p-dotierte Drain- und Sourcegebiete 152 sind in dem Transistor 150b vorgesehen. Um den Kontaktwiderstand und den gesamten Reihenwiderstand in den Transistoren 150a, 150b zu verringern, wird typischerweise ein Metallsilizidmaterial 154, etwa Nickelsilizid, Nickel/Platin-Silizid und dergleichen, üblicherweise in den Drain- und Sourcegebieten hergestellt und dient als ein Kontaktbereich für den Anschluss der Kontaktelemente 161a, 161b. Ferner besitzen, wie gezeigt, die Gateelektrodenstrukturen 151 einen geeigneten Aufbau und weisen eine Gateelektrode 151a auf, die von einem Kanalgebiet 153 durch ein Gatedielektrikumsmaterial 151b getrennt ist. Bei Bedarf ist ferner eine Abstandshalterstruktur 151c in den Gateelektrodenstrukturen 151 enthalten. Des weiteren ist eine Kontaktebene 160, die als die Kombination eines geeigneten dielektrischen Zwischenschichtmaterials und der jeweiligen Kontaktelemente 161a, 161b verstanden werden, so gebildet, dass diese die Transistoren 150a, 150b umschließt und passiviert, wenn gleichzeitig ein elektrischer Kontakt über die Kontaktelemente 161a, 161b ermöglicht, so dass die Kontaktebene 160 als eine „Schnittstelle” zwischen den in und über der Halbleiterschicht 102 gebildeten Schaltungselementen, etwa den Transistoren 150a, 150b, und einem Metallisierungssystem (nicht gezeigt) dient, das auf der Kontaktebene 160 gebildet ist oder herzustellen ist und das ein Netzwerk aus Metallleitungen und Kontaktdurchführungen umfasst, um die erforderlichen elektrischen Verbindungen herzustellen. Wie zuvor erläutert ist, umfasst die Kontaktebene 160 ein verformungsinduzierendes Material 162a, das über dem Transistor 150a gebildet ist, um eine gewünschte Verformungskomponente darin zu erzeugen. In ähnlicher Weise ist ein verformungsinduzierendes Material 162b über dem Transistor 150b gebildet und liefert eine gewünschte Verformungskomponente. Ein weiteres dielektrisches Material 163 ist typischerweise vorgesehen, wie dies den Bauteilerfordernissen entspricht.
  • Das in den 1a und 1b gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Herstellung der Isolationsstruktur 103 wird die grundlegende Konfiguration der aktiven Gebiete 102a, 102b hergestellt mittels gut bekannter Implantationsprozesse in Verbindung mit geeigneten Maskierungsschemata. Daraufhin werden die Gateelektrodenstrukturen 151 gebildet, indem ein oder mehrere geeignete Materialien für das Gatedielektrikumsmaterial 151b bereitgestellt werden, das ein dielektrisches Material mit großem ε enthalten kann, d. h. dielektrische Materialien mit einer Dielektrizitätskonstanten von 10,0 oder höher, möglicherweise in Verbindung mit „konventionellen” dielektrischen Materialien, etwa siliziumoxidbasierten Materialien und dergleichen. In ähnlicher Weise wird das Gateelektrodenmaterial 151a beispielsweise unter Anwendung eines Platzhaltermaterials hergestellt, wenn aufwendige metallenthaltende Elektrodenmaterialien in einer späten Fertigungsphase bereitzustellen sind. In anderen Fällen enthält das Elektrodenmaterial 151a eine Atomsorte zur Einstellung der Austrittsarbeit in Verbindung mit Polysilizium, Silizium/Germanium und dergleichen, wobei dies von der gesamten Prozessstrategie abhängt. Es sollte beachtet werden, dass zusätzliche Materialien, etwa dielektrische Deckmaterialien, Hartmaskenmaterialien und dergleichen ebenfalls in Verbindung mit dem Elektrodenmaterial 151a abhängig von der gesamten Prozessstrategie abgeschieden werden können. Daraufhin werden aufwendige Lithographie- und Ätztechniken eingesetzt, um die Gateelektrode 151a mit einer gewünschten kritischen Abmessung entsprechend den Entwurfsregeln zu erhalten. Danach werden die Drain- und Sourcegebiete 152 auf der Grundlage einer Ionenimplantation, epitaktische Aufwachstechniken, einer Kombination davon und dergleichen hergestellt, wie dies zum Erreichen der gewünschten Transistoreigenschaften erforderlich ist. Beispielsweise wird häufig eine verformungsinduzierende Halbleiterlegierung in einem oder beiden Transistoren 150a, 150b vorgesehen, um eine gewünschte hohe Verformungskomponente in dem Kanalgebiet 153 zu erreichen. Zu diesem Zweck wird eine geeignete Halbleiterlegierung, etwa Silizium/Germanium oder Silizium/Kohlenstoff, in die aktiven Gebiete 102a, 102b oder in beide eingebaut, wobei dies möglicherweise in einem in-situ dotierten Zustand folgt. Die Abstandshalterstruktur 151c wird so gebildet, dass sie den gewünschten Abstand, etwa im Hinblick auf das Einführen einer Dotierstoffsorte, das Bilden der Metallsilizidgebiete 154 und dergleichen, bietet. Nach dem Fertigstellen der Drain- und Sourcegebiete 152 werden die Metallsilizidgebiete 154 auf der Grundlage gut etablierter Prozesstechniken aufgebaut, wobei ein Teil des Gateelektrodenmaterials 151a ebenfalls in einem Metallsilizid bei Bedarf umgewandelt wird, während in anderen Fällen die Silizidierung durch Vorsehen eines entsprechenden Deckmaterials unterdrückt wird. Als nächstes werden die Schichten 162a, 162b möglicherweise in Verbindung mit geeigneten Ätzstoppmaterialien und dergleichen hergestellt, wobei dieses der Einfachheit halber nicht gezeigt ist. Dazu werden geeignete Abscheidetechniken zur Herstellung von Siliziumnitridmaterial, stickstoffenthaltendem Siliziumkarbidmaterial und dergleichen, angewendet, um den gewünschten inneren Verspannungspegel der Schichten 162a, 162b zu erreichen. Wie zuvor erläutert ist, ist auf Grund der geringeren gesamten Transistorabmessungen und auch auf Grund der erhöhten Packungsdichte die Dicke der Schichten 162a, 162b durch die gesamte Bauteilgeometrie beschränkt, so dass für einen gegebenen maximalen Verspannungspegel, durch aktuell verfügbare Abscheidetechniken erreichbar ist, die endgültige Verformung in den Kanalgebieten 153 kleiner als gewünscht ist. Danach wird das Material 163 abgeschieden und eingeebnet, um eine im Wesentlichen ebene Oberflächentopographie für den nachfolgenden komplexen Strukturierungsprozess zur Herstellung der Kontaktelemente 161a, 161b vorzubereiten. Während des entsprechenden Strukturierungsprozesses wird eine Ätzmaske auf der Grundlage komplexer Lithographietechniken hergestellt, um die laterale Größe und Form sowie die Position der Kontaktelemente 161a, 161b festzulegen, wie dies beispielsweise in 1a gezeigt ist. Während des Strukturierungsprozesses wird die Schicht 163 zuerst geätzt und nachfolgend wird eine geeignete Ätzchemie ausgewählt, um durch die Schichten 162a, 162b zu ätzen, um schließlich einen Teil der Metallsilizidgebiete 154 freizulegen. Daraufhin werden die entsprechenden Öffnungen mit einem geeigneten Kontaktmetall gefüllt, wobei häufig Wolfram in Verbindung mit einem geeigneten Barrierenmaterial, etwa Titan, Titannitrid und dergleichen eingesetzt wird. Das Abscheiden des Wolframmaterials wird typischerweise auf der Grundlage einer CVD(chemische Dampfabscheide-)Prozess erreicht, während welchem das Material sich mit einer Zugverformungskomponente abscheidet, die somit auf die Transistoren 150a, 150b einwirkt und damit die endgültigen Verformungsbedingungen in den Kanalgebieten 153 beeinflusst. Somit wird, wie zuvor erläutert ist, auf Grund der vorangehenden Reduzierung der Transistorabmessungen die Wirkung der Schichten 162a, 162b auf die schließlich erreichte Verformung in den Kanalgebieten zunehmend weniger ausgeprägt, während die Kontaktelemente 161a, 161b zunehmend die Verformungsbedingungen und damit das gesamte Leistungsverhalten der Transistoren 150a, 150b beeinflussen. In diesem Falle übt die interne Zugverspannung der Kontaktelemente 111a einen positiven Einfluss auf den n-Kanaltransistor 150a aus, während andererseits p-Kanaltransistor 150b durch die Zugverspannung der Kontaktelemente 161b negativ beeinflusst wird, indem beispielsweise eine kompressive Verformungskomponente verringert wird, die durch die Schicht 162b hervorgerufen wird, oder die durch einen anderen kompressiven verformungsinduzierenden Mechanismus hervorgerufen wird.
  • US 2006/0131662 A1 bezieht sich auf ein Halbleiterbauelement, das aus einem n-Kanaltransistorgebiet und einem p-Kanaltransistorgebiet besteht, die durch einen Isolationsbereich separiert sind. Das Dokument zielt auf die Verbesserung der Betriebseigenschaften der n- und p-Kanaltransistoren ab, ohne die Abmessungen der aktiven Gebiete und der Elementisolationsgebiete verändern zu müssen.
  • US 2007/0132032 A1 bezieht sich auf eine Struktur und ein Verfahren zur Herstellung eines Halbleiterbauelementes, wobei eine Verformungsschicht über einem MOS-Transistor angebracht ist, um damit entweder Zugverspannung oder kompressive Verspannung auf die Kanalregionen auszuüben. Um die Leistungsfähigkeit des Bauelementes zu verbessern, wird vorgeschlagen, die Kontaktgebiete des Bauelementes anzupassen, um damit vorbestimmte Verspannungen auf die Transistorkanäle auszuüben.
  • DE 10 2007 020 258 A1 bezieht sich auf die Herstellung integrierter Schaltungen und Feldeffekttransistoren wie etwa MOS-Transistorstrukturen, die mit einer Kontaktstruktur verbunden sind, die mehrere Kontaktpfropfen aufweist. Dabei wird gezeigt, dass durch lokales Anpassen der Größe und/oder Dichte einer Kontaktstruktur das Gesamtverhalten moderner Halbleiterbauelemente verbessert werden kann.
  • DE 10 2008 030 852 A1 betrifft Halbleiterbauelemente und Verfahren, in denen das Leistungsverhalten von Transistorbauelementen verbessert wird, indem die Kontaktstruktur der Bauelemente im Hinblick auf das Einstellen des Verspannungsübertragungsmechanismus von einem umgebenden stark verspannten dielektrischen Material in die Kanalgebiete der Transistorelemente in geeigneter Weise eingestellt wird.
  • US 2008/0157224 A1 lehrt ein Verfahren zur Ausgestaltung von Kontaktstrukturen für n-Kanaltransistoren, um damit die Leistungsfähigkeit zu verbessern. Dabei wird beispielsweise gezeigt, dass die Veränderung des Verspannungspegels in dem jeweiligen Kontaktgebiet durch vertikale Anpassung der Kontaktelemente variiert werden kann.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Halbleiterbauelemente, in denen ein oder mehrere der oben zuvor genannten Probleme vermieden werden.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Halbleiterbauelemente, in denen das Leistungsverhalten komplexer Transistorbauelemente eingestellt wird, indem die Kontaktebene der Bauelemente im Hinblick auf die Berücksichtigung der Auswirkung verspannter Kontaktelemente geeignet gestaltet wird. Dazu werden die laterale Größe von Kontaktelementen und/oder die räumliche Lagebeziehung der Kontaktelemente in Bezug auf die Gateelektrodenstrukturen in geeigneter Weise eingestellt, um einen gewünschten Einfluss von Kontaktelementen auf eine Art von Transistoren zu erhöhen, während eine negative Auswirkung auf die andere Art an Transistoren verringert wird und die Kontaktelemente werden mit einem Querschnitt mit einer angenähert dreieckigen Form vorgesehen. Folglich wird in einigen Aspekten eine geeignete Einstellung des schließlich erreichten Transistorleistungsverhaltens bewerkstelligt nur mit einer geeigneten Konfiguration der Kontaktebene, wodurch eine signifikante Modifizierung der grundlegenden Transistorkonfiguration und der zugehörigen Prozesstechniken vermieden wird. In anderen anschaulichen Ausführungsformen geht die geeignete Konfiguration der Kontaktebene einher mit zusätzlichen Anpassungen in einer „dritten Dimension” in Bezug auf die laterale Konfiguration der Kontaktstruktur, was bewerkstelligt werden kann, indem beispielsweise eine abgesenkte Drain- und Sourcekonfiguration für eine Art an Transistor vorgesehen wird, wodurch ebenfalls Einfluss der Kontaktelemente verstärkt wird.
  • Ein erfindungsgemäßes Halbleiterbauelement umfasst einen ersten Transistor, der über einem Substrat gebildet ist und eine erste Gateelektrodenstruktur aufweist, die sich entlang einer ersten Transistorbreitenrichtung des ersten Transistors erstreckt. Das Halbleiterbauelement umfasst ferner einen zweiten Transistor, der über dem Substrat ausgebildet ist und eine zweite Gateelektrodenstruktur aufweist, die sich entlang einer zweiten Transistorbreitenrichtung des zweiten Transistors erstreckt. Ferner umfasst das Halbleiterbauelement ein erstes Kontaktelement, das eine Verbindung mit einem Draingebiet oder einem Sourcegebiet des ersten Transistors herstellt, wobei das erste Kontaktelement ein Kontaktmetall enthält, das eine vordefinierte innere Verspannung aufweist, um eine erste Verformungskomponente einer ersten Art in einem Kanalgebiet des ersten Transistors zu erzeugen. Des weiteren umfasst das Halbleiterbauelement ein zweites Kontaktelement, das eine Verbindung zu einem Draingebiet oder einem Sourcegebiet des zweiten Transistors herstellt und das Kontaktmetall mit der vordefinierten Art an innerer Verspannung aufweist. Das erste und das zweite Kontaktelement unterscheiden sich in einer lateralen Größe und/oder einer lateralen räumlichen Lageabhängigkeit im Hinblick auf die erste Gateelektrodenstruktur oder die zweite Gateelektrodenstruktur derart, dass eine zweite Verformungskomponente der ersten Art in einem Kanalgebiet des zweiten Transistors hervorgerufen wird, wobei die zweite Verformungskomponente kleiner ist als die erste Verformungskomponente.
  • Ein noch weiteres erfindungsgemäßes Halbleiterbauelement umfasst einen n-Kanaltransistor mit einem ersten Kontaktgebiet und einem p-Kanaltransistor mit einem zweiten Kontaktgebiet. Das Halbleiterbauelement umfasst ferner ein zugverformtes erstes Kontaktelement, das mit dem ersten Kontaktgebiet verbunden ist und eine erste laterale Abmessung entlang einer Breitenrichtung des n-Kanaltransistors besitzt. Des weiteren umfasst das Halbleiterbauelement ein zweites zugverformtes Kontaktelement, das mit dem zweiten Kontaktgebiet verbunden ist und eine zweite laterale Abmessung entlang einer Breitenrichtung des p-Kanaltransistors besitzt, wobei die zweite laterale Abmessung kleiner ist als die erste laterale Abmessung.
  • Ein noch weiteres erfindungsgemäßes Halbleiterbauelement umfasst einen n-Kanaltransistor mit einer ersten Gateelektrode und einem ersten Kontaktgebiet. Das Halbleiterbauelement enthält ferner einen p-Kanaltransistor mit einer zweiten Gateelektrode und einem zweiten Kontaktgebiet. Ferner ist ein zugverformtes erstes Kontaktelement vorgesehen und ist mit dem ersten Kontaktgebiet verbunden und besitzt eine erste laterale Abmessung, die eine maximale laterale Abmessung entlang einer Breitenrichtung des n-Kanaltransistors repräsentiert. Des weiteren umfasst das Halbleiterbauelement ein zweites zugverformtes Kontaktelement, das mit dem zweiten Kontaktgebiet verbunden ist und eine zweite laterale Abmessung besitzt, die eine maximale laterale Abmessung entlang einer Breitenrichtung des p-Transistors repräsentiert, wobei ein erster Abstand der ersten lateralen Abmessung von der ersten Gateelektrode kleiner ist als ein zweiter Abstand der zweiten lateralen Abmessung von der zweiten Gateelektrodenstruktur.
  • Alle Halbleiterbauelemente gemäß der Erfindung weisen Kontaktelemente mit angenähert dreieckigen Querschnitt auf.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen und/oder in der detaillierten Beschreibung definiert, die besser verstanden werden, wenn auf die begleitenden Zeichnungen Bezug genommen wird, in denen:
  • 1a schematisch eine Draufsicht eines Halbleiterbauelements mit sehr kleinen Transistoren und Kontaktelementen, die damit verbunden sind, gemäß einer konventionellen Gestaltung zeigt;
  • 1b schematisch eine Querschnittsansicht des Halbleiterbauelements aus 1a zeigt;
  • 2a bis 2f schematisch Draufsichten von Halbleiterbauelementen zeigen, in denen die Kontaktebene eine geeignete Konfiguration so besitzt, dass der Einfluss von Kontaktelementen für eine Art von Transistoren erhöht wird, während die Auswirkung für die andere Transistorart verringert wird;
  • 2g schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß 2b als ein Beispiel einer Kontaktebene mit einem verbesserten Aufbau zeigt, ohne dass wesentliche Modifizierungen in der Bauteilebene erforderlich sind; und
  • 2h schematisch eine Querschnittsansicht eines Halbleiterbauelements zeigt, in welchem eine laterale Konfiguration oder Gestaltung der Kontaktebene mit einer Modifizierung in der Tiefenrichtung kombiniert wird, um den Einfluss von Kontaktelementen für eine Art von Transistoren noch weiter zu erhöhen.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und entsprechende Fertigungsverfahren und Gestaltungs- bzw. Layout-Rezepte bereit, in denen der Aufbau einer Kontaktebene so angepasst ist, dass der innere Verspannungspegel von Kontaktelementen vorteilhaft zur Verbesserung des Transistorleistungsverhaltens einer Art an Transistoren verwendet wird, während gleichzeitig der Einfluss der Kontaktelemente auf die andere Transistorart verringert wird. Gemäß anschaulicher hierin offenbarter Ausführungsformen wird eine geeignete Konfiguration erreicht, indem eine laterale Größe von Kontaktelementen für n-Kanaltransistoren und p-Kanaltransistoren unterschiedlich eingestellt werden, um damit eine bessere Verformungsbedingung in den Kanalgebieten einer Art von Transistoren zu erreichen, während eine negative Auswirkung auf die andere Transistorart verringert wird. In diesem Zusammenhang ist eine laterale Größe eines Kontaktelements als die Querschnittsfläche eines Kontaktelements zu verstehen, die an einer geeigneten Höhe über einer Halbleiterschicht genommen wird, in und über der Transistorelemente ausgebildet sind. Somit ist die laterale Größe des Kontaktelements so zu verstehen, dass diese durch laterale Abmessungen der Kontaktelemente entlang zweier linearer unabhängiger lateraler Richtungen definiert ist, etwa einer Längsrichtung einer Breitenrichtung eines Transistors, wobei die jeweiligen Abmessungen oder Erstreckungen an einem vorgegebenen Höhenniveau genommen werden. Wenn andererseits ein eindimensionales laterales Maß eines Kontaktelements in diesem Zusammenhang genannt wird, ist dieses zu verstehen als eine Erstreckung des Kontaktelements entlang einer definierten Richtung, etwa einer Breitenrichtung oder einer Längsrichtung eines Transistors an einem gegebenen Höhenniveau. D. h., wenn laterale Größen oder laterale Erstreckungen oder Abmessungen benannt werden, sollte beachtet werden, dass diese Werte auf der Grundlage der zuvor spezifizierten Definition innerhalb des gleichen Höhenniveaus für unterschiedliche Kontaktelemente gewonnen werden, um damit einen Vergleich zwischen diesen Werten zu ermöglichen.
  • In anderen anschaulichen offenbarten Ausführungsformen wird eine gewünschte Verformungstechnologie auf der Grundlage in sich verspannter Kontaktelemente erreicht, indem in geeigneter Weise eine räumliche Lagebeziehung der Kontaktelemente so festgelegt wird, dass eine gewünschte Verformungssteigerung für eine Art an Transistoren erreicht wird, während eine unerwünschte Verformungskomponente für die andere Transistorart verringert wird. In diesem Zusammenhang ist eine laterale räumliche Lagebeziehung zu verstehen als eine laterale Position und/oder eine laterale Größe und/oder eine laterale Form und/oder eine Orientierung einer lateralen Form und/oder ein Abstand von oder in Bezug auf eine benachbarte Gateelektrodenstruktur des betrachteten Transistors, um die Wirkung der Verformungsmodifizierung, die durch das Kontaktelement hervorgerufen wird, zu steuern. Somit wird ein Unterschied in der lateralen räumlichen Lage in Beziehung von Kontaktelementen zweier unterschiedlicher Transistoren so verstanden, dass die laterale räumliche Lagebeziehungen sich zumindest in einem der oben genannten geometrischen Aspekte unterscheiden. Beispielsweise unterscheiden sich die räumlichen Lagebeziehungen von Kontaktelementen sogar dann, wenn diese Kontaktelemente den gleichen lateralen Abstand, die gleiche laterale Form und laterale Größe in Bezug auf die zugehörigen Gateelektrodenstrukturen besitzen, und lediglich eine Orientierung der lateralen Formen für die Kontaktelemente unterschiedlich ist. Selbst in diesem Falle kann eine deutlich unterschiedlich verformungsinduzierende Wirkung in dem Kanalgebiet des entsprechenden Transistors hervorgerufen werden, ohne dass jedoch im Wesentlichen andere Transistoreigenschaften, etwa die gesamte Leitfähigkeit der Kontaktelemente, und dergleichen beeinflusst werden.
  • In anderen anschaulichen Ausführungsformen wird der Unterschied in der lateralen Größe und der Unterschied in der lateralen räumlichen Lagebeziehung gemeinsam genutzt, beispielsweise durch Vorsehen von Kontaktelementen mit unterschiedlicher lateraler Größe und mit einem unterschiedlichen Abstand zu der jeweiligen Gateelektrode, um die gesamte Verformungstechnik noch weiter zu verbessern, ohne dass sehr ausgeprägte Unterschiede in den einzelnen Entwurfsgrößen erforderlich sind, etwa der kritischen Abmessung der Kontaktelemente in Bezug auf deren Größe und der kritischen Abmessungen in Bezug auf einen Abstand der Gateelektrodenstruktur und dergleichen. Somit können ähnliche Prozessbedingungen während der Herstellung der Kontaktelemente geschaffen werden, wobei dennoch eine effiziente Anpassung der Verformungsbedingungen in der Transistoren unterschiedlicher Leitfähigkeitsart möglich ist.
  • In noch anderen anschaulichen hierin offenbarten Ausführungsformen wird die Anpassung der Konfiguration der Kontaktelemente innerhalb der Kontaktebene mit einer weiteren Anpassung in einer „nicht lateralen” Richtung kombiniert, etwa der Tiefenrichtung, indem etwa eine abgesenkte Drain- und Sourcekonfiguration für eine Transistorart eingesetzt wird, um die Effizienz des verformungsinduzierenden Mechanismus, der durch die verspannten Kontaktelemente bereitgestellt wird, weiter zu verbessern.
  • Mit Bezug zu den 2a bis 2d und 2f bis 2h werden nunmehr Beispiele zur Erläuterung zusätzlicher Aspekte detaillierter beschrieben, wobei bei Bedarf auch auf die 1a und 1b verwiesen wird.
  • Mit Bezug zu 2e werden Ausführungsbeispiele der Erfindung beschrieben.
  • 2a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 200 mit mehreren Transistorelementen, wobei der Einfachheit halber ein erster Transistor 2150n, der einen n-Kanaltransistor repräsentiert, und ein zweiter Transistor 250p, der einen p-Kanaltransistor repräsentiert, in 2a gezeigt sind. Die Transistoren 250n, 250p besitzen eine geeignete Konfiguration, wie dies zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, oder wie dies auch nachfolgend detaillierter dargestellt ist. Beispielsweise besitzen die Transistoren 250n, 250p entsprechende aktive Gebiete 202n, 202p, mit einem darin ausgebildeten Dotierstoffprofil, wie es für die Transistoreigenschaft der Bauelemente 250n, 250p erforderlich ist. Es sollte beachtet werden, dass mehrere Transistorelemente in und über dem aktiven Gebiet 202n gebildet sein können, wie dies entsprechend dem gesamten Bauteilaufbau erforderlich ist. In ähnlicher Weise umfasst das aktive Gebiet 202p einen oder mehrere Transistorelemente, falls dies erforderlich ist. Wie gezeigt, ist eine Breitenrichtung W und eine Längsrichtung L definiert, wobei die Längsrichtung im Wesentlichen eine allgemeine Stromflussrichtung während des Betriebs der Transistoren 250n, 250 entspricht, während die Breite eine Richtung senkrecht zur allgemeinen Stromflussrichtung repräsentiert. Folglich ist eine Breite der Transistoren 250n, 250p durch eine Breite 250w entlang der Breitenrichtung W definiert. Wie zuvor erläutert ist, liegt in anspruchsvollen Anwendungen die Transistorbreite 250w in einem Bereich von ungefähr 100 nm oder weniger in dicht gepackten Bauteilgebieten. Die Transistoren 250n, 250p umfassen entsprechende Gateelektrodenstrukturen 251n, 251p mit einem geeigneten Aufbau und kritischen Abmessungen gemäß den Bauteilerfordernissen. Die Gateelektrodenstrukturen 251n, 251p sind in dem Material der Kontaktebene eingebettet, wobei diese Materialien in 2a nicht gezeigt sind, um die schematische Darstellung der Kontaktebene nicht unnötig zu komplizieren. Wie gezeigt, sind erste Kontaktelemente 261n in dem Transistor 250n vorgesehen, wobei angenommen wird, dass die Kontaktelemente 261n auf der Grundlage einer Materialzusammensetzung aufgebaut sind, die eine innere Verspannung erzeugt, die vorteilhaft zur Verbesserung des Leistungsverhaltens des Transistors 250n ist, während das Leistungsverhalten des Transistors 250p negativ beeinflusst wird. In einer anschaulichen Ausführungsform sind beispielsweise die Kontaktelemente 261n aus Wolfram in Verbindung mit einem geeigneten Barrierenmaterial aufgebaut, wobei das Wolfram einen inneren Zugverspannungspegel besitzt. Andererseits sind zweite Kontaktelemente 261p in dem Transistor 250p vorgesehen und sind im Hinblick auf die laterale Größe und/oder räumliche Lagebeziehung bezüglich der Gateelektrodenstruktur 251p derart aufgebaut, dass eine durch die Elemente 261p hervorgerufene Verformungskomponente kleiner ist im Vergleich zu der von den Elementen 261n erzeugten Verformungskomponente. In der in 2a gezeigten Ausführungsform ist die laterale Größe der Kontaktelemente 261n deutlich größer im Vergleich zur lateralen Größe der Elemente 261p, in dem etwa eine oder beide lateralen Abmessungen bzw. Streckungen 261w, 261l größer sind für die Kontaktelemente 261n im Vergleich zu den Kontaktelementen 261p. Wie zuvor erläutert ist, ist die laterale Größe der Kontaktelemente 261n, 261p als die Fläche zu verstehen, die durch die lateralen Abmessungen bzw. Erstreckungen 261w, 261l an einem vorgegebenen Höhenpegel definiert ist, d. h. an einem beliebigen Querschnitt entlang einer Richtung senkrecht zu der Zeichenebene aus 2a. Beispielsweise ist die laterale Abmessung entlang der Längsrichtung, die als 261l angegeben ist, im Wesentlichen gleich für die Elemente 261n, 261p, während die laterale Abmessung 261w für die Kontaktelemente 261n größer ist; beispielsweise ist in der gezeigten Ausführungsform die laterale Abmessung 261w der Elemente 261n mindestens gleich oder größer als die Transistorbreite 205w. Andererseits ist die laterale Abmessung der Elemente 261p entlang der Breitenrichtung, wie dies durch 261u angegeben ist, deutlich kleiner und ist in einigen anschaulichen Ausführungsformen im Wesentlichen gleich zu der lateralen Abmessung entlang der Längsrichtung L, wodurch ein Entwurfsaspektverhältnis von 1 erreicht wird, d. h. die Länge und die Breite sind im Wesentlichen gleich. Während eines entsprechenden Strukturierungsprozesses zur Herstellung von Öffnungen von Kontaktelemente 261n, 261p werden folglich die kritischen Abmessungen so gewählt, dass diese den Erfordernissen für die Kontaktelemente 261p entsprechen, während die Breite der Kontaktelemente 261n zusätzlich vergrößert wird, ohne dass die gesamte Fertigungssequenz zum Strukturieren der Kontaktöffnungen und zum Füllen der Öffnungen mit dem Kontaktmetall unnötig beeinflusst wird.
  • 2b zeigt schematisch das Halbleiterbauelement 200 gemäß Beispielen, in denen die laterale Größe und somit die lateralen Abmessungen 261w, 261 so gewählt sind, dass eine gewünschte positive verformungsinduzierende Wirkung durch die Kontaktelemente 261n erreicht wird, während ein negativer Effekt, der durch die Kontaktelemente 261p hervorgerufen wird, reduziert wird, indem eine geringere laterale Abmessung bzw. Erstreckung 261u gewählt wird, um damit die gesamte Verformungskomponente, die entlang der Längsrichtung wirkt, zu verringern. Bei Bedarf wird anderseits die Länge 261v der Kontaktelemente 261p im Vergleich zur Länge 261l größer gewählt, so dass insgesamt die Leitfähigkeit der Kontaktelemente 261p vergleichbar oder größer ist im Vergleich zu den Kontaktelementen 261n.
  • Zu beachten ist, dass in den mit Bezug zu den 2a und 2b beschriebenen Beispielen ein Abstand der Kontaktelemente von den zugehörigen Gateelektrodenstrukturen gleich ist für die Transistoren 250p, 250n, so dass die gewünschte Anpassung der Verformungsbedingungen erreicht wird, indem nur die Größen der Kontaktelemente 261p, 261 variiert wird. In anderen Fällen wird, wie dies nachfolgend detaillierter beschrieben ist, zusätzlich zum Variieren der lateralen Größe auch der laterale Abstand variiert, d. h. dieser wird etwa im Transistor 250n verringert und/oder wird im Transistor 250p bei Bedarf vergrößert.
  • 2c zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer Beispiele, in denen zusätzlich oder alternativ zum Variieren der lateralen Größe der Kontaktelemente 261n, 261p ein Abstand in geeigneter Weise ausgewählt ist. In der gezeigten Form ist ein Abstand 250p, der als ein lateraler Abstand in dem Sinne verstanden wird, dass dieser Abstand entlang der Transistorbreitenrichtung L genommen ist, deutlich größer im Vergleich zu einem lateralen Abstand 265n. Wie gezeigt, können die Abstandswerte 265p, 265n in Bezug auf ein Elektrodenmaterial 251a der Gateelektrodenstruktur 251n, 251p definiert werden, wobei auch eine Abstandshalterstruktur 251c in den Gateelektrodenstrukturen eingeschlossen ist, wie dies zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, oder wie dies auch nachfolgend detaillierter gezeigt ist. Die Abstandswerte 265p, 265n sind durch eine Rand der Elemente 261p, 261n definiert, der dem Elektrodenmaterial 251a am nächsten liegt. Es sollte beachtet werden, dass ein Vergrößern des lateralen Abstands 265p im Vergleich zu dem Abstand 265n im Wesentlichen nicht negativ den gesamten Reihenwiderstand des Transistors 250p beeinflusst, da typischerweise dessen Widerstand im Wesentlichen durch den Kanalwiderstand festgelegt ist, der deutlich größer ist im Vergleich zu dem n-Kanaltransistor 250n, so dass ein kleiner Zuwachs des Widerstandes, der durch den Abstand 265p hervorgerufen wird, nicht in unerwünschter Weise zum gesamten Reihenwiderstand beiträgt. Andererseits kann die Verformungskomponente, die durch die Kontaktelemente 261p hervorgerufen wird, deutlich verringert werden, indem der Abstand 265p vergrößert wird, wodurch die Zunahme des Reihenwiderstands zwischen den Kontaktelementen 261p und dem Kanalgebiet, das unter dem Elektrodenmaterial 251a liegt, überkompensiert wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200, in welchem die Kontaktelemente 261n, 261p eine unterschiedliche laterale Größe besitzen, indem unterschiedliche kristische Abmessungen sowohl in der Längsrichtung L als auch in der Breitenrichtung W eingestellt werden. Wie gezeigt, sind beide laterale Abmessungen 261u und 261v der Kontaktelemente 261p kleiner als die entsprechenden lateralen Abmessungen 261w, 261l der Kontaktelemente 261n.
  • 2e zeigt schematisch das Halbleiterbauelement 200, in welchem die räumliche Lage der Beziehung der Kontaktelemente 261, 261p in Bezug auf die jeweiligen Gateelektrodenstrukturen unterschiedlich gewählt ist, wobei dies zusätzlich zu anderen geometrisch bezogenen Faktoren, etwa dem lateralen Abstand, der lateralen Abmessung, wie dies zuvor beschrieben ist, erfolgt, indem eine räumliche Form der Elemente 261p, 261n geeignet orientiert wird. In der gezeigten Ausführungsform besitzen die Elemente 261p, 261 im Wesentlichen die gleiche laterale Größe, wodurch sehr ähnliche elektrische Eigenschaften der Kontaktelemente in den Transistoren 250p, 250n erreicht werden und wodurch ebenfalls sehr ähnliche Bedingungen während der Fertigungssequenz zur Herstellung der Kontaktelemente geschaffen werden. Andererseits ist die Orientierung der Kontaktelemente 261, die als eine allgemein dreieckförmige Konfiguration betrachtet wird, so gewählt, dass eine Linie 266, die die maximale laterale Abmessung entlang der Transistorbreitenrichtung W repräsentiert, eher an der Gateelektrodenstruktur 251n in dem Transistor 250n angeordnet ist im Vergleich zu der Linie 266, die die maximale laterale Erstreckung des Kontaktelements 261p repräsentiert. Somit repräsentiert die Linie 266 einen Rand oder zumindest einen Bereich in der Nähe des Randes des Elements 261, der der Gateelektrode 251n in dem Transistor 250n am nächsten liegt, wodurch eine maximale Verformungskomponente erzeugt wird. Andererseits liegt die Linie 266 des Elements 263p so, dass diese den größt möglichen Abstand zu der Gateelektrodenstruktur 251p besitzt, wodurch der Einfluss der entsprechenden Verformungskomponente minimiert wird. In diesem Sinne wird die Orientierung der Kontaktelemente 261n und der Elemente 266p als invers zueinander erachtet, beispielsweise als zueinander um 180 Grad in Bezug auf eine Achse gedreht, die senkrecht zur Zeichenebene der 2e verläuft. Es sollte beachtet werden, dass die angenäherte dreieckige Form der Elemente 261n, 261p tatsächlich abgerundete Eckenbereiche 261c auf Grund der Beschränkungen entsprechender Lithographie- und Strukturierungsprozesse aufweisen kann. Des weiteren ist zu beachten, dass die dreieckigen Kontaktelemente 261p mit einer kleineren lateralen Größe und/oder mit einem größeren lateralen Abstand im Vergleich zu den Elementen 266 vorgesehen werden können, um die entsprechenden Verformungskomponenten noch weiter zu modulieren. In anderen nicht erfindungsgemäßen Beispiele besitzt eines oder besitzen beide Kontaktelemente 261n, 261p eine im Wesentlichen rechteckige Form, in der eine kurze Seite des Rechtecks der Breite der Kontaktelemente 261p entspricht und einen Wert aufweist, der kleiner ist als die Breite 250w, wohingegen die kurze Seite des Rechtecks die Länge der Kontaktelemente 261n repräsentiert, so dass eine lange Seite des Rechtecks sich entlang der Breitenrichtung W erstreckt, wodurch eine erhöhte Verformungskomponente erzeugt wird. Somit kann auch in diesem Falle eine grundlegend identische Form für beide Elemente 261n, 261p verwendet werden, wohingegen eine Orientierung in geeigneter Weise so gewählt wird, dass die gewünschte Verformungswirkung in den Transistoren 250n, 250p erreicht wird. Auch in diesem Falle kann die laterale Größe im Wesentlichen gleich sein oder unterschiedlich sein, wobei dies von den gesamten Erfordernissen abhängt.
  • 2f zeigt schematisch das Halbleiterbauelement 200, in welchem mehrere geometrische Faktoren für die Kontaktelemente 261p, 261n unterschiedlich sind. Beispielsweise besitzen, wie gezeigt ist, die Kontaktelemente 261n eine größere laterale Größe und können sich in ihrer grundlegenden geometrischen Form unterscheiden, wobei auch ein lateraler Abstand zu der Gateelektrodenstruktur 251n kleiner ist im Vergleich zu den Kontaktelementen 261p. In der gezeigten Ausführungsform besitzen die Kontaktelemente 261p ein Entwurfsaspektverhaltnis von 1 und weisen geeignete kritische Abmessungen sowohl in der Richtung W als auch in der Richtung L gemäß den Entwurfserfordernissen auf. Der laterale Abstand kann so gewählt werden, dass ein negativer Einfluss der jeweiligen Verformungskomponente minimiert wird, wie dies zuvor erläutert ist. Es sollte jedoch beachtet werden, dass andere grundlegende geometrische Formen für die Kontaktelemente 261p, 261n in Verbindung mit geeigneten lateralen Abmessungen ausgewählt werden können, um die gesamte Verformungsanpassung weiter zu verbessern. Zu beachten ist, dass jede der zuvor beschriebenen Ausführungsformen mit jeder der anderen zuvor beschriebenen Ausführungsformen kombiniert werden kann, um in effizienter Weise die gesamten Verformungsbedingungen in den Transistoren 250n, 250p einzustellen.
  • 2g zeigt schematisch eine Querschnittsansicht des Bauelements 200, wie es in 2b gezeigt ist, um ein Beispiel einer modifizierten Kontaktebene in Verbindung mit einer Bauteilebene bereitzustellen. Wie gezeigt, umfasst das Halbleiterbauelement 200 ein Substrat 201, über welchem eine Halbleiterschicht 202 gebildet ist. Z. B. umfasst das Substrat 201 ein beliebiges geeignetes Trägermaterial, um darüber die Halbleiterschicht 202 vorzusehen, die eine siliziumbasierte Schicht, eine Silizium/Germanium-Schicht, eine Germanium-Schicht und dergleichen repräsentieren kann. Im Allgemeinen reagiert das Halbleitermaterial in der Schicht 202 auf eine Verformungskomponente durch eine Modifizierung der Ladungsträgerbeweglichkeit, wie dies zuvor erläutert ist. Beispielsweise führt für eine standardmäßige Kristallkonfiguration eine Zugverformungskomponente in der Stromflussrichtung, d. h. in der Längsrichtung L, zu einer größeren Elektronenbeweglichkeit, während die Löcherbeweglichkeit reduziert ist. Die Schicht 202 umfasst die aktiven Gebiete 202p, 202n, die Drain- und Sourcegebiete 252 mit geeignet gestalteten Metallsilizidgebieten 254 aufweisen, die auch als Kontaktgebiete für die Kontaktelemente 261p, 261n dienen, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Des weiteren umfassen Gateelektrodenstrukturen 251n, 251p das Elektrodenmaterial 251a in Verbindung mit einem Gatedielektrikumsmaterial 251b, wodurch das Elektrodenmaterial 251 von einem Kanal 253 getrennt wird. Ferner ist eine Abstandshalterstruktur 251c in jeder der Gateelektrodenstrukturen 251n, 251p vorgesehen. Im Hinblick auf Eigenschaften von Materialien und Abmessungen der Gateelektrodenstrukturen 251n, 251p gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Ferner ist eine Kontaktebene 260 vorgesehen, so dass diese die Kontaktelemente 261n, 261p in Verbindung mit den Materialien enthält, etwa dielektrischen Materialien 262, 263, wie dies erforderlich ist. In einigen anschaulichen Ausführungsformen wird das dielektrische Material 262 in Form eines verformungsinduzierenden Materials zumindest für einen der Transistoren 250n, 250p vorgesehen, wie dies auch zuvor mit Bezug zu den Schichten 262a, 262b des Bauelements 100 erläutert ist. In anderen Fällen, wie dies zuvor erläutert ist, kann das Leistungsverhalten beider Transistoren 250n, 250p verbessert werden, indem zumindest ein Teil der Schichten 262 mit einem entsprechenden inneren Verspannungspegel bereitgestellt wird. In anderen Fällen wird das Material 262 über einem oder beiden Transistoren 250n, 250p in einem im Wesentlichen entspannten Zustand vorgesehen, wobei eine gewünschte Verformungskomponente auf der Grundlage der Kontaktelemente, etwa der Elemente 261n oder 261p, erreicht wird. Wenn z. B. die Materialien der Kontaktebene 260 in einem im Wesentlichen entspannten Zustand über dem Transistor 250n vorgesehen werden, wird ein effizienter verformungsinduzierender Mechanismus auf der Grundlage der Elemente 261n erreicht, während eine entsprechende negative Wirkung der Elemente 261p weiter verringert werden kann, indem das Material 262 lokal) mit einem gewünschten Verspannungspegel bereitgestellt wird, etwa einem kompressiven Verspannungspegel. Die Kontaktebene 260 umfasst ferner ein weiteres dielektrisches Material 263, etwa ein Siliziumdioxidmaterial und dergleichen. Es sollte beachtet werden, dass die Kontaktebene 260 gemäß einer beliebigen geeigneten Konfiguration im Hinblick auf die darin verwendeten Materialien hergestellt werden kann, wobei die effiziente Verformungsanpassung erreicht wird, indem die Kontaktelemente 261n, 261p geeignet gestaltet werden, wie dies zur beschrieben ist, ohne dass eine Modifizierung des grundlegenden Aufbaus der Kontaktebene 260 erforderlich ist. Folglich können die Transistoren 250n, 250p auf der Grundlage einer geeigneten Prozessstrategie hergestellt werden, wie dies beispielsweise zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, ohne dass eine entsprechende Modifizierung erforderlich ist, wobei auch die Kontaktebene 260 auf der Grundlage gut etablierter Materialien aufgebaut werden kann. Daraufhin wird die Ebene 260 auf Basis geeigneter Lithographiemasken und Strategien strukturiert, wodurch die verformungsangepasste Konfiguration der Kontaktelemente 261n, 261p Verwendung findet, wie dies zuvor beschrieben ist. Daraufhin werden geeignete Kontaktmaterialien in die strukturierte Kontaktebene 260 auf der Grundlage gut etablierter Prozesstechniken eingefügt, wie dies zuvor beschrieben ist. Danach wird überschüssiges Material abgetragen durch Poliertechniken und dergleichen, wodurch die Konfiguration, wie sie in 2g gezeigt ist, erhalten wird. Somit besitzen die Kontaktelemente 261p eine größere laterale Erstreckung entlang der Längsrichtung L (siehe 2b), während eine entsprechende Erstreckung entlang der Transistorbreitenrichtung (die Richtung senkrecht zur Zeichenebene der 2g) kleiner ist im Vergleich zu den Kontaktelementen 261n, so dass eine Verformungskomponente 253n in Form einer Zugverformungskomponente des Transistors 250n größer ist als die Verformungskomponente 253p, die in dem Transistor 250p hervorgerufen wird.
  • 2h zeigt schematisch das Halbleiterbauelement 200 gemäß weiteren anschaulichen Ausführungsformen, in denen zusätzlich zum geeigneten Gestalten der Kontaktebene 260 in Bezug auf die gesamte Verformung in dem Transistor 250n, 250p eine Modifizierung der Bauteilebene angewendet wird. In der gezeigten Ausführungsform wird ein unterschiedlicher lateraler Abstand 265p im Vergleich zu einem lateralen Abstand 250n der Kontaktebene 260 eingesetzt, um eine nicht gewünschte Verformungskomponente im Transistor 250p zu verringern, während die Wirkung davon in dem Transistor 250n erhöht wird. Zu beachten ist, dass eine andere geeignete Konfiguration ausgewählt werden kann, wie dies zuvor beschrieben ist, um verbesserte Verformungsbedingungen in den Transistoren 250n, 250p zu erreichen. Ferner wird eine abgesenkte Drain- und Sourcekonfiguration in dem Transistor 250n angewendet, indem beispielsweise die Drain- und Sourcegebiete oder zumindest ein Teil davon in Bezug auf das Gatedielektrikumsmaterial 251b abgesenkt wird, wie dies durch 202d angezeigt ist. Beim Herstellen der Kontaktebene 260 wird folglich ein dielektrisches Material, das einen inneren Verspannungspegel aufweisen kann, näher an dem Kanalgebiet 253 des Transistors 250 positioniert, und auch Material des Kontaktelements 261n wird innerhalb der Absenkung 202d angeordnet, wodurch eine höhere effiziente Verformungsübertragung geschaffen wird. Folglich kann das Leistungsverhalten des Transistors 250n weiter verbessert werden. Die abgesenkte Konfiguration des Transistors 250n kann erreicht werden, indem ein Ätzprozess vor dem Herstellen der Metallsilizidgebiete ausgeführt wird, wobei der Transistor 250p maskiert wird, und anschließend wird die Bearbeitung fortgesetzt, indem die Ätzmaske entfernt und die Metallsilizidgebiete hergestellt werden.
  • Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen eine erhabene Drain- und Sourcekonfiguration in dem Transistor 250p angewendet werden kann, um den Einfluss der Kontaktelemente 261p noch weiter zu verringern, wobei dieser Mechanismus zusätzlich oder alternativ zu der abgesenkten Konfiguration des Transistors 250n angewendet werden kann. Beispielsweise wird ein geeignetes Halbleitermaterial selektiv in freiliegenden Bereichen des aktiven Gebiets 202p aufgewachsen, um eine erhabene Drain- und Sourcekonfiguration zu schaffen.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente bereit, in denen die Kontaktebene in geeigneter Weise gestaltet ist, so dass der Einfluss eines verspannten Kontaktelements in einer Art an Transistoren erhöht wird, während der Einfluss der Kontaktelemente in der anderen Transistorart reduziert wird. Zu diesem Zweck wird die Gestaltung oder die Geometrie der Kontaktebene in geeigneter Weise so angepasst, dass die grundlegende Transistorkonfiguration im Wesentlichen nicht durch die modifizierte Kontaktebene beeinflusst wird, insbesondere für dicht gepackte Bauteilgebiete und Transistoren mit einer moderat geringen Transistorbreite von ungefähr 100 nm oder weniger, und der innere Verspannungspegel der Kontaktelemente wird vorteilhaft berücksichtigt, um das gesamte Leistungsverhalten der integrierten Schaltung zu verbessern. Somit ergibt sich für sehr kleine Transistorelemente eine Gatelänge von 40 nm und weniger, die ein einzelnes Kontaktelement auf der Drainseite und der Sourceseite besitzen, ein effizienter leistungssteigender Mechanismus auf der Grundlage einer geeigneten Konfiguration der Kontaktelemente in n-Kanaltransistoren, um die gesamte Zugverformungskomponente zu erhöhen, während ein negativer Einfluss in den p-Kanaltransistoren deutlich verringert wird. In einigen anschaulichen Ausführungsformen wir die verformungsmodifizierte oder verformungsoptimierte Konfiguration in der Kontaktebene mit zusätzlichen Mechanismen in der Bauteilebene kombiniert, etwa einer abgesenkten Drain- und Sourcekonfiguration und dergleichen.

Claims (24)

  1. Halbleiterbauelement mit: einem ersten Transistor (250N), der über einem Substrat (210) ausgebildet ist und eine erste Gateelektrodenstruktur (251) aufweist, die sich entlang einer ersten Transistorbreitenrichtung des ersten Transistors erstreckt; einem zweiten Transistor (250P), der über dem Substrat ausgebildet ist und eine zweite Gateelektrodenstruktur (251) aufweist, die sich entlang einer zweiten Transistorbreitenrichtung des zweiten Transistors erstreckt; einem ersten Kontaktelement (261N), das mit einem Draingebiet oder einem Sourcegebiet des ersten Transistors verbunden ist, wobei das erste Kontaktelement ein leitendes Kontaktmaterial (254) mit einer vordefinierten inneren Verspannung aufweist, so dass eine erste Verformungskomponente einer ersten Art in einem Kanalgebiet (253) des ersten Transistors hervorgerufen wird; und einem zweiten Kontaktelement (261P), das mit einem Draingebiet oder einem Sourcegebiet des zweiten Transistors verbunden ist, wobei das zweite Kontaktelement ein leitendes Kontaktmaterial (254) mit der vordefinierten Art innerer Verspannung aufweist, wobei das erste und das zweite Kontaktelement sich in einer lateralen Größe und/oder einer lateralen räumlichen Lagebeziehung in Bezug entsprechend auf die erste und zweite Gateelektrodenstruktur unterscheiden, um eine zweite Verformungskomponente der ersten Art in einem Kanalgebiet (253) des zweiten Transistors hervorzurufen, wobei die zweite Verformungskomponente der ersten Art kleiner ist als die erste Verformungskomponente der ersten Art; gekennzeichnet dadurch, dass der Querschnitt des ersten und des zweiten Kontaktelements eine angenäherte dreieckige Form mit abgerundeten Eckenbereichen (261C) aufweist.
  2. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das leitende Kontaktmaterial des ersten und des zweiten Kontaktelements ein Metall ist.
  3. Halbleiterbauelement nach Anspruch 2, gekennzeichnet dadurch, dass das Kontaktmetall eine innere Zugverspannung aufweist.
  4. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das erste Kontaktelement eine erste Breite (261W) entlang der Transistorbreitenrichtung aufweist, die größer ist als eine zweite Breite (261L) des zweiten Kontaktelements entlang der zweiten Transistorbreitenrichtung.
  5. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass ein erster lateraler Abstand (265N) vom Rand des ersten Kontaktelements zur ersten Gateelektrodenstruktur kleiner ist als ein zweiter lateraler Abstand (265P) vom Rand des zweiten Kontaktelements zur zweiten Gateelektrodenstruktur.
  6. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass ein erster Rand (266) des ersten Kontaktelements, der der ersten Gateelektrodenstruktur zugewandt ist und sich entlang der ersten Transistorbreitenrichtung erstreckt, länger ist als ein zweiter Rand (266) des zweiten Kontaktelements, der der zweiten Gateelektrodenstruktur zugewandt ist und sich entlang der zweiten Transistorbreitenrichtung erstreckt.
  7. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das erste Kontaktelement sich entlang zumindest der gesamten Breite des ersten Transistors erstreckt.
  8. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass sich die laterale Größe des ersten Kontaktelements von der lateralen Größe des zweiten Kontaktelements unterscheidet.
  9. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das erste und das zweite Kontaktelement sich in ihrer lateralen räumlichen Lagebeziehung in Bezug auf die entsprechende erste und zweite Gateelektrodenstruktur unterscheiden und wobei die lateralen Größen der ersten und zweiten Kontaktelemente im Wesentlichen gleich sind.
  10. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das erste und das zweite Kontaktelement sich in der lateralen Größe und der lateralen Lagebeziehung in Bezug auf die entsprechende erste und zweite Gateelektrodenstruktur unterscheiden.
  11. Halbleiterbauelement nach Anspruch 3, gekennzeichnet dadurch, dass der erste Transistor ein n-Kanaltransistor und der zweite Transistor ein p-Kanaltransistor ist.
  12. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das erste Kontaktelement das einzige Kontaktelement ist, das eine Verbindung zu dem Draingebiet oder dem Sourcegebiet des ersten Transistors herstellt.
  13. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch ferner umfassend: eine erste verformungsinduzierende Schicht (262), die über dem ersten Transistor gebildet ist, und eine zweite verformungsinduzierende Schicht (262), die über dem zweiten Transistor gebildet ist, wobei die erste verformungsinduzierende Schicht eine Verformungskomponente der ersten Art in dem Kanalgebiet des ersten Transistors hervorruft, und wobei die zweite verformungsinduzierende Schicht eine Verformungskomponente zweiter Art in dem Kanalgebiet des zweiten Transistors hervorruft, die entgegengesetzt zur Verformungskomponente der ersten Art ist.
  14. Halbleiterbauelement nach Anspruch 1, gekennzeichnet dadurch, dass das erste und das zweite Kontaktelement sich zusätzlich in einer räumlichen Lagebeziehung in Bezug auf eine Tiefenrichtung der Drain- und Sourcegebiete des ersten Transistors unterscheiden.
  15. Halbleiterbauelement mit: einem n-Kanaltransistor (250N) mit einem ersten Kontaktgebiet (254); einem p-Kanaltransistor (250P) mit einem zweiten Kontaktgebiet (254); einem zugverformten ersten Kontaktelement (261N), das mit dem ersten Kontaktgebiet verbunden ist und eine erste laterale Ausdehnung (261W) entlang einer Breitenrichtung des n-Kanaltransistors aufweist; und einem zweiten zugverformten Kontaktelement (261P), das mit dem zweiten Kontaktgebiet verbunden ist und eine zweite laterale Ausdehnung (261U) entlang einer Breitenrichtung des p-Kanaltransistors aufweist, wobei die zweite laterale Ausdehnung kleiner ist als die erste laterale Ausdehnung; gekennzeichnet dadurch, dass der Querschnitt des ersten und des zweiten Kontaktelements eine angenäherte dreieckige Form mit abgerundeten Eckenbereichen (261C) aufweist.
  16. Halbleiterbauelement nach Anspruch 15, gekennzeichnet dadurch, dass das erste Kontaktelement das einzige Kontaktelement ist, das mit dem ersten Kontaktgebiet verbunden ist.
  17. Halbleiterbauelement nach Anspruch 15, gekennzeichnet dadurch, dass eine laterale Größe des ersten Kontaktelements größer ist als eine laterale Größe des zweiten Kontaktelements.
  18. Halbleiterbauelement nach Anspruch 15, gekennzeichnet dadurch, dass ein erster lateraler Abstand (265N) vom Rand des ersten Kontaktelements zu einer Gateelektrode des n-Kanaltransistors kleiner ist als ein zweiter lateraler Abstand (265P) vom Rand des zweiten Kontaktelements zu einer Gateelektrode des p-Kanaltransistors.
  19. Halbleiterbauelement nach Anspruch 15, gekennzeichnet dadurch, dass eine Breite des n-Kanaltransistors und des p-Kanaltransistors kleiner als 100 Nanometer (nm) ist.
  20. Halbleiterbauelement nach Anspruch 19, gekennzeichnet dadurch, dass eine Gatelänge des n-Kanaltransistors und des p-Kanaltransistor kleiner als 50 Nanometer (nm) ist.
  21. Halbleiterbauelement mit: einem n-Kanaltransistor (250N) mit einer ersten Gateelektrode (251) und einem ersten Kontaktgebiet (254); einem p-Kanaltransistor (250P) mit einer zweiten Gateelektrode (251) und einem zweiten Kontaktgebiet (254); einem zugverformten ersten Kontaktelement (261N), das mit dem ersten Kontaktgebiet verbunden ist und eine erste laterale Ausdehnung besitzt, die eine maximale laterale Ausdehnung entlang einer Breitenrichtung des n-Kanaltransistors repräsentiert; und einem zweiten zugverformten Kontaktelement (261P), das mit dem zweiten Kontaktgebiet verbunden ist und eine zweite laterale Ausdehnung aufweist, die eine maximale laterale Ausdehnung entlang einer Breitenrichtung des p-Kanaltransistors repräsentiert, wobei ein erster Abstand (265N) der ersten lateralen Ausdehnung von der ersten Gateelektrode kleiner ist als ein zweiter Abstand (265P) der zweiten lateralen Ausdehnung von der zweiten Gateelektrode; gekennzeichnet dadurch, dass der Querschnitt des ersten und des zweiten Kontaktelements eine angenäherte dreieckige Form mit abgerundeten Eckenbereichen (261C) aufweist.
  22. Halbleiterbauelement nach Anspruch 21, gekennzeichnet dadurch, dass die erste und die zweite laterale Ausdehnung gleich sind.
  23. Halbleiterbauelement nach Anspruch 21, gekennzeichnet dadurch, dass eine laterale Größe des ersten Kontaktelements größer ist als eine laterale Größe des zweiten Kontaktelements.
  24. Halbleiterbauelement nach Anspruch 21, gekennzeichnet dadurch, dass eine laterale Größe des ersten Kontaktelements gleich der lateralen Größe des zweiten Kontaktelements ist.
DE102009031111A 2009-06-30 2009-06-30 Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren Expired - Fee Related DE102009031111B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009031111A DE102009031111B4 (de) 2009-06-30 2009-06-30 Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
US12/823,438 US8384161B2 (en) 2009-06-30 2010-06-25 Contact optimization for enhancing stress transfer in closely spaced transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009031111A DE102009031111B4 (de) 2009-06-30 2009-06-30 Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren

Publications (2)

Publication Number Publication Date
DE102009031111A1 DE102009031111A1 (de) 2011-01-05
DE102009031111B4 true DE102009031111B4 (de) 2011-04-28

Family

ID=43298956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009031111A Expired - Fee Related DE102009031111B4 (de) 2009-06-30 2009-06-30 Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren

Country Status (2)

Country Link
US (1) US8384161B2 (de)
DE (1) DE102009031111B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059945A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置およびその製造方法
US20130240997A1 (en) * 2012-03-19 2013-09-19 International Business Machines Corporation Contact bars for modifying stress in semiconductor device and related method
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
CN103474398B (zh) * 2013-09-13 2020-02-14 上海集成电路研发中心有限公司 提高三维场效应晶体管驱动电流的方法
US9449986B1 (en) 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
US9583581B1 (en) * 2015-10-27 2017-02-28 Broadcom Corporation Discontinuities in a semiconductor device to accommodate for manufacturing variations and/or misalignment tolerances
KR20210129795A (ko) 2020-04-20 2021-10-29 삼성전자주식회사 반도체 소자
KR20210153385A (ko) 2020-06-10 2021-12-17 삼성전자주식회사 집적회로 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131662A1 (en) * 2004-12-17 2006-06-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070132032A1 (en) * 2005-12-13 2007-06-14 Chartered Semiconductor Selective stress relaxation of contact etch stop layer through layout design
US20080157224A1 (en) * 2006-12-29 2008-07-03 Fischer Kevin J Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement
DE102007020258A1 (de) * 2007-04-30 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102008030852A1 (de) * 2008-06-30 2010-01-07 Advanced Micro Devices, Inc., Sunnyvale Kontaktgräben zur besseren Verspannungsübertragung in Transistoren mit geringem Abstand

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
DE102007057686B4 (de) * 2007-11-30 2011-07-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Verfahren und Halbleiterbauelement mit einer Schutzschicht zum Reduzieren der Verspannungsrelaxation in einer Doppelverspannungsbeschichtungstechnik

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131662A1 (en) * 2004-12-17 2006-06-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070132032A1 (en) * 2005-12-13 2007-06-14 Chartered Semiconductor Selective stress relaxation of contact etch stop layer through layout design
US20080157224A1 (en) * 2006-12-29 2008-07-03 Fischer Kevin J Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement
DE102007020258A1 (de) * 2007-04-30 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102008030852A1 (de) * 2008-06-30 2010-01-07 Advanced Micro Devices, Inc., Sunnyvale Kontaktgräben zur besseren Verspannungsübertragung in Transistoren mit geringem Abstand

Also Published As

Publication number Publication date
US20100327367A1 (en) 2010-12-30
US8384161B2 (en) 2013-02-26
DE102009031111A1 (de) 2011-01-05

Similar Documents

Publication Publication Date Title
DE102006009225B4 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102008064959B3 (de) Halbleitervorrichtungen
DE102009031111B4 (de) Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
DE102007030056B3 (de) Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102017117850B4 (de) Flexibles Verschmelzungsschema für epitaxiale Source-/Drain-Bereiche
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102008030852A1 (de) Kontaktgräben zur besseren Verspannungsübertragung in Transistoren mit geringem Abstand
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE102006040762B4 (de) N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE102007009915B4 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil und Verfahren zu dessen Herstellung
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102007063272A1 (de) Dielektrisches Zwischenschichtmaterial in einem Halbleiterbauelement mit verspannten Schichten mit einem Zwischenpuffermaterial
DE102008045034A1 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102008016438B4 (de) Doppelabscheidung einer verspannungsinduzierenden Schicht mit dazwischenliegender Verspannungsrelaxation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110729

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee