JP5212362B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5212362B2
JP5212362B2 JP2009507369A JP2009507369A JP5212362B2 JP 5212362 B2 JP5212362 B2 JP 5212362B2 JP 2009507369 A JP2009507369 A JP 2009507369A JP 2009507369 A JP2009507369 A JP 2009507369A JP 5212362 B2 JP5212362 B2 JP 5212362B2
Authority
JP
Japan
Prior art keywords
mos transistor
film
channel mos
positive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009507369A
Other languages
English (en)
Other versions
JPWO2008120378A1 (ja
Inventor
亮 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008120378A1 publication Critical patent/JPWO2008120378A1/ja
Application granted granted Critical
Publication of JP5212362B2 publication Critical patent/JP5212362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Description

本発明は、ＣＭＯＳトランジスタにおけるオン電流の向上を図った半導体装置の製造方法に関する。
従来、ＭＯＳトランジスタにおけるオン電流を向上させるためにチャネルに歪を生じさせた構造が実用化されている。例えば、引張応力を生じさせる膜により覆われたｎチャネルＭＯＳトランジスタが実用化されている。また、ソース及びドレインにＳｉＧｅ層が形成されたｐチャネルＭＯＳトランジスタも実用化されている。
このように、ｎチャネルＭＯＳトランジスタでは、チャネルに引張方向の歪（引張歪）を生じさせることが好ましく、ｐチャネルＭＯＳトランジスタでは、チャネルに圧縮方向の歪（圧縮歪）を生じさせることが好ましい。このため、ＣＭＯＳトランジスタ等のｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの双方を有する半導体装置を製造する際に、両トランジスタに好ましい歪を生じさせるためには、個別に処理を行う必要がある。この場合、時間及びコストが著しく上昇してしまう。
例えば、ＳＲＡＭ（static random access memory）セルには、図１７に示すように、ソースが電源Ｖｄｄに接続されたｐチャネルＭＯＳトランジスタＰ１及びＰ２が設けられ、ソースが接地されたｎチャネルＭＯＳトランジスタＮ１及びＮ２が設けられている。そして、トランジスタＰ１及びＮ１の各ドレインが互いに接続され、トランジスタＰ２及びＮ２の各ドレインが互いに接続されている。つまり、ＳＲＡＭセルには、２個のＣＭＯＳトランジスタが含まれている。更に、ゲートがワード線Ｗに接続されたｎチャネルＭＯＳトランジスタＮ１が、トランジスタＰ１及びＮ１からなるＣＭＯＳトランジスタとビット線／Ｂとの間に接続され、ゲートがワード線Ｗに接続されたｎチャネルＭＯＳトランジスタＮ２が、トランジスタＰ２及びＮ２からなるＣＭＯＳトランジスタとビット線Ｂとの間に接続されている。このように、ＳＲＡＭセルには、ＣＭＯＳトランジスタが含まれている。
そして、従来のＳＲＡＭセルでは、図１８又は図１９に示すようなレイアウトが採用されている。いずれにおいても、トランジスタＰ１及びＰ２にゲート１０５及びｐ型不純物拡散層１０７ｐが設けられ、トランジスタＮ１〜Ｎ４にゲート１０５及びｎ型不純物拡散層１０７ｎが設けられている。そして、トランジスタＰ１とトランジスタＮ１とが互いに平行に配置され、トランジスタＰ２とトランジスタＮ２とが互いに平行に配置されている。これは、ＣＭＯＳトランジスタを構成する２個のトランジスタ間でゲートを共有させるためである。
このため、トランジスタＰ１及びＰ２に圧縮歪を生じさせようとすると、トランジスタＮ１及びＮ２にも圧縮歪が生じてしまい、トランジスタＮ１及びＮ２に引張歪を生じさせようとすると、トランジスタＰ１及びＰ２にも引張歪が生じてしまう。
従って、従来の技術では、ＣＭＯＳトランジスタを構成する２個のトランジスタの双方のオン電流を向上させることができない。このことは、非特許文献１等の記載からも明らかである。
特開２００４−３３５７４１号公報 特開２００６−８０１６１号公報 SSDM, pp.14-15, 2002
本発明は、簡易な構成でｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタのオン電流を向上させることができる半導体装置の製造方法を提供することを目的とする。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
半導体装置の製造方法の一態様では、半導体基板上に、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを形成し、前記ｎチャネルＭＯＳトランジスタのチャネルに、電子の移動方向への正の引張歪を生じさせ、前記ｐチャネルＭＯＳトランジスタのチャネルに、正孔の移動方向への正の圧縮歪を生じさせる応力印加膜を形成する。前記応力印加膜を形成する際に、外側に向けて正の応力を及ぼす膨張膜を形成し、前記膨張膜に選択的にイオン注入を行うことにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分のみに応力を残存させるとともに、イオンが注入された部分を膨張膜として機能しない絶縁膜とするか、又は前記膨張膜を選択的にエッチングすることにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分のみに応力を残存させる。前記ｎチャネルＭＯＳトランジスタは、前記電子の移動方向に対して直交する方向に関し、平面視で、前記膨張膜と並べて形成し、前記ｐチャネルＭＯＳトランジスタは、前記正孔の移動方向に関し、平面視で、前記膨張膜と並べて形成する。
他の一態様では、前記応力印加膜を形成する際に、内側に向けて正の応力を及ぼす収縮膜を形成し、前記収縮膜に選択的にイオン注入を行うことにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分のみに応力を残存させるとともに、イオンが注入された部分を収縮膜として機能しない絶縁膜とするか、又は前記収縮膜を選択的にエッチングすることにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分のみに応力を残存させる。前記ｎチャネルＭＯＳトランジスタは、前記電子の移動方向に関し、平面視で、前記収縮膜と並べて形成し、前記ｐチャネルＭＯＳトランジスタは、前記正孔の移動方向に対して直交する方向に関し、平面視で、前記収縮膜と並べて形成する。
図１Ａは、本発明の第１の実施形態に係る半導体装置の製造方法を示す平面図である。 図１Ｂは、図１Ａに引き続き、半導体装置の製造方法を示す平面図である。 図２Ａは、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。 図２Ｂは、図２Ａに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｃは、図２Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｄは、図２Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｅは、図２Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図３Ａは、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。 図３Ｂは、図３Ａに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｃは、図３Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｄは、図３Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図３Ｅは、図３Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図４Ａは、本発明の第２の実施形態に係る半導体装置の製造方法を示す平面図である。 図４Ｂは、図４Ａに引き続き、半導体装置の製造方法を示す平面図である。 図５Ａは、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。 図５Ｂは、図５Ａに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｃは、図５Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｄは、図５Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｅは、図５Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図６Ａは、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。 図６Ｂは、図６Ａに引き続き、半導体装置の製造方法を示す断面図である。 図６Ｃは、図６Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図６Ｄは、図６Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図６Ｅは、図６Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図７Ａは、本発明の第３の実施形態に係る半導体装置の製造方法を示す平面図である。 図７Ｂは、図７Ａに引き続き、半導体装置の製造方法を示す平面図である。 図８Ａは、本発明の第３の実施形態に係る半導体装置の製造方法を示す平面図である。 図８Ｂは、図７Ａに引き続き、半導体装置の製造方法を示す平面図である。 図９Ａは、本発明の第４の実施形態に係る半導体装置の製造方法を示す平面図である。 図９Ｂは、図９Ａに引き続き、半導体装置の製造方法を示す平面図である。 図１０Ａは、本発明の第４の実施形態に係る半導体装置の製造方法を示す平面図である。 図１０Ｂは、図１０Ａに引き続き、半導体装置の製造方法を示す平面図である。 図１１は、第３の実施形態を適用したＳＲＡＭセルのレイアウトを示す模式図である。 図１２は、第４の実施形態を適用したＳＲＡＭセルのレイアウトを示す模式図である。 図１３は、第１のシミュレーションの結果を示すグラフである。 図１４は、第２のシミュレーションの結果を示すグラフである。 図１５は、第３のシミュレーションの結果を示すグラフである。 図１６は、第４のシミュレーションの結果を示すグラフである。 図１７は、ＳＲＡＭセルの構成を示す回路図である。 図１８は、従来のＳＲＡＭセルのレイアウトを示す模式図である。 図１９は、従来のＳＲＡＭセルの他のレイアウトを示す模式図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。第１の実施形態では、互いにチャネルの向きが平行なｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを半導体基板上に形成する。また、半導体基板の表面に平行な面内において、これらのトランジスタのソース及びドレインを結ぶ直線が延びる方向（チャネル長の方向）を第１の方向といい、これに直交する方向（チャネル幅の方向）を第２の方向ということとする。つまり、ｎチャネルＭＯＳトランジスタでは、チャネルにおける電子の移動方向が第１の方向に相当し、ｐチャネルＭＯＳトランジスタでは、チャネルにおける正孔の移動方向が第１の方向に相当する。また、ｎチャネルＭＯＳトランジスタを形成する予定の領域をｎＭＯＳ領域といい、ｐチャネルＭＯＳトランジスタを形成する予定の領域をｐＭＯＳ領域ということとする。図１Ａ乃至図１Ｂは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。また、図２Ａ乃至図２Ｅは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図３Ａ乃至図３Ｅも、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、図２Ａ乃至図２Ｅは、図１Ａ乃至図１Ｂ中のＩ−Ｉ線に沿った断面を示し、図３Ａ乃至図３Ｅは、図１Ａ乃至図１Ｂ中のＩＩ−ＩＩ線に沿った断面を示している。
第１の実施形態では、先ず、図１Ａ、図２Ａ及び図３Ａに示すように、シリコン基板等の半導体基板１の表面に素子分離絶縁膜２を、例えばＳＴＩ（shallow trench isolation）法により形成する。このとき、複数のｎＭＯＳ領域を列状に第１の方向に並べ、複数のｐＭＯＳ領域をｎＭＯＳ領域の列から離間させながら列状に第１の方向に並べる。また、第２の方向に関しても、ｐＭＯＳ領域をｎＭＯＳ領域からずらす。次に、不純物の導入により、ｎＭＯＳ領域内にｐウェル３ｐを形成し、ｐＭＯＳ領域内にｎウェル３ｎを形成する。
次いで、図２Ｂ及び図３Ｂに示すように、ｎＭＯＳ領域及びｐＭＯＳ領域内にゲート絶縁膜４、ゲート電極５、サイドウォール絶縁膜６及び不純物拡散層を形成する。ｎＭＯＳ領域では、図２Ｂに示すように、不純物拡散層としてｎ型不純物拡散層７ｎを形成し、ｐＭＯＳ領域では、図３Ｂに示すように、不純物拡散層としてｐ型不純物拡散層７ｐを形成する。
その後、図２Ｃ及び図３Ｃに示すように、外側に向く正の応力を周囲に及ぼす絶縁性の膨張膜１１を応力印加膜として全面に形成する。膨張膜１１としては、例えば熱ＣＶＤ（chemical vapor deposition）法により形成されたシリコン窒化膜が挙げられる。
続いて、図２Ｄ及び図３Ｄに示すように、ｐＭＯＳ領域の間の領域のみを覆うレジストパターン１２を膨張膜１１上に形成する。そして、レジストパターン１２をマスクとして、Ｇｅイオンを膨張膜１１に注入する。この結果、膨張膜１１のうちで、Ｇｅイオンが注入された部分からの外側に向く応力が緩和される。従って、この部分は膨張膜１１として機能できなくなり、図１Ｂにも示すように、絶縁膜１３となる。
次に、図２Ｅ及び図３Ｅに示すように、レジストパターン１２を除去し、膨張膜１１及び絶縁膜１３上に層間絶縁膜８を形成する。
その後、コンタクトプラグ及び多層配線等を形成し、半導体装置を完成させる。
このようにして製造された半導体装置では、図１Ｂに示すように、第２の方向において、平面視で、ｎチャネルＭＯＳトランジスタと膨張膜１１とが隣り合っている。このため、図１Ｂ中の太矢印が示すように、ｎチャネルＭＯＳトランジスタは膨張膜１１からチャネル長が広げられる方向への正の応力を受ける。この結果、ｎチャネルＭＯＳトランジスタのチャネルには、電子の移動方向への正の引張歪が生じる。一方、第２の方向において、平面視で、ｐチャネルＭＯＳトランジスタと膨張膜１１とは互いからずれている。このため、図１Ｂ中の太矢印が示すように、ｐチャネルＭＯＳトランジスタは膨張膜１１からチャネル長が狭められる方向への正の応力を受ける。この結果、ｐチャネルＭＯＳトランジスタのチャネルには、正孔の移動方向への正の圧縮歪が生じる。従って、本実施形態によれば、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの双方のオン電流を向上することができる。そして、このような効果は、微細化が進むほど顕著となる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態でも、互いにチャネルの向きが平行なｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを半導体基板上に形成する。また、半導体基板の表面に平行な面内において、これらのトランジスタのソース及びドレインを結ぶ直線が延びる方向（チャネル長の方向）を第１の方向といい、これに直交する方向（チャネル幅の方向）を第２の方向ということとする。つまり、ｎチャネルＭＯＳトランジスタでは、チャネルにおける電子の移動方向が第１の方向に相当し、ｐチャネルＭＯＳトランジスタでは、チャネルにおける正孔の移動方向が第１の方向に相当する。また、ｎチャネルＭＯＳトランジスタを形成する予定の領域をｎＭＯＳ領域といい、ｐチャネルＭＯＳトランジスタを形成する予定の領域をｐＭＯＳ領域ということとする。図４Ａ乃至図４Ｂは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。また、図５Ａ乃至図５Ｅは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図６Ａ乃至図６Ｅも、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、図５Ａ乃至図５Ｅは、図４Ａ乃至図４Ｂ中のＩ−Ｉ線に沿った断面を示し、図６Ａ乃至図６Ｅは、図４Ａ乃至図４Ｂ中のＩＩ−ＩＩ線に沿った断面を示している。
第２の実施形態では、先ず、図４Ａ、図５Ａ及び図６Ａに示すように、シリコン基板等の半導体基板１の表面に素子分離絶縁膜２を、例えばＳＴＩ（shallow trench isolation）法により形成する。このとき、複数のｎＭＯＳ領域を列状に第１の方向に並べ、複数のｐＭＯＳ領域をｎＭＯＳ領域の列から離間させながら列状に第１の方向に並べる。また、第２の方向に関しても、ｐＭＯＳ領域をｎＭＯＳ領域からずらす。次に、不純物の導入により、ｎＭＯＳ領域内にｐウェル３ｐを形成し、ｐＭＯＳ領域内にｎウェル３ｎを形成する。
次いで、図５Ｂ及び図６Ｂに示すように、ｎＭＯＳ領域及びｐＭＯＳ領域内にゲート絶縁膜４、ゲート電極５、サイドウォール絶縁膜６及び不純物拡散層を形成する。ｎＭＯＳ領域では、図５Ｂに示すように、不純物拡散層としてｎ型不純物拡散層７ｎを形成し、ｐＭＯＳ領域では、図６Ｂに示すように、不純物拡散層としてｐ型不純物拡散層７ｐを形成する。
その後、図５Ｃ及び図６Ｃに示すように、内側に向く正の応力を周囲に及ぼす絶縁性の収縮膜２１を応力印加膜として全面に形成する。収縮膜２１としては、例えばプラズマＣＶＤ（chemical vapor deposition）法により形成されたシリコン窒化膜が挙げられる。
続いて、図５Ｄ及び図６Ｄに示すように、ｎＭＯＳ領域の間の領域のみを覆うレジストパターン２２を収縮膜２１上に形成する。そして、レジストパターン２２をマスクとして、Ｇｅイオンを収縮膜２１に注入する。この結果、収縮膜２１のうちで、Ｇｅイオンが注入された部分からの内側に向く応力が緩和される。従って、この部分は収縮膜２１として機能できなくなり、図４Ｂにも示すように、絶縁膜２３となる。
次に、図５Ｅ及び図６Ｅに示すように、レジストパターン２２を除去し、収縮２１及び絶縁膜２３上に層間絶縁膜８を形成する。
その後、コンタクトプラグ及び多層配線等を形成し、半導体装置を完成させる。
このようにして製造された半導体装置では、図４Ｂに示すように、第２の方向において、平面視で、ｐチャネルＭＯＳトランジスタと収縮膜２１とが隣り合っている。このため、図１Ｂ中の太矢印が示すように、ｐチャネルＭＯＳトランジスタは収縮膜２１からチャネル長が狭められる方向への正の応力を受ける。この結果、ｐチャネルＭＯＳトランジスタのチャネルには、正孔の移動方向への正の圧縮歪が生じる。一方、第２の方向において、平面視で、ｎチャネルＭＯＳトランジスタと収縮２１とは互いからずれている。このため、図１Ｂ中の太矢印が示すように、ｎチャネルＭＯＳトランジスタは収縮膜２１からチャネル長が広げられる方向への正の応力を受ける。この結果、ｎチャネルＭＯＳトランジスタのチャネルには、電子の移動方向への正の引張歪が生じる。従って、本実施形態によっても、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの双方のオン電流を向上することができる。そして、このような効果は、微細化が進むほど顕著となる。
なお、第１及び第２の実施形態では、応力印加膜にＧｅのイオン注入を行うことにより、選択的に応力を緩和させているが、電子線の照射を行うことにより、選択的に応力を緩和させてもよい。
（第３の実施形態）
次に、本発明の第３の実施形態について説明するが、ここでは、主に第１の実施形態と相違する点について説明する。図７Ａ乃至図７Ｂは、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図８Ａ乃至図８Ｂも、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、図７Ａ乃至図７Ｂは、図１Ａ中のＩ−Ｉ線に沿った断面を示し、図８Ａ乃至図８Ｂは、図１Ａ中のＩＩ−ＩＩ線に沿った断面を示している。
第３の実施形態では、先ず、第１の実施形態と同様に、膨張膜１１の形成までの処理を行う（図２Ｃ及び図３Ｃ参照）。次に、図７Ａ及び図８Ａに示すように、ｐＭＯＳ領域の間の領域のみを覆うレジストパターン１２を膨張膜１１上に形成する。そして、レジストパターン１２をマスクとして、膨張膜１１のエッチングを行う。この結果、膨張膜１１のうちで、レジストパターン１２から露出していた部分が消滅する。
次に、図７Ｂ及び図８Ｂに示すように、レジストパターン１２を除去し、全面に層間絶縁膜８を形成する。
その後、コンタクトプラグ及び多層配線等を形成し、半導体装置を完成させる。
このようにして製造された半導体装置では、第１の実施形態では存在する絶縁膜１３が存在しない。その他の構造は第１の実施形態と同様である。つまり、膨張膜１１の作用は第１の実施形態と同様である。従って、第３の実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第４の実施形態）
次に、本発明の第４の実施形態について説明するが、ここでは、主に第２の実施形態と相違する点について説明する。図９Ａ乃至図９Ｂは、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図１０Ａ乃至図１０Ｂも、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、図９Ａ乃至図９Ｂは、図４Ａ中のＩ−Ｉ線に沿った断面を示し、図１０Ａ乃至図１０Ｂは、図４Ａ中のＩＩ−ＩＩ線に沿った断面を示している。
第４の実施形態では、先ず、第２の実施形態と同様に、収縮膜２１の形成までの処理を行う（図５Ｃ及び図６Ｃ参照）。次に、図９Ａ及び図１０Ａに示すように、ｎＭＯＳ領域の間の領域のみを覆うレジストパターン２２を収縮膜２１上に形成する。そして、レジストパターン２２をマスクとして、収縮膜２１のエッチングを行う。この結果、収縮膜２１のうちで、レジストパターン２２から露出していた部分が消滅する。
次に、図９Ｂ及び図１０Ｂに示すように、レジストパターン２２を除去し、全面に層間絶縁膜８を形成する。
その後、コンタクトプラグ及び多層配線等を形成し、半導体装置を完成させる。
このようにして製造された半導体装置では、第２の実施形態では存在する絶縁膜２３が存在しない。その他の構造は第２の実施形態と同様である。つまり、収縮膜２１の作用は第２の実施形態と同様である。従って、第４の実施形態によっても、第２の実施形態と同様の効果を得ることができる。
なお、図１１に示すレイアウトを採用することにより、第３の実施形態をＳＲＡＭセルに適用することができる。つまり、第２の方向に関し、ＣＭＯＳトランジスタを構成するｎチャネルＭＯＳトランジスタの位置とｐチャネルＭＯＳトランジスタの位置とを互いにずらし、ｐチャネルＭＯＳトランジスタ間に膨張膜１１を位置させることにより、ＣＭＯＳトランジスタのオン電流を向上させることができる。更に、このレイアウトでは、図１８に示すレイアウトと比較しても面積の増加はほとんど生じない。なお、第１、第２又は第４の実施形態を同様のレイアウトに適用することも可能である。
また、図１２に示すレイアウトを採用することにより、第４の実施形態をＳＲＡＭセルに適用することができる。つまり、第２の方向に関し、ＣＭＯＳトランジスタを構成するｎチャネルＭＯＳトランジスタの位置とｐチャネルＭＯＳトランジスタの位置とを互いにずらし、ｐチャネルＭＯＳトランジスタ間に収縮膜２１を位置させることにより、ＣＭＯＳトランジスタのオン電流を向上させることができる。なお、第１乃至第３の実施形態を同様のレイアウトに適用することも可能である。
ここで、本願発明者が行った種々のシミュレーションについて説明する。
第１のシミュレーションでは、第３の実施形態に関し、膨張膜１１の厚さとオン電流の増加率との関係を計算した。この結果を図１３に示す。なお、オン電流の増加率は、膨張膜１１を設けなかった場合のオン電流を基準とした値である。図１３から、膨張膜１１が厚い半導体装置ほど、オン電流の増加率が高くなるといえる。
第２のシミュレーションでは、第４の実施形態に関し、収縮膜２１の厚さとオン電流の増加率との関係を計算した。この結果を図１４に示す。なお、オン電流の増加率は、収縮膜２１を設けなかった場合のオン電流を基準とした値である。図１４から、収縮膜２１が厚い半導体装置ほど、オン電流の増加率が高くなるといえる。
第３のシミュレーションでは、第３の実施形態に関し、膨張膜１１のヤング率とｎチャネルＭＯＳトランジスタのオン電流の増加率との関係を計算した。この結果を図１５に示す。なお、オン電流の増加率は、膨張膜１１を設けなかった場合のオン電流を基準とした値である。図１５から、膨張膜１１のヤング率が高い半導体装置ほど、オン電流の増加率が高くなるといえる。
第４のシミュレーションでは、第４の実施形態に関し、収縮膜２１のヤング率とｐチャネルＭＯＳトランジスタのオン電流の増加率との関係を計算した。この結果を図１６に示す。なお、オン電流の増加率は、収縮膜２１を設けなかった場合のオン電流を基準とした値である。図１６から、収縮膜２１のヤング率が高い半導体装置ほど、オン電流の増加率が高くなるといえる。
なお、膨張膜及び収縮膜の厚さ方向における位置は特に限定されず、例えば素子分離絶縁膜内にあってもよい。この場合、例えば、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを形成する前に、素子分離絶縁膜の一部を除去し、そこに膨張膜又は収縮膜を埋め込めばよい。
また、膨張膜及び収縮膜を併用してもよい。更に、ＳｉＣ層をｎチャネルＭＯＳトランジスタのソース及びドレインに、例えばエピタキシャル成長法で形成することにより、ｎチャネルＭＯＳトランジスタのチャネルに引張応力を生じさせてもよい。また、ＳｉＧｅ層をｐチャネルＭＯＳトランジスタのソース及びドレインに、例えばエピタキシャル成長法で形成することにより、ｐチャネルＭＯＳトランジスタのチャネルに圧縮応力を生じさせてもよい。
本発明によれば、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの双方のオン電流を応力印加膜のみで向上させることができる。従って、構成が簡易であり、容易に製造することができる。

Claims (6)

  1. 半導体基板上に、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを形成する工程と、
    前記ｎチャネルＭＯＳトランジスタのチャネルに、電子の移動方向への正の引張歪を生じさせ、前記ｐチャネルＭＯＳトランジスタのチャネルに、正孔の移動方向への正の圧縮歪を生じさせる応力印加膜を形成する工程と、
    を有し、
    前記応力印加膜を形成する工程は、
    外側に向けて正の応力を及ぼす膨張膜を形成する工程と、
    前記膨張膜に選択的にイオン注入を行うことにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分のみに応力を残存させるとともに、イオンが注入された部分を膨張膜として機能しない絶縁膜とする工程と、
    を有し、
    前記ｎチャネルＭＯＳトランジスタは、前記電子の移動方向に対して直交する方向に関し、平面視で、前記膨張膜と並べて形成し、
    前記ｐチャネルＭＯＳトランジスタは、前記正孔の移動方向に関し、平面視で、前記膨張膜と並べて形成することを特徴とする半導体装置の製造方法。
  2. 半導体基板上に、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを形成する工程と、
    前記ｎチャネルＭＯＳトランジスタのチャネルに、電子の移動方向への正の引張歪を生じさせ、前記ｐチャネルＭＯＳトランジスタのチャネルに、正孔の移動方向への正の圧縮歪を生じさせる応力印加膜を形成する工程と、
    を有し、
    前記応力印加膜を形成する工程は、
    内側に向けて正の応力を及ぼす収縮膜を形成する工程と、
    前記収縮膜に選択的にイオン注入を行うことにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分のみに応力を残存させるとともに、イオンが注入された部分を収縮膜として機能しない絶縁膜とする工程と、
    を有し、
    前記ｎチャネルＭＯＳトランジスタは、前記電子の移動方向に関し、平面視で、前記収縮膜と並べて形成し、
    前記ｐチャネルＭＯＳトランジスタは、前記正孔の移動方向に対して直交する方向に関し、平面視で、前記収縮膜と並べて形成することを特徴とする半導体装置の製造方法。
  3. 半導体基板上に、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを形成する工程と、
    前記ｎチャネルＭＯＳトランジスタのチャネルに、電子の移動方向への正の引張歪を生じさせ、前記ｐチャネルＭＯＳトランジスタのチャネルに、正孔の移動方向への正の圧縮歪を生じさせる応力印加膜を形成する工程と、
    を有し、
    前記応力印加膜を形成する工程は、
    外側に向けて正の応力を及ぼす膨張膜を形成する工程と、
    前記膨張膜を選択的にエッチングすることにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分を残存させる工程と、
    を有し、
    前記ｎチャネルＭＯＳトランジスタは、前記電子の移動方向に対して直交する方向に関し、平面視で、前記膨張膜と並べて形成し、
    前記ｐチャネルＭＯＳトランジスタは、前記正孔の移動方向に関し、平面視で、前記膨張膜と並べて形成することを特徴とする半導体装置の製造方法。
  4. 半導体基板上に、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを形成する工程と、
    前記ｎチャネルＭＯＳトランジスタのチャネルに、電子の移動方向への正の引張歪を生じさせ、前記ｐチャネルＭＯＳトランジスタのチャネルに、正孔の移動方向への正の圧縮歪を生じさせる応力印加膜を形成する工程と、
    を有し、
    前記応力印加膜を形成する工程は、
    内側に向けて正の応力を及ぼす収縮膜を形成する工程と、
    前記収縮膜を選択的にエッチングすることにより、前記正の引張歪及び前記正の圧縮歪を生じさせる部分を残存させる工程と、
    を有し、
    前記ｎチャネルＭＯＳトランジスタは、前記電子の移動方向に関し、平面視で、前記収縮膜と並べて形成し、
    前記ｐチャネルＭＯＳトランジスタは、前記正孔の移動方向に対して直交する方向に関し、平面視で、前記収縮膜と並べて形成することを特徴とする半導体装置の製造方法。
  5. 前記膨張膜として、熱ＣＶＤ法によりシリコン窒化膜を形成することを特徴とする請求項１又は３に記載の半導体装置の製造方法。
  6. 前記収縮膜として、プラズマＣＶＤ法によりシリコン窒化膜を形成することを特徴とする請求項２又は４に記載の半導体装置の製造方法。
JP2009507369A 2007-03-29 2007-03-29 半導体装置の製造方法 Expired - Fee Related JP5212362B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056940 WO2008120378A1 (ja) 2007-03-29 2007-03-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008120378A1 JPWO2008120378A1 (ja) 2010-07-15
JP5212362B2 true JP5212362B2 (ja) 2013-06-19

Family

ID=39807971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507369A Expired - Fee Related JP5212362B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8461652B2 (ja)
JP (1) JP5212362B2 (ja)
KR (1) KR101109704B1 (ja)
CN (1) CN101641779B (ja)
WO (1) WO2008120378A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327779B2 (ja) * 2012-02-29 2018-05-23 キヤノン株式会社 光電変換装置、焦点検出装置および撮像システム
US9368714B2 (en) * 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9728637B2 (en) 2013-11-14 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device with gate
CN107360346A (zh) * 2016-05-09 2017-11-17 育圣光电(深圳)有限公司 具有全景摄影功能的指令输入设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087640A (ja) * 2002-08-26 2004-03-18 Renesas Technology Corp 半導体装置
JP2006059980A (ja) * 2004-08-19 2006-03-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2006286889A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335741A (ja) 2003-05-08 2004-11-25 Renesas Technology Corp 半導体装置
US6982196B2 (en) * 2003-11-04 2006-01-03 International Business Machines Corporation Oxidation method for altering a film structure and CMOS transistor structure formed therewith
US7778434B2 (en) * 2004-05-28 2010-08-17 General Hearing Instrument, Inc. Self forming in-the-ear hearing aid with conical stent
JP4994581B2 (ja) * 2004-06-29 2012-08-08 富士通セミコンダクター株式会社 半導体装置
JP4794838B2 (ja) 2004-09-07 2011-10-19 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7223647B2 (en) * 2004-11-05 2007-05-29 Taiwan Semiconductor Manufacturing Company Method for forming integrated advanced semiconductor device using sacrificial stress layer
JP4833544B2 (ja) * 2004-12-17 2011-12-07 パナソニック株式会社 半導体装置
US7384861B2 (en) * 2005-07-18 2008-06-10 Texas Instruments Incorporated Strain modulation employing process techniques for CMOS technologies
JP2007134577A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体装置
US7183613B1 (en) * 2005-11-15 2007-02-27 International Business Machines Corporation Method and structure for enhancing both NMOSFET and PMOSFET performance with a stressed film
US7888214B2 (en) * 2005-12-13 2011-02-15 Globalfoundries Singapore Pte. Ltd. Selective stress relaxation of contact etch stop layer through layout design
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087640A (ja) * 2002-08-26 2004-03-18 Renesas Technology Corp 半導体装置
JP2006059980A (ja) * 2004-08-19 2006-03-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2006286889A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8461652B2 (en) 2013-06-11
CN101641779A (zh) 2010-02-03
CN101641779B (zh) 2012-02-08
US20100013025A1 (en) 2010-01-21
JPWO2008120378A1 (ja) 2010-07-15
WO2008120378A1 (ja) 2008-10-09
KR101109704B1 (ko) 2012-02-08
US8697513B2 (en) 2014-04-15
KR20100005052A (ko) 2010-01-13
US20130244435A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US7439118B2 (en) Method of manufacturing semiconductor integrated circuit
JP4591827B2 (ja) リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法
JP4783050B2 (ja) 半導体装置及びその製造方法
JP2006324278A (ja) 半導体装置およびその製造方法
JP2007158322A (ja) ひずみシリコンｃｍｏｓ装置
JP2009111200A (ja) 半導体装置及びその製造方法
JP4546371B2 (ja) 半導体装置およびその製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008192686A (ja) 半導体装置及びその製造方法
JP5212362B2 (ja) 半導体装置の製造方法
KR20110093907A (ko) 반도체 디바이스의 컨택 레벨에서 두 개의 서로 다른 스트레스-유도 층들을 패터닝하는 동안에 감소된 토포그래피-관련 불규칙성들
JP5478295B2 (ja) 半導体装置の製造方法
JP2005197462A (ja) 半導体装置及びその製造方法
JP2006228950A (ja) 半導体装置およびその製造方法
JP2007059473A (ja) 半導体装置およびその製造方法
JP5324849B2 (ja) 半導体装置およびその製造方法
KR100724574B1 (ko) 식각저지막을 갖는 반도체 소자 및 그의 제조방법
JP2009094113A (ja) 半導体装置
JP4630235B2 (ja) 半導体装置及びその製造方法
KR100685879B1 (ko) 반도체 소자 및 그 제조방법
JP2007142104A (ja) 半導体装置およびその製造方法
JP3919751B2 (ja) Ｃｍｏｓデバイスの製造方法及びマスクデータ生成方法
JP2008235567A (ja) 半導体装置の製造方法および半導体装置
JP2006060175A (ja) 半導体装置及びその製造方法
JP2008108913A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees