JP4335490B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4335490B2 JP4335490B2 JP2001577612A JP2001577612A JP4335490B2 JP 4335490 B2 JP4335490 B2 JP 4335490B2 JP 2001577612 A JP2001577612 A JP 2001577612A JP 2001577612 A JP2001577612 A JP 2001577612A JP 4335490 B2 JP4335490 B2 JP 4335490B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- conductive plug
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 43
- 238000009792 diffusion process Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims 2
- 239000011229 interlayer Substances 0.000 description 96
- 229910052581 Si3N4 Inorganic materials 0.000 description 68
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 68
- 239000010410 layer Substances 0.000 description 37
- 238000003860 storage Methods 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 239000010936 titanium Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 229910052719 titanium Inorganic materials 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000010937 tungsten Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000002955 isolation Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、より詳しくは、複数段のコンタクトプラグを介して上側の導電層と下側の導電層とを接続する構造を有する半導体装置及びその製造方法。
背景技術
近年、DRAMの微細化が進むという流れの中で、キャパシタ領域も狭くなってキャパシタ容量が小さくなる傾向にある。そこで、キャパシタ容量を増やすために、キャパシタの高さを上げることが行われている。
しかし、スタックトセルのように、シリコン基板上に三次元的にキャパシタを形成する場合には、周辺回路部に形成されるゲート電極、ソース/ドレイン領域に上側の配線を接続させようとすると、層間絶縁膜に形成されるコンタクトホールの高さが著しく上昇してしまう。
そして、コンタクトホールが高くなるほど、ドライエッチングによる微細加工が困難になったり、コンタクトホール内に形成される導電膜のカバレッジが不良となることによってコンタクト抵抗が上昇してしまうおそれがある。
そこで、最近では上と下の導電パターンのコンタクトを一回で形成するのではなく、上部コンタクトと下部コンタクトからなる二段のコンタクトの積層構造を採用することで解決が図られている。
次に、従来のDRAMにおけるコンタクト構造を、図1(a),(b)及び図2に基づいて説明する。
図1(a)は、メモリセル部のMOSトランジスタ覆う層間絶縁膜の上にビット線を形成した後の状態を示している。
図1(a)において、シリコン基板101のメモリセル部102と周辺回路部103のうち素子分離絶縁膜104に囲まれた活性領域では、それぞれ複数のゲート電極106,107がゲート酸化膜105a,105bを介してシリコン基板101の上に形成されている。また、各ゲート電極106,107の上には、シリコン窒化膜よりなる保護絶縁膜108が形成されている。
メモリセル部102のゲート電極106の両側のシリコン基板101内には不純物拡散層106a,106bが形成されている。そして、不純物拡散層106a、106b、ゲート電極106等によってMOSFETが構成される。
また、メモリセル部102では、図3の平面図に示すように、素子分離絶縁膜104に囲まれた1つの活性領域110上に複数のゲート電極106が形成され、複数のゲート電極106の間に不純物拡散層106a,106bが形成される構造となっている。なお、ゲート電極106は、ワード線の一部を構成している。
図3は、1つのメモリセル部102におけるビット線コンタクト位置と、ストレージコンタクト位置を示す。なお、図1(a)は、図3のI−I線から見た断面を示している。
一方、周辺回路部103において、ゲート電極107の側面には例えば窒化シリコンよりなるサイドウォール107sが形成され、また、ゲート電極107の両側のシリコン基板101内には、LDD構造の不純物拡散層107a,107bが形成されている。それらのゲート電極107、不純物拡散層107a,107b等によってMOSFETが構成される。
なお、メモリセル部102のゲート電極106側面にも、例えば窒化シリコンよりなるサイドウォール106sが形成されている。
以上のような構成を有するMOSFET及びシリコン基板101は、BPSGからなる第1の層間絶縁膜109に覆われている。また、メモリセル部102では、第1の層間絶縁膜109のうちゲート電極106に挟まれた位置に下部コンタクトホール109a、109bが形成されている。
それらの下部コンタクトホール109a,109bは、ゲート電極106相互間で自己整合的に位置決めされるセルフアラインコンタクトとなる。
それらの下部コンタクトホール109a,109b内には、ドープトシリコンよりなる下部プラグ110a,110bが形成されている。
さらに、下部プラグ110a,110bと第1の層間絶縁膜109の上には、BPSGよりなる第2の層間絶縁膜111が形成されている。
メモリセル部102の第2の層間絶縁膜111には、ビット線コンタクト用の下部プラグ110a上に上部コンタクトホール111aが形成されている。また、周辺回路部103の第1及び第2の層間絶縁膜109,111内には、不純物拡散層107a、107bに達する深さの下部コンタクトホール111b,111cが形成されている。
メモリセル部102のビット線用の上部コンタクトホール111a内には、多層構造の金属膜よりなる上部プラグ112aが形成されている。また、周辺回路部103の下部コンタクトホール111b,111cの中には、多層構造の金属膜よりなる下部プラグ112b,112cが形成されている。
さらに、メモリセル部102において、上部プラグ112aに接続されるビット線113が第2の層間絶縁膜111の上に形成されている。ビット線113の上面は窒化シリコン膜115に覆われ、さらに、その側面には窒化シリコンよりなるサイドウォール116が形成されている。
その後、図1(b)に示すように、メモリセル部102においてストレージコンタクト用の上部プラグを形成する工程となる。
図1(b)において、ビット線113と第2の層間絶縁膜111の上に、BPSG等よりなる第3の層間絶縁膜117を形成する。そして、メモリセル部102の第3の層間絶縁膜117には、ストレージコンタクト用の下部プラグ110bに繋がる上部コンタクトホール117bが形成され、上部コンタクトホール117bの中にはドープトシリコンよりなる上部プラグ118が形成されている。
なお、 図1(b)のIII−III線と図3のII−II線から見た断面は、 図4に示すようになる。
その後、図2に示すように、メモリセル部102における第3の層間絶縁膜117上にはキャパシタ120が形成され、続いてキャパシタ120を覆う第4の層間絶縁膜121が第3の層間絶縁膜117の上に形成される。また、周辺回路部103における第3及び第4の層間絶縁膜117,121内には、下部プラグ112b,112cに接続される上部プラグ122b、122cが形成される。
周辺回路部103において、下部プラグ112b,112cと上部プラグ122b,122cは、それぞれチタン(Ti)、窒化チタン(TiN)、タングステン(W)よりなる三層構造の金属膜から構成される。チタンは、金属膜のコンタクト抵抗を下げるために形成される。また、窒化チタンは、タングステンとチタンの反応による抵抗の増大を防止するためのバリアメタルとして形成される。
キャパシタは、次のような工程により形成される。
まず、第3の層間絶縁膜117の上に窒化シリコン膜119を形成し、窒化シリコン膜119の上にBPSG膜(不図示)を厚く形成した後に、メモリセル部102のBPSG膜と窒化シリコン膜119をパターニングして、キャパシタ形状の開口をメモリセル部102の上部プラグ118とその周辺の上に形成する。そして、BPSG膜の上面と開口の内面に沿ってシリコン膜を形成した後に、BPSG膜上のシリコン膜を化学機械研磨(CMP)法によって除去する。そしてフッ酸によりBPSG膜を除去すると、第3の層間絶縁膜117上にはシリンダ状のシリコン膜が残り、そのシリコン膜はキャパシタ120のストレージ電極120aとして使用される。なお、BPSG膜を除去する際に窒化シリコン膜119はエッチングストッパとして機能する。
ストレージ電極120aの表面上には誘電体膜120bが形成され、さらに誘電体膜120bの上にはセルプレート電極120cが形成される。
セルプレート電極120c、誘電体膜120b及び窒化シリコン膜119はパターニングされて周辺回路部103から除去される。
そして、キャパシタ120が形成された後に、第4の層間絶縁膜121が形成される。 周辺回路部103において、第3及び第4の層間絶縁膜117,121がパターニングされて、下部プラグ112b,112c上に上部コンタクトホール121b,121cが形成される。これに続いて、上部コンタクトホール121b,121c内に、下部プラグ112b,112cと同じ多層構造の金属膜からなる上部プラグ122b,122cを形成する。
周辺回路部103の第4の層間絶縁膜121上に形成される上部配線123b、123cは、上部プラグ122b,122cと下部プラグ112b,112cを介して不純物拡散層107a,107bに接続される。
ところで、上記したような半導体装置の周辺回路部103においては、2段に積層した上部プラグ122b,122cと下部プラグ112b,112cを介して上部配線123b,123cと不純物拡散層107a,107bを電気的に接続しているが、上部コンタクトホール121b、121cに位置ズレが生じていると、図5に示すように、上部プラグ122b,122cが下部プラグ112b,112cの上面よりも下に落ちてしまうおそれがある。
このように上部コンタクトホール121b、121cが下部プラグ112b、112cの上面よりも深く形成される理由は、上部コンタクトホール121b,121cを形成する場合に、第3及び第4の層間絶縁膜117,121の膜厚のバラツキに対して問題なく開口することを保証するために、オーバーエッチングをかけるからである。
図5の箇所Aは、上部コンタクトホール121cの一部が下部プラグ112cからはみ出してゲート電極107の近傍に達した状態を示している。このような状態では、下部プラグ112cとゲート電極107の間の耐圧が低下するおそれがある。また、ゲート電極107がサリサイド構造を有してその上に保護絶縁膜108が存在しない場合には、下部プラグ112cとゲート電極107が短絡するおそれがある。
図5の箇所Bは、上部コンタクトホール121bの一部が下部プラグ112bからはみ出して素子分離絶縁膜104に達している場合を示している。素子分離絶縁膜104の縁が上部コンタクトホール121bの形成時にエッチングされて不純物拡散層107aの周辺でシリコン基板101が露出するおそれがある。そして、不純物拡散層107aとその周辺のシリコン基板101の上に上部プラグ122bが接続されると、接合リークが増大する。
また、図5の箇所Cは、上部コンタクトホール121bの一部が下部プラグ112bからはみ出した場合の下部プラグ112bの上面とその周辺部を示している。下部プラグ112bの側方の上部コンタクトホール121bは、アスペクト比が高くなってその中に形成される金属膜のカバレッジが悪くなる。この結果、本来的に薄く形成される窒化チタンが局所的にさらに薄くなるおそれがあり、その箇所でタングステンとチタンが反応してしまい、コンタクト抵抗を増加させるおそれがある。
これに対して、キャパシタ120の下の上部コンタクトホール117bは、図2に示すように、周辺回路部103のコンタクトホール121b,121cに対して第4の層間絶縁膜121と第2の層間絶縁膜111の膜厚の差分だけ浅い。一般に、第4の層間絶縁膜121は第2の層間絶縁膜111よりもかなり厚く形成される。従って、キャパシタ120の下の上部コンタクトホール117bを形成する際の膜厚ばらつきを保証するためのオーバーエッチング量は、周辺回路部103の上部コンタクトホール121b,121cを形成する際のオーバーエッチング量に比べて少なくなるため、上部コンタクトホール117bがその位置ズレにより下部プラグ110b上面からずれたとしても致命的な問題とはなりずらい。
発明の開示
本発明の目的は、プラグが埋め込まれる上側のホールを、工程を増やさずに、所望の深さまで形成することができる構造の半導体装置とその製造方法を提供することにある。
本発明によれば、第1の領域では第1絶縁膜上の配線の少なくとも側面を第3絶縁膜で覆い、且つ第2の領域では第1絶縁膜内に形成された一段目の導電性プラグ上面とその周辺を第3絶縁膜によって覆い、ついで、第3絶縁膜と異なる材料からなる第2絶縁膜を第3絶縁膜上に形成した後に、第2の領域で第3絶縁膜をエッチングストッパに使用して第2絶縁膜の一部を選択的にエッチングすることにより一段目の導電性プラグ上にホールを形成し、さらに、そのホールを通して第3絶縁膜を選択的にエッチングして一段目の導電性プラグの上面を露出させた後に、そのホール内に二段目の導電性プラグを形成するようにしている。
これにより、第2絶縁膜にホールを形成する際にオーバーエッチングを行っても、その下方の第1の絶縁膜はエッチングされない。従って、二段目の導電性プラグが一段目の導電性プラグよりも下に大きく落ちることがなくなる。しかも、第1の領域において配線の側面に形成される絶縁膜を第2の領域においてエッチングストップ膜として利用しているので、半導体基板に形成されたトランジスタの特性に悪影響を与えることもなく、また、工程数の増加も最小限に抑えることができる。
なお、第1の領域は例えばメモリセルが形成される領域であり、第2の領域は例えば周辺回路が形成される領域である。
発明の実施をするための最良の形態 以下に本発明の実施形態を図面に基づいて説明する。
(第1の実施の形態)
図6〜図12は、本発明の第1の実施の形態を示す半導体装置の製造工程を示す断面図である。
まず、図6(a)に示す構造になるまでの工程を説明する。
n型のシリコン(半導体)基板1には、少なくともメモリセル部2と周辺回路部3が存在し、それらのシリコン基板1にはシャロートレンチアイソレーション(STI)構造の素子分離絶縁膜4が形成されている。なお、STIの代わりにLOCOS、その他の素子分離構造を採用してもよい。
そのような素子分離絶縁膜4を形成した後に、メモリセル部2、周辺回路部3における所定の活性領域にp型不純物イオンを注入してpウェル1a,1bを作成する。
図6(a)の周辺回路部3では、pウェル1bを形成した構造を示しているが、そのp型不純物を注入しないn型活性領域(不図示)も存在する。
周辺回路部3においてはCMOSが形成される。即ち、周辺回路部3のpウェル1bには後述するような工程に沿ってnチャネル型MOSFETが形成され、また、n型活性領域(不図示)にはpチャネル型MOSFET(不図示)が形成される。
続いて、メモリセル部2と周辺回路部3のシリコン基板1の表面を熱酸化することにより、それぞれにゲート酸化膜5a,5bを形成する。
さらに、ゲート酸化膜5a,5bの上に導電膜、例えばドープトシリコンとシリサイドの二層構造の導電膜を形成した後に、導電膜の上に窒化シリコンよりなる第1の保護絶縁膜8を例えば150nmの厚さに形成する。
その後に、レジストを用いるフォトリソグラフィー法により、第1の保護絶縁膜8と導電膜をゲート電極形状にパターニングする。これにより、メモリセル部2では導電膜から構成されるゲート電極6がワード線を兼ねて複数形成され、また、周辺回路部3では導電膜から構成されるゲート電極7が複数形成される。メモリセル部2では、素子分離絶縁膜4に囲まれた1つのpウェル1aの上に、ゲート絶縁膜5aを介して複数のゲート電極6が平行に配置される。
次に、メモリセル部2が開口したレジストマスク(不図示)を用いて、シリコン基板1のメモリセル部2に選択的にn型不純物をイオン注入してゲート電極6の両側にn型の不純物拡散層6a,6bを形成する。メモリセル部2では、ゲート電極6,n型不純物拡散層6a,6b等によりMOSFETが構成される。続いて、周辺回路部3が開口したレジストマスク(不図示)を用いて、シリコン基板1の周辺回路部3に選択的に不純物イオンを注入してゲート電極7の両側に不純物拡散層7a,7bの低濃度部を形成する。
レジストマスクを除去した後に、例えば熱酸化により800℃のドライ酸化雰囲気中で不純物拡散層6a,6b,7a,7bの表面を酸化して酸化膜(不図示)を数nmの厚さに形成する。
続いて、シランとアンモニアを用いる化学気相成長(CVD)法によって、ゲート電極6,7の上及び側面とシリコン基板1の上に窒化シリコン膜を20〜100nmの厚さに形成する。その後に、その窒化シリコン膜を異方性エッチングして各ゲート電極6,7の側面上にサイドウォール6s,7sとして残す。
次に、メモリセル部2をフォトレジスト(不図示)で覆いながら周辺回路部3のゲート電極7とサイドウォール7sをマスクに使用して、周辺回路部3のシリコン基板1に不純物をイオン注入する。これにより、周辺回路部3では、ゲート電極7の両側の不純物拡散層7a,7bの高濃度部が形成され、それらの不純物拡散層7a、7bはLDD構造となる。周辺回路部3では、不純物拡散層7a、7b、ゲート電極7等によってMOSFETが構成される。
次に、ゲート電極6,7、サイドウォール6s,7s、不純物拡散層6a,6b、7a,7b、素子分離絶縁膜4の上に、第1の層間絶縁膜9として、BPSG(boro−phospho silicate glass)膜をCVD法により例えば1000nmの厚さに形成する。その第1の層間絶縁膜9は、加熱リフローされ、さらに化学機械研磨(CMP)法により研磨されて、その上面が平坦化される。研磨は、第1の層間絶縁膜9の厚さがシリコン基板1の表面から約500nmとなるまで行う。
ここで、加熱リフローによるMOSFET特性の劣化を避けることを目的として、第1の層間絶縁膜9としてプラズマCVD法によって酸化膜(HDP等)を形成し、ついで、CMP法によりその上面を研磨して平坦化してもよい。
その後に、メモリセル部2では、第1の層間絶縁膜9のうちゲート電極6に挟まれた位置に下部コンタクトホール10a、10bがフォトリソグラフィー法により形成される。それらの下部コンタクトホール10a,10bは、ゲート電極6相互間でサイドウォール6sにより自己整合的に位置決めされるセルフアラインコンタクトとなる。
続いて、下部コンタクトホール10a,10b内と第1の層間絶縁膜9の上に、リンがドープされたアモルファスシリコン膜を形成し、続いて、アモルファスシリコン膜をCMP法によって第1の層間絶縁膜9の上面から除去する。これにより、下部コンタクトホール10a,10b内に残ったアモルファスシリコン膜は、下部コンタクトプラグ11a,11bとして使用される。
なお、素子分離絶縁膜4に囲まれた1つの活性領域の上に形成される3つの下部コンタクトプラグ11a,11bのうち、中央の下部コンタクトプラグ11aはビット線コンタクトに使用され、残りの下部コンタクトプラグ11bはストレージコンタクトに使用される。
次に、図6(b)に示すような状態になるまでの工程を説明する。
まず、下部コンタクトプラグ11a,11bと第1の層間絶縁膜9の上に、BPSG、プラズマ酸化膜等よりなる第2の層間絶縁膜12を200nmの厚さに形成する。続いて、メモリセル部2の第2の層間絶縁膜12をフォトリソグラフィー法によりパターニングすることにより、ビット線コンタクト用の下部コンタクトプラグ11aの上に上部コンタクトホール13aを形成する。さらに、周辺回路部3の第1及び第2の層間絶縁膜9,12をフォトリソグラフィー法によりパターニングして不純物拡散層7a,7bの上に下部コンタクトホール13b、13cを形成する。
ここで、メモリセル部2の上部コンタクトホール13aと周辺回路部3の下部コンタクトホール13b,13cを同時に形成しても良いが、ビット線コンタクト用の上部コンタクトホール13aは比較的浅いので、その下の下部コンタクトプラグ11aとの位置ズレに対して細心の注意を払う必要がある。
次に、図6(c)に示すような構造になるまでの工程を説明する。
まず、上部コンタクトホール13a内と下部コンタクトホール13b,13c内と第2の層間絶縁膜12上に、CVD法により、膜厚50nmのチタン(Ti)膜14a、膜厚50nmの窒化チタン(TiN)膜14b及び膜厚300nmのタングステン(W)膜14cを順に形成する。
そして、Ti膜14a、TiN膜14b及びW膜14cをCMP法により研磨してそれらの膜を第2の層間絶縁膜12の上面から除去する。これにより、メモリセル部2において上部コンタクトホール13a内に残った金属膜14a〜14cをビット線コンタクト用の上部コンタクトプラグ15aとなし、また、周辺回路部3内の下部コンタクトホール13b、T3c内に残った金属膜14a〜14cを下部コンタクトプラグ15b,15cとする。
ここで、チタン膜14aは、その下に形成された下部コンタクトプラグ11a、不純物拡散層7a,7bとの良好な電気的接触を得るために設けられ、また、窒化チタン膜14bはタングステン膜14cとチタン膜14aの反応を抑制するためのバリア層として設けられている。
次に、図7(a)に示すような構造になるまでの工程を説明する。
まず、コンタクトプラグ15a〜15cと第2の層間絶縁膜12の上に、厚さ50nmのチタン膜16aと、厚さ50nmの窒化チタン膜16bと、厚さ100nmのタングステン膜16cをそれぞれCVD法により形成し、さらに、タングステン膜16c上に、膜厚100nmの窒化シリコンよりなる第2の保護絶縁膜17をCVD法により形成する。ここで、チタン膜16a、窒化チタン膜16b及びタングステン膜16cをCVD法により形成しているが、その下地が平坦であるため、スパッタ法を用いて形成することもできる。
続いて、Ti膜16a、TiN膜16b、W膜16c及び第2の保護絶縁膜17をフォトリソグラフィー法でパターニングして、メモリセル部2でビット線の形状にする。これによりチタン膜16a、窒化チタン膜16b及びタングステン膜16cから構成されるビット線16は、その下の上部コンタクトプラグ15a及び下部コンタクトプラグ11aを通して不純物拡散層6aに電気的に接続されることになる。
第2の保護絶縁膜17は、後に形成されるストレージコンタクト用コンタクトプラグとビット線16の短絡を防止するために使用される。
なお、周辺回路部3において、チタン膜16a、窒化チタン膜16b及びタングステン膜16cをパターニングして配線として残してもよい。
次に、図7(b)に示す状態になるまでの工程を説明する。
まず、膜厚20〜100nmの窒化シリコン(エッチングストップ)膜18を減圧(LP)CVD法により全面に形成する。窒化シリコン膜18の成長条件として、SiH2Cl2、SiH4のいずれかとNH3との混合ガスを使用し、成長温度を600℃〜800℃、好ましくは750℃に設定し、その成長雰囲気の圧力を0.1〜1.0Torrとする。
その後に、窒化シリコン膜18の上にフォトレジスト19を塗布し、これを露光、現像して周辺回路部3のみに残す。
そして、メモリセル部2に存在する窒化シリコン膜18を略垂直方向に異方性エッチングして、図8(a)に示すようにビット線16の側面に残し、これをサイドウォール18sとして残す。そのエッチングの際、周辺回路部3の窒化シリコン膜18は、フォトレジスト19によって覆われているので、下部コンタクトプラグ15b、15c及び第2の層間絶縁膜12を覆った状態を保っている。
窒化シリコン膜18は、周辺回路部3の全体に残してもよいが、一般的に窒化シリコン膜はMOSFET等のデバイス特性を劣化させる原因になるので、後の工程で形成される上部コンタクトホールが落ちてくる箇所に、位置ズレマージンを見込んだ大きさで最小の範囲で残すようにしてもよい。例えば、下部コンタクトプラグ15b,15cの上とその周辺に窒化シリコン膜18を残してもよい。
周辺回路部3のフォトレジスト19は、窒化シリコン膜18のパターニングが終わった後に除去される。
次に、図8(b)に示す構造を形成するまでの工程を説明する。
まず、第3の層間絶縁膜20として、例えば膜厚800nmのシリコン酸化膜をプラズマCVD法により全面に形成する。第3の層間絶縁膜20は、窒化シリコン膜18に対して選択的にエッチング可能な材料からなる。
続いて、第3の層間絶縁膜20をCMP法により研磨してその表面を平坦にする。第3の層間絶縁膜20の研磨は、ビット線16を保護する第2の保護絶縁膜17の上面から150nm程度の厚さで残るまで行われる。
その後に、メモリセル部2において、第2及び第3の層間絶縁膜12,20をフォトリソグラフィー法によりパターニングすることにより、上部コンタクトホール20bをストレージコンタクト用の下部コンタクトプラグ11bの上に形成する。
この場合、第2及び第3の層間絶縁膜12,20を構成するBPSG、シリコン酸化膜に対して窒化シリコン膜のエッチングレートが遅い条件にする。これにより、上部コンタクトホール20bは、ビット線16を覆っている第2の保護絶縁膜17とサイドウォール18sには形成されず、ビット線16に接続されることはない。従って、図13(a)に示すように、ストレージコンタクト用の上部コンタクトホール20bはセルフアラインで形成されることになる。なお、図13(a)は、図8(b)のV−V線の断面図である。
その後に、リンがドープされたアモルファスシリコン膜を、第3の層間絶縁膜20上と上部コンタクトホール20b内に形成する。このアモルファスシリコン膜は、CVD法により、第3の層間絶縁膜20上で300nmとなるような膜厚で成長される。続いて、第3の層間絶縁膜20上のアモルファスシリコン膜をCMP法により除去する。そして、ストレージコンタクト用の上部コンタクトホール20b内に残ったアモルファスシリコンをストレージコンタクト用の上部コンタクトプラグ21として残す。
上部コンタクトプラグ21は、下部コンタクトプラグ11bを介して、MOSFETの一方の不純物拡散層6bに電気的に接続される。
次に、図9に示す構造を形成するまでの工程について説明する。
まず、第3の絶縁膜20と上部コンタクトプラグ21の上に、膜厚50nmの窒化シリコン膜22を減圧CVD法により例えば成長温度750℃で形成する。膜厚50nmの窒化シリコン膜22は、後の工程で使用されるフッ酸を透過しない膜種、膜厚の1つとして形成された。
さらに、窒化シリコン膜22上に、膜厚1000nmのBPSG膜23をCVD法により形成する。
その後、フォトリソグラフィー法を用いるパターニングにより、BPSG膜23及び窒化シリコン膜22内にストレージ(蓄積)電極形状の開口23a,23bを形成する。
そして、リンがドープされたアモルファスシリコン膜をBPSG膜23の上面と開口23a、23bの内周面の上に沿ってCVD法により形成する。この場合、BPSG膜23上でのアモルファスシリコン膜の膜厚を50nmとする。
続いて、BPSG膜23上のアモルファスシリコン膜をCMP法により選択的に除去して、開口23a,23b内にのみ残ったアモルファスシリコン膜をストレージ電極24として残す。このストレージ電極24は、シリンダ形状を有し、その下の上部コンタクトプラグ21に接続される。
なお、アモルファスシリコン膜を研磨する際に使用するスラリーが開口23a,23b内に入ることを防止するために、アモルファスシリコン膜を形成した後に、フォトレジストRを開口23a,23b内に埋め込んでからCMP法による研磨をおこなってもよい。この場合、フォトレジストRは、アモルファスシリコン膜を研磨した後に、通常のレジスト剥離処理によって除去される。
次に、図10に示す構造を形成するまでの工程を説明する。
まず、フッ酸によってBPSG膜23を選択的に除去する。この際、BPSG膜23の下の窒化シリコン膜22は、長時間のフッ酸処理から第3の層間絶縁膜20を守る役目を果たす性質と膜厚を有している。このBPSG膜23の除去によりストレージ電極24の外周面が露出する。
続いて、ストレージ電極24表面と窒化シリコン膜22上面の上に、CVD法により膜厚5nmの窒化シリコン膜を形成した後に、その窒化シリコン膜の表面を酸化し、これをキャパシタ誘電体膜25として用いる。
その後に、CVD法により、リンがドープされた膜厚50nmのアモルファスシリコン膜をキャパシタ誘電体膜25上に形成する。続いて、リソグラフィー工程によりそのアモルファスシリコン膜をパターニングしてストレージ電極24の上に残し、これをセルプレート電極26として使用する。この場合、窒化シリコン膜22も同じ形状にパターニングし、セルプレート電極26,誘電体膜25及び窒化シリコン膜22を周辺回路部3から除去する。
DRAMセルのキャパシタ27a,27bは、ストレージ電極24とキャパシタ絶縁膜25とセルプレート電極26によって構成される。
次に、 図11に示す構造になるまでの工程を説明する。
まず、キャパシタ27a,27bを覆う第4の層間絶縁膜28を第3の層間絶縁膜20の上に形成する。その第4の層間絶縁膜28として、プラズマCVD法により形成された膜厚2000nmのシリコン酸化膜を使用する。
続いて、第4の層間絶縁膜28の表面をCMP法により研磨して平坦にする。研磨は、第4の層間絶縁膜28がシリコン基板から2.0〜2.5μm程度の厚さとなるまで行われる。
さらに、第4の層間絶縁膜28の上にフォトレジスト29を塗布し、これを露光、現像して周辺回路部3の下部コンタクトプラグ15b,15cの上方に窓29b,29cを形成する。その後、窓29b,29cを通して第4の層間絶縁膜28とその下の第3の層間絶縁膜20を異方性エッチングして上部コンタクトホール28b,28cを形成する。
この場合、エッチングガスとしては、C4F8系を使用する。これにより、第3及び第4の層間絶縁膜20,28をエッチングする際にその下の窒化シリコン膜18のエッチング速度が遅くなる。
従って、窒化シリコン膜18は、エッチングストッパ膜として機能するので、上部コンタクトホール28b,28cが第2の層間絶縁膜12に形成されない。
なお、図11では、図5との比較のために、コンタクトホール28b,28cは下部コンタクトプラグ15b、15cからはみ出した位置に形成されているが、通常は下部コンタクトプラグ15b、15cの上面と一致する位置を目標にして形成される。
その後に、コンタクトホール28b,28cを通して、窒化シリコン膜18をエッチングしてコンタクトプラグ15b,15cを露出させる。この場合、第2の層間絶縁膜12が殆どエッチングされない条件、即ちエッチングガスとしてCHF3系を使用する。これにより、コンタクトホール28b,28cの終端部はコンタクトプラグ15b,15cの上面近傍に存在することになる。
その後に、フォトレジスト29を剥離する。ここで、フォトレジスト29の剥離は、第3及び第4の層間絶縁膜20,28のエッチング後に行ってもよい。
なお、上部コンタクトホール28b、28cが、下部コンタクトプラグ15b、15cからはみ出しして形成された場合には、下部コンタクトプラグ15b、15cの上面の一部は窒化シリコン膜18により覆われることになる。
次に、図12に示す構造を形成するまでの工程を説明する。
まず、上部コンタクトホール28b,28cの中と第4の層間絶縁膜28の上に、膜厚20nmのTi膜30a、膜厚20nmのTiN膜30b、及び膜厚300nmのW膜30cをCVD法により順に形成する。続いて、第4の層間絶縁膜28の上のTi膜30a、TiN膜30b及びW膜30cをCMP法により選択的に除去する。そして、コンタクトホール28a,28b内に残ったTi膜30a、TiN膜30b及びW膜30cを上部コンタクトプラグ31a,31bとして使用する。
その後に、周辺回路部3においては、第4の層間絶縁膜28上に配線32a,32bが形成され、配線32a,32bは、上部コンタクトプラグ31a,31bと下部コンタクトプラグ15b,15cを介して不純物拡散層7a,7bに接続されることになる。
なお、図12のメモリセル部2におけるVI−VI線から見た断面を示すと、図13(b)のようになる。
上記した実施形態によれば、メモリセル部2のビット線16側面に形成される窒化シリコンよりなるサイドウォール18sと周辺回路部3のエッチングストッパ膜18とを同時に成膜しているので、その後に周辺回路部3の第3及び第4の層間絶縁膜20,28に形成される上部コンタクトホール28b,28cが下部コンタクトプラグ15b,15cからはみ出しても、上部コンタクトホール28b,28cが下部コンタクト部ラグ15b,15cの上面から下に大きく落ちることが防止される。
また、通常、窒化シリコン膜の形成には、ある一定の熱処理が必要なために、サイドウォールとエッチングストップ膜とを2回に分けて形成すればMOSFETの特性に悪影響を与える可能性があるが、それらを同時に形成することにより熱処理の増加も最小限に抑えることが可能になる。
ここで、窒化シリコン膜18の膜厚の上限は、図13(a)に示すようにビット線16の相互の間隔が必要以上に狭くならないという要求から決まり、その下限は、周辺回路部3の上部コンタクトホール28a,28bの形成のためのストッパ膜としての要求から決定されるべきである。ストッパ膜の膜厚は、上方の層間絶縁膜の膜厚にも依存するが、少なくとも20〜30nmの膜厚が要求される。
なお、メモリセル部2のビット線16、ゲート電極6、コンタクト部の平面から見た位置関係を示すと 図14のようになる。図14においてVII−VII線から見た断面は図7(a)であり、VIII−VIII線から見た断面は図13(a)である。
なお、周辺回路部3の第2の層間絶縁膜12の上に形成した窒化シリコン膜18の代わりに、第3の層間絶縁膜20のエッチングの際にエッチングストッパとなるその他の材料膜、例えば酸窒化シリコン膜(SiON)、アルミナ(Al2O3)膜を形成してもよい。
ところで、図5で示した従来例の問題を解決する対策として、上部プラグ122b,122cと下部プラグ112b,112cの間に、導電層よりなるエッチングストップ膜を形成してもよい。例えば、ビット線115の加工の際、上部コンタクトホール121b,121cの位置ズレ余裕と径ばらつきを見込んだ大きさの導電層のパターンを上部プラグ122b,122cと下部プラグ112b,112cの間に配置する。これにより、上部プラグ122b,122cが下部プラグ112b,112cから落ちることは回避できるようになる。ただし、この場合の導電層のパターンは、位置ズレ余裕と径ばらつきを見込んだ大きさにする必要があることから、下部コンタクトホール111b,111cよりも例えば0.2μm程度サイズが大きくなってしまう。
異なる電位が印加される複数の下部プラグ112b,112cが隣接される場合に、それらの下部プラグ112b,112cの上に形成される導電層のパターン同士が短絡しないように配置する制限がつくので、下部プラグ112b,112cが埋め込まれる下部コンタクトホール111b,111cの相互の間隔が大きくなりひいていはチップサイズを大きくしてしまうという欠点がある。
混載DRAMの周辺回路部では高集積化、微細化が要求されるために、そのような導電層のパターンを配置する余裕はあまりない。
(第2の実施の形態)
図15は、本発明の第2実施形態を示す断面図である。また、図16は、図15のX−X断面図である。なお、図15,16において、図12と同じ符号は同じ要素を示している。
本実施形態では、第1実施形態の図7(b)で示した窒化シリコン膜18をパターニングせずに全面に残して、メモリセル部2でビット線16とストレージコンタクト用の上部コンタクトプラグ21の短絡防止膜として使用するとともに、周辺回路部3でエッチングストッパ膜として使用するものである。
この場合、ストレージコンタクト用の上部コンタクトホール20bを形成するためのエッチングは、第3の層間絶縁膜20と第2の層間絶縁膜12のエッチングに窒化シリコン膜18のエッチングを加えた3ステップが必要になる。
ところで、図16に示すように、ストレージコンタクト用のホール20bを形成する際にビット線16間で位置ズレが生じたとしても、窒化シリコン膜18はそのエッチング後にビット線16の側面に残るのでビット線16が露出することはない。
本実施形態の場合には、第1実施形態に比べて、マスクとなるフォトレジスト19の形成が1工程省略でき、コスト面では有利である。
(第3の実施の形態)
第1実施形態の図10では、セルプレート電極26をパターニングした後に、その下の窒化シリコン膜22も連続してパターニングした。
しかし、 図17に示すように、窒化シリコン膜22をパターニングせずに全面に残すようにしてもよい。
この場合、キャパシタの誘電体膜25が窒化シリコンから構成されている場合には、誘電体膜25も残してもよい。
そのようにキャパシタ27a,27bの下地となる窒化シリコン膜22をエッチングしない場合に、周辺回路部3で上部コンタクトホール28b,28cを形成する工程は、次のようになる。
即ち、第4の層間絶縁膜28をエッチングする際に、その下の窒化シリコン膜22を一時的にエッチングストッパとなし、その後に、窒化シリコン膜22をエッチングし、さらに第3の層間絶縁膜20をエッチングし、続いて窒化シリコン膜18をエッチングすることにより上部コンタクトホール28b,28cが形成される。
このような工程によれば、表面を研磨した後の第4の層間絶縁膜28のウェハ面内やチップ内の膜厚のバラツキを、窒化シリコン膜22で一旦キャンセルすることが可能になり、これにより製造マージンが向上する。しかも、セルプレート電極26をパターニングする際に窒化シリコン膜22を残しているので、第1実施形態に比べてエッチング工程が増加することはない。
本実施形態では、周辺回路部3において図7(b)に示したフォトレジスト19を形成せずに窒化シリコン膜18を周辺回路部3から除去してもよい。
なお、図17において、図12と同じ符号は同じ要素を示している。
(第4の実施の形態)
図18は、本発明の第4の実施形態の半導体装置を示す断面図である。なお、 図18において、 図12と同じ符号は同じ要素を示している。
本実施形態では、周辺回路部3において不純物拡散層7a,7bに接続される下部コンタクトプラグ15d,15eを第3の層間絶縁膜20とその下に形成し、上部コンタクトプラグ31c,31dを第4の層間絶縁膜28及び窒化シリコン膜22に形成した構造を有している。
即ち、第1実施形態の図6(b)に示すようにメモリセル部の第2の層間絶縁膜12に上部コンタクトホール13aを形成すると同時に周辺回路部3の下側のコンタクトホール13b,13cを形成するのではなく、ストレージコンタクト用の上部コンタクトプラグ21を形成する前か後に周辺回路部3で第1、第2及び第3の層間絶縁膜9,12,20をパターニングしてコンタクトホール13d,13eを形成した構造を有している。
なお、コンタクトホール13d,13e内に形成されるコンタクトプラグ15d,15eは、第1実施形態と同様に、Ti膜、TiN膜、W膜の三層構造から構成する。即ち、Ti膜、TiN膜、W膜をコンタクトホール13d,13e内と第3の層間絶縁膜20の上に形成した後に、第3の層間絶縁膜20上の金属膜をCMP法により除去し、これにより下側のコンタクトホール13d,13e内に残った金属膜をコンタクトプラグ15d,15eとして使用する。
本実施形態では、周辺回路部3において、図7(b)に示したフォトレジスト19を形成せずに窒化シリコン膜18を周辺回路部3から除去してもよい。
その代わりに、キャパシタ27a,27bの下に形成される窒化シリコン膜22を周辺回路部3から除去せずに残す。これによれば、周辺回路部3において第4の層間絶縁膜28をパターニングして上側コンタクトホール28d,28eを形成する際に、その下の窒化シリコン膜22がエッチングストッパ膜となって、膜厚の厚い第4の層間絶縁膜28のばらつきをキャンセルすることができる。
以上のように、第1、第2及び第3の層間絶縁膜9,12,20にコンタクトホール13d,13eを形成し、さらに、第3の層間絶縁膜28に上部コンタクトホール28d,28eを形成する場合には、第1実施形態よりも上部コンタクトホール28d,28eが浅くなっているので、加工が容易である。
(第5の実施の形態)
第4の実施形態では、周辺回路部3において形成される下側のコンタクトホール13d,13eは、メモリセル部2のストレージコンタクト用の上部コンタクトホール20bを形成する前か後に形成しているが、それらを同時に形成してもよい。
この場合、図19に示すように、コンタクトホール13d,13e内に順に形成されるTi膜、TiN膜、W膜は、ストレージコンタクト用のホール20b内にも形成される。 したがって、コンタクトホール13d,13eとストレージコンタクト用のホール20bを同時に形成する場合には、ストレージコンタクト用のホール20b内にはドープトシリコンを形成せずに、三層構造の金属膜を形成してこれを上部コンタクトプラグ21aとして使用することになる。
この場合には、上部コンタクトプラグ21aに接続されるストレージ電極24aは、シリコンから構成する必要はなくなり、プラチナ、ルテニウム、酸化ルテニウム、ルテニウム酸ストロンチウムその他の金属から構成することが可能になる。酸化ルテニウムをストレージ電極24aとして使用する場合には、キャパシタ誘電体膜25aとして例えばチタン酸ストロンチウムバリウム(BST)、チタン酸ストロンチウム(STO)、酸化タンタル、PZT等の酸化物誘電体膜を使用する。また、プレート電極26aとしてストレージ電極24aと同じ材料を使用してもよい。
なお、図19において、図18と同じ符号は同じ要素を示している。
(第6の実施の形態)
本実施形態の半導体装置は、図20に示すように、周辺回路部3の不純物拡散層7a,7bに接続されるコンタクトプラグを3段から構成している。
本実施形態では、第1実施形態の図8(b)において、メモリセル部2の第2及び第3の層間絶縁膜12,20をパターニングしてストレージコンタクト用の上部コンタクトホール20bを形成する際に、同時に、周辺回路部3の第2の層間絶縁膜20をパターニングして下部コンタクトプラグ15b,15cの上方に中間のコンタクトホール20cを形成する。
この場合、第2の層間絶縁膜20のエッチングは、その下の窒化シリコン膜18で停止する条件となし、これにより中間のコンタクトホール20cが下部コンタクトプラグ15b,15cから大きく落ちないようになる。その後に、中間のコンタクトホール20cを通して窒化シリコン膜18を選択的にエッチングすることにより、中間のコンタクトホール20cをコンタクトプラグ15b,15cに接続する。
この後に、メモリセル部2のストレージコンタクト用の上部コンタクトホール20bと、周辺回路領域3の中間のコンタクトホール20c内に、それぞれ、チタン、窒化チタン、タングステンよりなる三層構造の金属膜を形成する。これにより、上部コンタクトホール20b内には金属膜よりなる上部コンタクトプラグ21bが形成され、中間のコンタクトホール20c内には金属膜よりなる中間のコンタクトプラグ33b,33cが形成される。
なお、第3の層間絶縁膜20上に形成された金属膜はCMP法によって除去される。
そのように、メモリセル部2のストレージコンタクト用の上部コンタクトホール20c内のコンタクトプラグ21bを金属から構成する場合には、キャパシタ27a,27bを第5実施形態で示したと同様な構造としてもよい。
周辺回路部3に形成された中間のコンタクトプラグ33b,33cの上には、第5実施形態と同様な工程によって形成された上部コンタクトプラグ31c、31dが接続される。
上部コンタクトプラグ31c、31dが埋め込まれる上部コンタクトホール28d,28eは、第4の層間絶縁膜28の下に形成された窒化シリコン膜22をエッチングストッパに用いて形成されることは第4実施形態と同様である。
以上のように、周辺回路部3において層間絶縁膜に形成されるコンタクトプラグの段数を増やす場合には、コンタクトプラグを埋め込むための各ホールが浅くなるので加工が容易になる。この場合、中間と上部のコンタクトホール20c,28d,28eの形成のためのエッチング時には、窒化シリコン膜18,22がエッチングストッパとなる。
また、各コンタクトホール20c,28d,28e深さが浅くなっているので、窒化シリコン膜18,22のいずれか又は両方を周辺回路部3から除去してもよい。
なお、図20において、図19と同じ符号は同じ要素を示している。
(第7の実施の形態)
第1実施形態では、図6(b)、図7(a)に示したように、第2の層間絶縁膜12に上部コンタクトホール13aを形成し、その中に上部コンタクトプラグ15aを形成した後に、ビット線16を構成する金属膜を第2の層間絶縁膜12上に形成している。
しかし、ビット線16とその下のコンタクトプラグ15aを、一度に形成することも可能であり、その工程を図21に基づいて以下に説明する。なお、図21において、図6(b)と同じ符号は同じ要素を示している。
まず、 図6(b)に示された状態から、メモリセル部2のビット線コンタクト用の上部コンタクトホール13a内と周辺回路部3のコンタクトホール13b,13c内と第2の層間絶縁膜12の上に、CVD法により、膜厚50nmのチタン膜41a、膜厚50nmの窒化チタン膜41b、膜厚150nmのタングステン膜41cを順に形成し、続いて、タングステン膜41cの上に膜厚100nmの窒化チタンよりなる保護絶縁膜42をCVD法により形成する。
次に、図21(b)に示すように、通常のフォトリソグラフィー法によりチタン膜41a、窒化チタン膜41b、タングステン膜41cをパターニングすることにより、メモリセル部2のビット線43を形成すると同時に、周辺回路部3の下部コンタクトコンタクトプラグ44b、44cを形成する。この場合、ビット線43は、下部コンタクトプラグ11aに直に接続される。
ところで、タングステン膜41cの膜厚は、周辺回路部3の下部コンタクトプラグ44b,44c内に保護絶縁膜42が入らないような十分な厚さにすることが好ましく、また、ビット線43の加工が行い易い程度に薄いことが好ましい。
本実施形態の場合、第2の層間絶縁膜12の上の金属膜をCMP法により除去してコンタクトホール13b,13c内に残すといった方法ではなく、ビット線43の加工時のエッチングと同時に行われるために、大幅に工程数が減ることになる。また、コンタクトプラグ44b,44cを構成する金属膜とビット線43を構成する金属膜を同一成膜工程で行っているために、チタン、窒化チタン、タングステンの成膜がそれぞれ1回省略できる。ここで、窒化シリコンよりなる保護絶縁膜42は、第1実施形態の保護絶縁膜17と同様に、ストレージコンタクト用の上部コンタクトプラグ21とビット線43との短絡を防止するために使用される。
次に、図21(c)に示すように、ビット線43、プラグ44b,44c及び第2の層間絶縁膜12の上に、膜厚50nmの窒化シリコン膜18を減圧CVD法により形成し、続いて、周辺回路部3を覆うフォトレジスト19を形成する。その後の工程は、第1実施形態と同様である。
【図面の簡単な説明】
図1(a),(b)は、従来の半導体装置の製造工程の一例を示す断面図(その1)であり;
図2は、従来の半導体装置の製造工程の一例を示す断面図(その2)であり;
図3は、半導体装置のメモリセル部のコンタクトホールの配置を示す平面図であり;
図4は、図1(b)のIII−III線と図3のII−II線からみた断面図であり;
図5は、従来の半導体装置の製造工程の問題を示す断面図であり;
図6(a)〜(c)は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その1)であり;
図7(a),(b)は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その2)であり;
図8(a),(b)は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その3)であり;
図9は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その4)であり;
図10は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その5)であり;
図11は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その6)であり;
図12は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図(その7)であり;
図13(a)は、図8(b)に示したV−V線断面図であり;
図13(b)は、図12に示したVI−VI線断面図であり;
図14は、本発明の第1実施形態の半導体装置のメモリセル部のゲート電極とコンタクト部とビット線の配置関係を示す平面図であり;
図15は、本発明の第2実施形態に係る半導体装置の断面図であり;
図16は、図15に示した半導体装置のX−X線断面図であり;
図17は、本発明の第3実施形態に係る半導体装置の断面図であり;
図18は、本発明の第4実施形態に係る半導体装置の断面図であり;
図19は、本発明の第5実施形態に係る別の半記憶装置の断面図であり;
図20は、本発明の第6実施形態に係る半導体装置の断面図であり;そして
図21(a)〜(c)は、本発明の第7実施形態に係る半導体装置の製造工程を示す断面図である。
Claims (20)
- 半導体基板の第1の領域内に形成された第1の不純物拡散層と、
前記半導体基板の第2の領域内に形成された第2の不純物拡散層と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の領域において、前記第1の絶縁膜内であって前記第1の不純物拡散層の上に形成された第1のホールと、
前記第1のホール内に形成された第1の導電性プラグと、
前記第1の領域における前記第1の絶縁膜の上に形成された配線と、
前記第1及び第2の領域において、前記配線及び前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第1の領域において、前記第2の絶縁膜に前記配線から離れて形成され、かつ前記第1のホールに接続される第2のホールと、
前記第2のホール内に形成された第2の導電性プラグと、
前記第1の領域において、前記第2の絶縁膜の上に形成され、前記第2の導電性プラグに接続された電極と、
前記第2の領域において、前記第1の絶縁膜に形成されて、前記第2の不純物拡散層に達する深さの第3のホールと、
前記第2の領域において、前記第2の絶縁膜に形成され、前記第3のホールに接続される第4のホールと、
前記第3のホール内に形成された第3の導電性プラグと、
前記第4のホール内に形成された第4の導電性プラグと、
前記第1の領域において前記配線の側面に形成され、かつ、前記第2の領域において前記第1の絶縁膜と前記第2の絶縁膜の間に介在し前記第4のホールが形成された、前記第1及び第2の絶縁膜とは異なる材料から構成された第3の絶縁膜と
を有することを特徴とする半導体装置。 - 前記第3の絶縁膜は前記第3の導電性プラグの上面の一部に接することを特徴とする請求項1記載の半導体装置。
- 前記第1の領域の前記半導体基板に形成された第3の不純物拡散層と、
前記第1の絶縁膜内であって、前記第3の不純物拡散層の上に形成された第5のホールと、
前記第5のホール内に形成され且つ前記配線に接続された第5の導電性プラグと
をさらに有することを特徴とする請求項1記載の半導体装置。 - 前記第2の絶縁膜と前記電極の上に形成された第4の絶縁膜と、
前記第2の領域において、前記第4の絶縁膜に形成されて前記第4のホールに繋がる第6のホールと
をさらに有することを特徴とする請求項1記載の半導体装置。 - 前記第4のホールは前記第6のホールの延長であり、前記第4の導電性プラグは前記第4のホールと前記第6のホール内に形成されていることを特徴とする請求項4記載の半導体装置。
- 前記第1の領域において、前記第2の絶縁膜上であって、前記電極と前記第2の導電性プラグとの接続部の周囲に形成され、前記第2の領域において、前記第2の絶縁膜上に形成された、前記第2の絶縁膜とは異なる材料から構成された第5の絶縁膜と、
前記電極と前記第5の絶縁膜の上に形成され、前記第5の絶縁膜とは異なる材料から構成された第6の絶縁膜と、
前記第5の絶縁膜及び第6の絶縁膜に形成されて前記第4のホールに繋がる第7のホールと
をさらに有することを特徴とする請求項1記載の半導体装置。 - 前記第4のホールは、前記第7のホールの延長上にあり、前記第4の導電性プラグは前記第7のホール内にも形成されていることを特徴とする請求項6記載の半導体装置。
- 前記第1の領域は、メモリセルが形成される領域であり、前記第2の領域は、周辺回路が形成される領域であることを特徴とする請求項1記載の半導体装置。
- 前記第1の領域において、前記第5の導電性プラグ及び前記第1の絶縁膜と前記配線及び前記第2の絶縁膜との間に形成され、前記第2の領域において、前記第1の絶縁膜と前記第3の絶縁膜の間に形成され、前記第3の絶縁膜とは異なる材料から構成された第7の絶縁膜と、
前記第1の領域において、前記第7の絶縁膜に形成され、前記第5の導電性プラグを露出する第8のホールとを更に有し、
前記配線は、前記第8のホールを通して前記第5の導電性プラグに接続され、
前記第2の領域において、前記第7の絶縁膜に形成された第9のホールであって、前記第3のホールの延長上にあり、前記第3の導電性プラグが埋め込まれた該第9のホールを更に有し、
前記第4のホールは、前記第9のホールに少なくとも一部が重なっていることを特徴とする請求項3記載の半導体装置。 - 半導体基板の第1の領域に第1の不純物拡散層と第2の不純物拡散層を形成する工程と、
前記半導体基板の第2の領域に第3の不純物拡散層を形成する工程と、
前記第1、第2及び第3の不純物拡散層を覆う第1の絶縁膜を前記半導体基板の上に形成する工程と、
前記第1の領域において、前記第1の絶縁膜をパターニングして前記第1の不純物拡散層と第2の不純物拡散層の上に第1のホールと第2のホールをそれぞれ形成する工程と、
前記第1及び第2のホール内にそれぞれ第1の導電性プラグと第2の導電性プラグを形成する工程と、
前記第1の導電性プラグに接続される配線を前記第1の絶縁膜の上に形成する工程と、
前記第2の領域において、前記第1の絶縁膜をパターニングして前記第3の不純物拡散層に達する深さの第3のホールを形成する工程と、
前記第3のホール内に第3の導電性プラグを形成する工程と、
少なくとも前記配線の側面、前記第3の導電性プラグ及び第1の絶縁膜の上に、前記第1の絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程と、
全面に、前記第2の絶縁膜と異なる材料からなる第3の絶縁膜を形成する工程と、
前記第1の領域において、前記第3の絶縁膜上からパターニングして前記第2の導電性プラグが露出する第4のホールを形成する工程と、
前記第2の導電性プラグに接続される第4の導電性プラグを前記第4のホール内に形成する工程と、
前記第2の領域において、前記第2の絶縁膜をエッチングストップ層として使用し、前記第3の絶縁膜をパターニングして前記第3の導電性プラグに少なくとも一部が重なる第5のホールを形成する工程と、
前記第5のホールを通して前記第2の絶縁膜をエッチングし、前記第3の導電性プラグが露出する第6のホールを形成する工程と、
前記第3の導電性プラグに接続する第6の導電性プラグを前記第5及び第6のホール内に形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記配線及び前記第2の絶縁膜と前記第1の絶縁膜の間において、前記第1の導電性プラグ、前記第2の導電性プラグ及び前記第1の絶縁膜を覆う、前記第2の絶縁膜と異なる材料からなる第4の絶縁膜を形成する工程と、
前記第1の領域において、前記第4の絶縁膜をパターニングして前記第1の導電性プラグと前記配線とを接続する第7のホールを形成する工程と、
前記第4の絶縁膜に前記第3のホールの上部を形成する工程と
をさらに有することを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記第7のホール内に第5の導電性プラグを形成する工程をさらに有することを特徴とする請求項11記載の半導体装置の製造方法。
- 少なくとも前記配線の側面、前記第3の導電性プラグ及び第1の絶縁膜の上に、前記第1の絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程は、前記第2の領域において前記第2の絶縁膜の少なくとも一部をマスクで覆いつつ、前記第2の絶縁膜をエッチングすることにより、前記配線の側面、前記第3の導電性プラグ及び第1の絶縁膜の上に前記第2の絶縁膜を残す工程を含むことを特徴とする請求項10記載の半導体装置の製造方法。
- 少なくとも前記配線の側面、前記第3の導電性プラグ及び第1の絶縁膜の上に、前記第1の絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程は、全面に第2の絶縁膜を形成する工程を含み、
前記第1の領域において、前記第3の絶縁膜の上からパターニングして前記第2の導電性プラグが露出する第4のホールを形成する工程は、前記第2の絶縁膜及び第3の絶縁膜をパターニングして前記第2の導電性プラグが露出する第4のホールを形成する工程を含むことを特徴とする請求項10記載の半導体装置の製造方法。 - 前記配線の上には、前記第2の絶縁膜と同じ材料からなる保護絶縁膜が形成されていることを特徴とする請求項10、13又は14の何れか一項に記載の半導体装置の製造方法。
- 前記第3の絶縁膜上に、前記第4の導電性プラグが露出するホールを有する、該第3の絶縁膜とは異なる材料からなる第5の絶縁膜を形成する工程と、
前記第5の絶縁膜のホールを通して前記第4の導電性プラグに接続する電極を形成する工程と、
全面に、該第5の絶縁膜とは異なる材料からなる第6の絶縁膜を形成する工程と、
前記第2の領域において、前記第6の絶縁膜の上からパターニングし、前記第5及び第6のホールに繋がる第8のホールを形成する工程と
を有することを特徴とする請求項10又は11の何れか一項に記載の半導体装置の製造方法。 - 前記第8のホールと前記第5及び第6のホールは連続して形成されることを特徴とする請求項16記載の半導体装置の製造方法。
- 前記第8のホールを形成する工程の後に、前記第8のホール及び前記第5及び第6のホール内に前記第6の導電性プラグを形成することを特徴とする請求項17記載の半導体装置の製造方法。
- 前記電極は、キャパシタの下部電極として形成され、
前記下部電極を形成した後に、前記下部電極上に誘電体膜を形成し、前記誘電体膜上に上部電極を形成する工程を有することを特徴とする請求項16記載の半導体装置の製造方法。 - 前記第3の絶縁膜上に、前記第4の導電性プラグが露出するホールを有する、該第3の絶縁膜とは異なる材料からなる第5の絶縁膜を形成する工程は、前記第2の領域の前記第3の導電性プラグの上方にも前記第5の絶縁膜を形成する工程を含み、
前記第6の絶縁膜の上からパターニングし、前記第5及び第6のホールに繋がる第8のホールを形成する工程は、前記第5の絶縁膜をエッチングストップ層として用い前記第6の絶縁膜をパターニングしてホールを形成した後、該ホールを通して前記第5の絶縁膜をパターニングし、前記第5及び第6のホールに繋がる第8のホールを形成する工程を含むことを特徴とする請求項16記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2000/002445 WO2001080318A1 (en) | 2000-04-14 | 2000-04-14 | Semiconductor device and method of manufacturing thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP4335490B2 true JP4335490B2 (ja) | 2009-09-30 |
Family
ID=11735921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001577612A Expired - Lifetime JP4335490B2 (ja) | 2000-04-14 | 2000-04-14 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7009234B2 (ja) |
JP (1) | JP4335490B2 (ja) |
KR (1) | KR100667660B1 (ja) |
WO (1) | WO2001080318A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100363556B1 (ko) * | 2000-04-24 | 2002-12-05 | 삼성전자 주식회사 | 콘택 플러그와 상부 배선을 갖는 반도체 장치의 배선 구조체 및 그 제조방법 |
US6518671B1 (en) * | 2000-10-30 | 2003-02-11 | Samsung Electronics Co. Ltd. | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof |
FR2832854B1 (fr) * | 2001-11-28 | 2004-03-12 | St Microelectronics Sa | Fabrication de memoire dram et de transistor mos |
US7279431B2 (en) * | 2003-06-18 | 2007-10-09 | Semitool, Inc. | Vapor phase etching MEMS devices |
JP2011077539A (ja) * | 2003-06-30 | 2011-04-14 | Renesas Electronics Corp | 半導体装置とその製造方法 |
JP4658486B2 (ja) * | 2003-06-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
JP2005093714A (ja) * | 2003-09-17 | 2005-04-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7279379B2 (en) * | 2004-04-26 | 2007-10-09 | Micron Technology, Inc. | Methods of forming memory arrays; and methods of forming contacts to bitlines |
KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
US7605033B2 (en) | 2004-09-01 | 2009-10-20 | Micron Technology, Inc. | Low resistance peripheral local interconnect contacts with selective wet strip of titanium |
JP4959979B2 (ja) * | 2005-12-21 | 2012-06-27 | エルピーダメモリ株式会社 | 半導体記憶装置の製造方法 |
US7687343B2 (en) * | 2006-12-04 | 2010-03-30 | Qimonda Ag | Storage capacitor, a memory device and a method of manufacturing the same |
JP4901898B2 (ja) * | 2009-03-30 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP5863381B2 (ja) * | 2011-10-17 | 2016-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
CN103811406B (zh) * | 2012-11-05 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 改善sonos器件自对准接触孔漏电的方法 |
JP2015060918A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社東芝 | 半導体装置 |
US9679812B2 (en) * | 2014-07-24 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with self-aligned contact |
US9780025B2 (en) | 2014-12-30 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and manufacturing method thereof |
US10032713B2 (en) * | 2016-01-27 | 2018-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
KR20210071551A (ko) * | 2019-12-06 | 2021-06-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
TWI745054B (zh) * | 2020-08-27 | 2021-11-01 | 華邦電子股份有限公司 | 半導體元件及其製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3415462B2 (ja) * | 1994-07-29 | 2003-06-09 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH08321591A (ja) | 1995-05-26 | 1996-12-03 | Sony Corp | 半導体装置及びその製造方法 |
JPH09260605A (ja) | 1996-03-26 | 1997-10-03 | Oki Electric Ind Co Ltd | トランジスタの製造方法とそのトランジスタ |
JPH10200067A (ja) * | 1996-12-29 | 1998-07-31 | Sony Corp | 半導体装置の製造方法 |
JPH1187650A (ja) * | 1997-09-08 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP3599548B2 (ja) * | 1997-12-18 | 2004-12-08 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
JPH11186522A (ja) | 1997-12-22 | 1999-07-09 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100276390B1 (ko) * | 1998-08-10 | 2000-12-15 | 윤종용 | 반도체 메모리 장치 및 그의 제조 방법 |
KR100343291B1 (ko) * | 1999-11-05 | 2002-07-15 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
JP2001196560A (ja) * | 2000-01-14 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP3957945B2 (ja) * | 2000-03-31 | 2007-08-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6709945B2 (en) * | 2001-01-16 | 2004-03-23 | Micron Technology, Inc. | Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device |
JP2003007854A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 半導体記憶装置及びその製造方法 |
US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
-
2000
- 2000-04-14 JP JP2001577612A patent/JP4335490B2/ja not_active Expired - Lifetime
- 2000-04-14 KR KR1020027012834A patent/KR100667660B1/ko active IP Right Grant
- 2000-04-14 WO PCT/JP2000/002445 patent/WO2001080318A1/ja active IP Right Grant
-
2002
- 2002-10-11 US US10/268,677 patent/US7009234B2/en not_active Expired - Lifetime
-
2005
- 2005-12-20 US US11/311,285 patent/US7192862B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7192862B2 (en) | 2007-03-20 |
US20030049903A1 (en) | 2003-03-13 |
US7009234B2 (en) | 2006-03-07 |
KR100667660B1 (ko) | 2007-01-12 |
WO2001080318A1 (en) | 2001-10-25 |
KR20020092404A (ko) | 2002-12-11 |
US20060094186A1 (en) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4335490B2 (ja) | 半導体装置及びその製造方法 | |
US5973348A (en) | Semiconductor device and method for manufacturing the same | |
US7807569B2 (en) | Method of manufacturing a contact structure for a semiconductor device | |
US7342275B2 (en) | Semiconductor device and method of manufacturing the same | |
US7465657B2 (en) | Method of manufacturing a semiconductor device having a capacitor | |
US6091154A (en) | Semiconductor device with self-aligned contact and manufacturing method thereof | |
US20020008324A1 (en) | Semiconductor device and method of manufacturing same | |
US7829414B2 (en) | Method for manufacturing non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
US20050239279A1 (en) | Integrated circuits including spacers that extend beneath a conductive line and methods of fabricating the same | |
US6072241A (en) | Semiconductor device with self-aligned contact and its manufacture | |
US6677630B1 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
US20040195601A1 (en) | Semiconductor memory device having ferroelectric capacitor and method of manufacturing the same | |
JP3865517B2 (ja) | Dram装置の製造方法 | |
KR20000017627A (ko) | 적층 캐패시터를 구비한 dram 및 그 제조 방법 | |
JPH09116113A (ja) | 半導体装置及びその製造方法 | |
US6855565B2 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
JPH11121716A (ja) | 半導体装置及びその製造方法 | |
US20030089938A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100366620B1 (ko) | 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법 | |
US6967367B2 (en) | Ferro-electric memory device and method of manufacturing the same | |
US20080296646A1 (en) | Semiconductor memory device and method for fabricating the same | |
JP2004179194A (ja) | 半導体装置及びその製造方法 | |
JP2000133785A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4335490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |