KR20020092404A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020092404A KR20020092404A KR1020027012834A KR20027012834A KR20020092404A KR 20020092404 A KR20020092404 A KR 20020092404A KR 1020027012834 A KR1020027012834 A KR 1020027012834A KR 20027012834 A KR20027012834 A KR 20027012834A KR 20020092404 A KR20020092404 A KR 20020092404A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- hole
- region
- film
- conductive plug
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 36
- 230000002093 peripheral effect Effects 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 48
- 238000009792 diffusion process Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000009751 slip forming Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 95
- 229910052581 Si3N4 Inorganic materials 0.000 description 67
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 67
- 239000010410 layer Substances 0.000 description 46
- 238000003860 storage Methods 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 239000010936 titanium Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 22
- 239000005380 borophosphosilicate glass Substances 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000010937 tungsten Substances 0.000 description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- 238000002955 isolation Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (21)
- 반도체 기판의 제 1 영역 내에 형성된 제 1 불순물 확산층과,상기 반도체 기판의 제 2 영역 내에 형성된 제 2 불순물 확산층과,상기 반도체 기판 위에 형성된 제 1 절연막과,상기 제 1 영역에서, 상기 제 1 절연막 내이며 상기 제 1 불순물 확산층 위에 형성된 제 1 홀과,상기 제 1 홀 내에 형성된 제 1 도전성 플러그와,상기 제 1 영역에서의 상기 제 1 절연막 위에 형성된 배선과,상기 제 1 및 제 2 영역에서, 상기 배선 및 상기 제 1 절연막 위에 형성된 제 2 절연막과,상기 제 1 영역에서 상기 제 2 절연막 내이며 상기 배선으로부터 떨어져 형성되고, 또 상기 제 1 홀에 접속되는 제 2 홀과,상기 제 1 영역에서, 상기 제 2 절연막 위에 형성되어서 제 2 홀을 통해서 상기 제 1 도전성 플러그에 전기적으로 접속되는 전극과,상기 제 2 영역의 상기 제 1 절연막 내에서 상기 제 2 불순물 확산층의 위에 형성된 제 3 홀과,상기 제 2 영역의 제 2 절연막 내에서 상기 제 3 홀 위에 형성된 제 4 홀과,상기 제 3 홀 내에 형성된 제 2 도전성 플러그와,상기 제 4 홀 내에 형성된 제 3 도전성 플러그와,상기 제 2 절연막과는 다른 재료로 구성되고, 상기 배선의 측면에 형성되며, 또한 상기 제 2 도전성 플러그와 상기 제 3 도전성 플러그의 접속부의 주위에 형성된 제 3 절연막을 갖는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 3 절연막은 상기 제 2 도전성 플러그의 윗면의 일부에 접하거나 그 윗면보다도 위의 위치에 존재하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 3 절연막은 상기 제 1 절연막과 상기 제 2 절연막의 사이에 있고, 상기 제 1 영역과 제 2 영역으로 연장하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 영역의 상기 반도체 기판에 형성된 제 3 불순물 확산층과,상기 제 1 절연막 내에서 상기 제 3 불순물 확산층 위에 형성된 제 5 홀과,상기 제 5 홀 내에 형성되고 또한 상기 배선에 전기적으로 접속되는 제 4 도전성 플러그를 더 갖는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 2 절연막과 상기 전극 위에 형성된 제 4 절연막과,상기 제 2 영역에서 상기 제 4 절연막 내에 형성되고 상기 제 4 홀에 연결되는 제 6 홀을 더 갖는 것을 특징으로 하는 반도체 장치.
- 제 5 항에 있어서,상기 제 4 홀은 상기 제 6 홀의 연장이고, 상기 제 3 도전성 플러그는 상기 제 4 홀과 상기 제 6 홀 내에 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 영역에서의 상기 전극과 상기 제 2 절연막의 사이에 형성되고, 또한 상기 제 2 영역에서의 제 2 절연막 위에 형성된 제 5 절연막과,상기 제 5 절연막과는 다른 재료로 구성되고, 또한 상기 제 5 절연막 위에 형성된 제 4 절연막과,상기 제 4 절연막과 상기 제 5 절연막에 형성되어서 상기 제 4 홀에 연결되는 제 7 홀을 더 갖는 것을 특징으로 하는 반도체 장치.
- 제 7 항에 있어서,상기 제 4 홀은 상기 제 7 홀의 연장상에 있고, 상기 제 3 도전성 플러그는 상기 제 7 홀 내에도 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 영역은 메모리 셀이 형성되는 영역이고, 상기 제 2 영역은 주변 회로가 형성되는 영역인 것을 특징으로 하는 반도체 장치.
- 반도체 기판의 제 1 영역 내에 형성된 제 1 불순물 확산층과 제 2 불순물 확산층과,상기 반도체 기판의 제 2 영역 내에 형성된 제 3 불순물 확산층과,상기 제 1, 제 2 및 제 3 불순물 확산층을 덮는 제 1 절연막과,상기 제 1 영역에서, 상기 제 1 절연막에 형성된 제 1 홀과,상기 제 1 홀 내에 형성된 제 1 도전성 플러그와,상기 제 1 도전성 플러그 및 상기 제 1 절연막 위에 형성된 제 2 절연막과,상기 제 1 영역에서, 상기 제 2 절연막에 형성되고, 상기 제 1 도전성 플러그를 노출하는 제 2 홀과,상기 제 2 영역에서, 상기 제 1 및 제 2 절연막에 형성되고 상기 제 3 불순물 확산층에 도달하는 깊이의 제 3 홀과,상기 제 3 홀 내에 형성된 제 2 도전성 플러그와,상기 제 2 절연막 위에 형성되고, 상기 제 2 홀을 통해서 상기 제 1 도전성 플러그에 전기적으로 접속되는 배선과,상기 제 2 도전성 플러그, 상기 배선 측면 및 상기 제 2 절연막의 위에 형성된 제 3 절연막과,상기 제 3 절연막 위에 형성되고, 상기 제 3 절연막과는 다른 재료로 이루어진 제 4 절연막과,상기 제 2 영역에서, 상기 제 3 및 상기 제 4 절연막에 형성되고, 상기 제 2 도전성 플러그에 적어도 일부가 겹치는 제 4 홀을 갖는 것을 특징으로 하는 반도체 장치.
- 반도체 기판의 제 1 영역에 제 1 불순물 확산층과 제 2 불순물 확산층을 형성하는 공정과,상기 반도체 기판의 제 2 영역에 제 3 불순물 확산층을 형성하는 공정과,상기 제 1, 제 2 및 제 3 불순물 확산층을 덮는 제 1 절연막을 상기 반도체 기판 위에 형성하는 공정과,상기 제 1 영역에서, 상기 제 1 절연막을 패터닝해서 상기 제 1 불순물 확산층과 상기 제 2 불순물 확산층의 위에 제 1 홀과 제 2 홀을 각각 형성하는 공정과,상기 제 1 및 제 2 홀 내에 각각 제 1 도전성 플러그와 제 2 도전성 플러그를 형성하는 공정과,상기 제 1 도전성 플러그에 전기적으로 접속되는 배선을 상기 제 1 절연막 위에 형성하는 공정과,상기 제 2 영역에서, 상기 제 1 절연막을 패터닝해서 상기 제 3 불순물 확산층에 도달하는 깊이의 제 3 홀을 형성하는 공정과,상기 제 3 홀 내에 제 3 도전성 플러그를 형성하는 공정과,상기 제 3 도전성 플러그, 상기 배선 및 상기 제 1 절연막 위에 제 2 절연막을 형성하는 공정과,상기 제 2 절연막 위에, 상기 제 2 절연막과는 다른 재료로 이루어진 제 3 절연막을 형성하는 공정과,상기 제 2 영역에서, 상기 제 2 절연막을 에칭 스톱층으로서 사용하고, 상기 제 3 절연막을 패터닝해서 상기 제 3 도전성 플러그에 적어도 일부가 겹치는 제 4 홀을 형성하는 공정과,상기 제 4 홀을 통해서 상기 제 2 절연막을 선택적으로 에칭해서 상기 제 3 도전성 플러그의 윗면을 노출시키는 공정과,상기 제 3 도전성 플러그의 윗면에 접속되는 제 4 도전성 플러그를 상기 제 4 홀 내에 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11 항에 있어서,상기 배선과 상기 제 1 절연막의 사이에서, 상기 제 1 도전성 플러그, 상기 제 2 도전성 플러그 및 상기 제 1 절연막을 덮는 제 4 절연막을 형성하는 공정과,상기 제 1 영역에서, 상기 제 4 절연막을 패터닝해서 상기 제 1 도전성 플러그와 상기 배선의 사이에 제 5 홀을 형성하는 공정과,상기 제 4 절연막 내에 상기 제 3 홀의 상부를 형성하는 공정을 더 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 12 항에 있어서,상기 제 5 홀 내에 제 5 플러그를 형성하는 공정을 더 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11 항에 있어서,상기 제 2 영역에서 상기 제 2 절연막의 적어도 일부를 마스크로 덮으면서, 상기 제 1 영역에서 상기 제 2 절연막를 에칭함으로써, 상기 제 1 영역에서 상기 제 2 절연막을 상기 배선의 측면에 남기는 공정을 더 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11 항 또는 제 14 항에 있어서,상기 배선 위에는, 상기 제 2 절연막과 같은 재료로 이루어지는 보호 절연막이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 11 항 또는 제 12 항에 있어서,상기 제 1 영역에서, 적어도 상기 제 2 및 제 3 절연막을 패터닝해서 상기 제 2 도전성 플러그의 윗면을 노출시키는 제 6 홀을 형성하는 공정과,상기 제 6 홀 내에 제 6 도전성 플러그를 형성하는 공정과,상기 제 6 도전성 플러그에 접속되는 전극을 상기 제 3 절연막 상에 형성하는 공정과,상기 전극 및 상기 제 3 절연막 위에 제 5 절연막을 형성하는 공정과,상기 제 2 영역에서, 상기 제 4 홀에 연결되는 제 7 홀을 상기 제 5 절연막 내에 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 16 항에 있어서,상기 제 7 홀과 상기 제 4 홀은 연속해서 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 17 항에 있어서,상기 제 7 홀을 형성한 후에, 상기 제 7 홀 및 상기 제 4 홀 내에 동시에 상기 제 4 도전성 플러그를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 16 항에 있어서,상기 전극은 커패시터의 하부 전극으로서 형성되고,상기 하부 전극을 형성한 후에, 상기 전극 위에 유전체막을 형성하고, 상기 유전체막 위에 상부 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 16 항에 있어서,상기 제 3 절연막 위에, 상기 제 5 절연막의 에칭 스토퍼막이 되는 제 6 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 20 항에 있어서,상기 제 6 절연막은 상기 제 5 절연막에 상기 제 7 홀을 형성한 후에, 상기 제 7 홀을 통해서 에칭되는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2000/002445 WO2001080318A1 (en) | 2000-04-14 | 2000-04-14 | Semiconductor device and method of manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020092404A true KR20020092404A (ko) | 2002-12-11 |
KR100667660B1 KR100667660B1 (ko) | 2007-01-12 |
Family
ID=11735921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027012834A KR100667660B1 (ko) | 2000-04-14 | 2000-04-14 | 반도체 장치 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7009234B2 (ko) |
JP (1) | JP4335490B2 (ko) |
KR (1) | KR100667660B1 (ko) |
WO (1) | WO2001080318A1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100363556B1 (ko) * | 2000-04-24 | 2002-12-05 | 삼성전자 주식회사 | 콘택 플러그와 상부 배선을 갖는 반도체 장치의 배선 구조체 및 그 제조방법 |
US6518671B1 (en) * | 2000-10-30 | 2003-02-11 | Samsung Electronics Co. Ltd. | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof |
FR2832854B1 (fr) * | 2001-11-28 | 2004-03-12 | St Microelectronics Sa | Fabrication de memoire dram et de transistor mos |
US7279431B2 (en) * | 2003-06-18 | 2007-10-09 | Semitool, Inc. | Vapor phase etching MEMS devices |
JP2011077539A (ja) * | 2003-06-30 | 2011-04-14 | Renesas Electronics Corp | 半導体装置とその製造方法 |
JP4658486B2 (ja) * | 2003-06-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
JP2005093714A (ja) * | 2003-09-17 | 2005-04-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7279379B2 (en) * | 2004-04-26 | 2007-10-09 | Micron Technology, Inc. | Methods of forming memory arrays; and methods of forming contacts to bitlines |
KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
US7605033B2 (en) | 2004-09-01 | 2009-10-20 | Micron Technology, Inc. | Low resistance peripheral local interconnect contacts with selective wet strip of titanium |
JP4959979B2 (ja) * | 2005-12-21 | 2012-06-27 | エルピーダメモリ株式会社 | 半導体記憶装置の製造方法 |
US7687343B2 (en) * | 2006-12-04 | 2010-03-30 | Qimonda Ag | Storage capacitor, a memory device and a method of manufacturing the same |
JP4901898B2 (ja) * | 2009-03-30 | 2012-03-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP5863381B2 (ja) * | 2011-10-17 | 2016-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
CN103811406B (zh) * | 2012-11-05 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 改善sonos器件自对准接触孔漏电的方法 |
JP2015060918A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社東芝 | 半導体装置 |
US9679812B2 (en) * | 2014-07-24 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with self-aligned contact |
US9780025B2 (en) | 2014-12-30 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and manufacturing method thereof |
US10032713B2 (en) * | 2016-01-27 | 2018-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
KR20210071551A (ko) * | 2019-12-06 | 2021-06-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
TWI745054B (zh) * | 2020-08-27 | 2021-11-01 | 華邦電子股份有限公司 | 半導體元件及其製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3415462B2 (ja) * | 1994-07-29 | 2003-06-09 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH08321591A (ja) | 1995-05-26 | 1996-12-03 | Sony Corp | 半導体装置及びその製造方法 |
JPH09260605A (ja) | 1996-03-26 | 1997-10-03 | Oki Electric Ind Co Ltd | トランジスタの製造方法とそのトランジスタ |
JPH10200067A (ja) * | 1996-12-29 | 1998-07-31 | Sony Corp | 半導体装置の製造方法 |
JPH1187650A (ja) * | 1997-09-08 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP3599548B2 (ja) * | 1997-12-18 | 2004-12-08 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
JPH11186522A (ja) | 1997-12-22 | 1999-07-09 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100276390B1 (ko) * | 1998-08-10 | 2000-12-15 | 윤종용 | 반도체 메모리 장치 및 그의 제조 방법 |
KR100343291B1 (ko) * | 1999-11-05 | 2002-07-15 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
JP2001196560A (ja) * | 2000-01-14 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP3957945B2 (ja) * | 2000-03-31 | 2007-08-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6709945B2 (en) * | 2001-01-16 | 2004-03-23 | Micron Technology, Inc. | Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device |
JP2003007854A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 半導体記憶装置及びその製造方法 |
US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
-
2000
- 2000-04-14 JP JP2001577612A patent/JP4335490B2/ja not_active Expired - Lifetime
- 2000-04-14 KR KR1020027012834A patent/KR100667660B1/ko active IP Right Grant
- 2000-04-14 WO PCT/JP2000/002445 patent/WO2001080318A1/ja active IP Right Grant
-
2002
- 2002-10-11 US US10/268,677 patent/US7009234B2/en not_active Expired - Lifetime
-
2005
- 2005-12-20 US US11/311,285 patent/US7192862B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7192862B2 (en) | 2007-03-20 |
US20030049903A1 (en) | 2003-03-13 |
US7009234B2 (en) | 2006-03-07 |
JP4335490B2 (ja) | 2009-09-30 |
KR100667660B1 (ko) | 2007-01-12 |
WO2001080318A1 (en) | 2001-10-25 |
US20060094186A1 (en) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100667660B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6545306B2 (en) | Semiconductor memory device with a connector for a lower electrode or a bit line | |
US7807569B2 (en) | Method of manufacturing a contact structure for a semiconductor device | |
KR100414220B1 (ko) | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 | |
EP1732124B1 (en) | Method for forming word lines in a semiconductor memory device | |
US7342275B2 (en) | Semiconductor device and method of manufacturing the same | |
US6278164B1 (en) | Semiconductor device with gate insulator formed of high dielectric film | |
US20130214339A1 (en) | Semiconductor device comprising capacitor and method of fabricating the same | |
US6384441B1 (en) | Semiconductor device and method of manufacturing the same | |
EP1280198A2 (en) | Semiconductor memory and method for fabricating the same | |
US6232224B1 (en) | Method of manufacturing semiconductor device having reliable contact structure | |
US20060030091A1 (en) | Word line structure with single-sided partially recessed gate structure | |
US6072241A (en) | Semiconductor device with self-aligned contact and its manufacture | |
US5998249A (en) | Static random access memory design and fabrication process featuring dual self-aligned contact structures | |
US7253463B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US7195968B2 (en) | Method of fabricating semiconductor device | |
US7511330B2 (en) | Semiconductor device and method of fabricating the same | |
US6207988B1 (en) | Semiconductor device and method for fabricating the same | |
US6967367B2 (en) | Ferro-electric memory device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 13 |