KR20030064423A - 병렬 평면 기판 - Google Patents
병렬 평면 기판 Download PDFInfo
- Publication number
- KR20030064423A KR20030064423A KR10-2003-7008164A KR20037008164A KR20030064423A KR 20030064423 A KR20030064423 A KR 20030064423A KR 20037008164 A KR20037008164 A KR 20037008164A KR 20030064423 A KR20030064423 A KR 20030064423A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- conductive material
- material layer
- microelectronic
- dielectric
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 239000004020 conductor Substances 0.000 claims abstract description 84
- 239000003989 dielectric material Substances 0.000 claims abstract description 50
- 238000004377 microelectronic Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000003822 epoxy resin Substances 0.000 claims description 7
- 229920000647 polyepoxide Polymers 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 12
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 111
- 229910000679 solder Inorganic materials 0.000 description 27
- 238000003475 lamination Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1028—Thin metal strips as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Bipolar Transistors (AREA)
- Inorganic Insulating Materials (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Recrystallisation Techniques (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
교번적으로 형성되는 실질적으로 평면인 다수의 유전 물질층(102)과 도전 물질층(104), 및 제1 표면(116) 및 제2 표면(130)을 갖는 마이크로 전자 기판이 기재되어 있다. 여기서, 상기 유전 물질층(102)과 기판 도전 물질층(104)은 상기 제1 표면(116)과 상기 제2 표면(130) 사이에서 실질적으로 직각으로 확장된다.
Description
컴퓨터 산업의 목표는 보다 높은 성능, 보다 낮은 비용, 집적 회로 소자의 소형화, 및 보다 큰 패키징 밀도로 진행되고 있다. 이러한 목표가 달성됨에 따라, 마이크로 전자 다이(microelectronic dice)는 점점 작아지고 있다. 보다 작은 크기는 각 반도체 웨이퍼상에서 보다 많은 마이크로 전자 다이가 생산되도록 할 수 있으며, 이것은 마이크로 전자 다이의 비용을 감소시킨다. 그러나, 작은 크기의 마이크로 전자 다이는 그들을 마이크로 전자 장치에 직접 통합시키기 어렵게 만든다. 따라서, 마이크로 전자 다이가 다른 장치 소자와 보다 쉽게 접속할 수 있도록 하기 위해 인터포저에 접착될 수 있다.
도18은 인터포저(204)에 전기적으로 접속되는 마이크로 전자 다이(202)를 포함한 패키지(200)를 도시하고 있다. 인터포저(204)는, 상부 트레이스 망(212)을 형성하기 위해 그 상부면에 유전층(예로, 에폭시 수지, 폴리이미드(polyimide), 비스벤조시클로부텐(bisbenzocyclobutene) 등) 및 도전 트레이스(예로, 구리, 알루미늄 등)를 가지며, 하부 트레이스 망(214)을 형성하기 위해 그 하부면에 유전층과 도전 트레이스를 가지는 기판 코어(206)(예로, 비스말레일이미드 트리아진 수지(bismaleimide triazine resin), FR4, 폴리이미드 물질 등)를 포함한다. 상부 트레이스 망(212)과 하부 트레이스 망(214) 사이에 전기적인 인터커넥션을 설정하기 위해, 특정 위치에서 기판 코어(206)를 통하여 홀이 형성되고, 이 홀은 도전 물질로 도금된다. 도금된 홀은 "도금 관통홀(plated through-hole: 이하, "PTH"로 언급함)" 비아(218)로 이 기술분야에 알려져 있다. 도19는 기판 코어(206)에 상부 트레이스 망(212) 및 하부 트레이스 망(214)을 가진 인터포저(204)를 도시하고 있다. 상부 트레이스 망(212)은 그 위에 형성되는 제1 도전 트레이스(224)를 갖는 제1 유전층(222)을 포함하는데, 여기서, 제1 도전 트레이스(224)는 제1 유전층(222)을 통해 PTH 비아(218)에 닿거나, 또는 PTH 비아(218)에 접촉된 트레이스(226)에 닿도록 확장된다. 제2 유전층(222')은 제1 유전층(222) 및 제1 도전 트레이스(224) 위에 배치된다. 제2 도전 트레이스(224')가 제2 유전층(222')에 형성되는데, 여기서, 제2 도전 트레이스(224')는 제2 유전층(222')을 통해 각각의 제1 도전 트레이스(224)에 닿도록 확장된다. 제3 유전층(222")이 제2 유전층(222') 및 제2 도전 트레이스(224') 위에 배치되고, 제1 솔더볼 랜드(228)가 제3 유전층(222")을 통하여 확장되도록 형성된다. 제1 솔더볼 랜드(228)를 둘러싸도록 제3 유전층(222") 위에 제1 솔더 레지스트(232)가 형성된다. 하부 트레이스 망(214)은,상부 트레이스 망(212)과 유사한 방식으로, 제1, 제2 및 제3 유전층(234, 234', 234") 및 제1, 제2 및 제3 도전 트레이스(236, 236', 236")로 형성되는데, 여기서, 제2 솔더볼 랜드(238)는 제3 도전 트레이스(236")로 형성되고, 제2 솔더볼 랜드(238)를 둘러싸도록 제3 도전 트레이스(236")의 일부 및 제3 유전층(234") 위에 제2 솔더 레지스트(242)가 형성된다.
도18을 참조하면, 마이크로 전자 다이(202)는 소형 솔더볼(244)을 통해 상부 트레이스 망(212)에 접착되고 전기적으로 접속된다. 소형 솔더볼(244)은 마이크로 전자 다이(202) 상의 콘택(246)과 제1 솔더볼 랜드(228)(도19 참조) 사이에 확장된다. 제2 솔더볼 랜드(238)(도19 참조)에는 (솔더볼과 같은) 외부 콘택(248)이 형성된다. 외부 콘택(248)은 외부 전기 시스템(미도시)에 접착된다. 따라서, 인터포저(204)의 사용은 마이크로 전자 다이(202)와 외부 전기 시스템(미도시) 사이에 전기적인 통신을 가능하게 한다.
도20 내지 도24는, 도18 및 도19의 PTH 비아(218)로 도시된 것과 같은, 구리 PTH 비아를 형성하는 패널 도금 방법을 도시하고 있다. 도20에 도시된 바와 같이, 기판(206)의 제1 표면(254)에 제1 구리층(252)이 배치되고, 기판(206)의 제2 표면(258)에 제2 구리층(256)이 배치되었다. 그리고, 도21에 도시된 바와 같이, 제2 구리층(252), 기판(206) 및 제2 구리층(256)을 통하여 홀(262)이 형성된다. 그후, 도22에 도시된 바와 같이, 이 기술분야에서 주지된 것과 같은, 구리 전기 도금 공정이 뒤따르는 비전해 구리 도금 기술을 이용하여, 홀(262)의 측벽(266)에 구리 측벽층(262)이 형성된다. 그리고, 도23에 도시된 바와 같이, 홀(262)과 제1구리층(252) 및 제2 구리층(262)의 일부에 레지스트층(252)이 패터닝된다. 그리고 나서, 도24에 도시된 바와 같이, 제1 구리층(252) 및 제2 구리층(256)이 에칭되고, 레지스트층(268)이 제거되어 PTH 비아(218)를 형성된다.
인터포저(204)의 제조는 패키지의 비용을 증가시키는 여러 공정 단계를 필요로 한다. 특히, PTH 비아(218)의 형성은 여러 가지 시간-집약적인 공정 단계를 갖는다. 그러므로, PTH 비아를 형성할 필요성을 제거할 수 있는 제조 기술 및 인터포저를 설계하는 것이 유리할 것이다.
본 발명은 도전 기판을 제조하기 위한 장치 및 방법에 관한 것으로, 특히, 인터포저(interposer)로 사용될 수 있는, 도전 물질층과 유전 물질층을 교번적으로 형성되는 적층 기판(laminated substrate)에 관한 것이다.
도1은 본 발명에 따른 병렬 도전 평면 기판 블록의 사시도.
도2는 본 발명에 따른 도1의 병렬 평면 기판 블록의 단면도.
도3은 본 발명에 따른 도1의 블록에서 커팅된 병렬 평면 기판의 사시도.
도4는 본 발명에 따른 병렬 평면 기판의 단면도.
도5 내지 도12는 본 발명에 따른 병렬 평면 기판을 이용한 인터포저 형성 방법을 도시한 단면도.
도13은 본 발명에 따른 마이크로 전자 패키지의 단면도.
도14는 본 발명에 따른 제1 교번 기판층의 사시도.
도15는 본 발명에 따른 제2 교번 기판층의 사시도.
도16은 본 발명에 따른, 도14의 제1 교번 기판층 및 도15의 제2 교번 기판층을 포함한 블록으로부터 커팅된 교번 병렬 평면 기판의 사시도.
도17은 본 발명에 따른 마이크로 전자 패키지의 단면도.
도18은 종래 기술에 따른 마이크로 전자 패키지의 단면도.
도19는 종래 기술에 따른 도18의 인터포저 및 상부 및 하부 트레이스 망을 통과하는 PTH 비아의 단면도.
도20 내지 도24는 종래 기술에 따른 PTH 비아 제조 방법을 도시한 단면도.
발명의 요약
교번적으로 형성되는 실질적으로 평면인 다수의 유전 물질층과 도전 물질층, 및 제1 표면 및 제2 표면을 갖는 마이크로 전자 기판이 기재되어 있다. 여기서, 상기 유전 물질층과 기판 도전 물질층은 상기 제1 표면과 상기 제2 표면 사이에서 실질적으로 직각으로 확장된다.
다음의 상세한 설명에서, 본 발명이 실시될 수 있는 특정 실시예를 예시적으로 도시한 첨부 도면이 참조된다. 이 실시예들은 이 기술 분야의 통상의 지식을 가진 자가 본 발명을 실시할 수 있을만큼 충분히 상세하게 기재되어 있다. 본 발명의 다양한 실시예들이 반드시 상호 배타적인 것은 아니라는 것이 이해될 것이다. 예를 들면, 여기서 기재된 일실시예와 관련된 특정 형태, 구조 또는 특징들이, 본 발명의 사상 및 범위에서 벗어나지 않는 한, 다른 실시예에서도 구현될 수 있다. 또한,각각의 실시예 내의 개별 구성요소들의 위치 또는 배열은 본 발명의 사상 및 범위에서 벗어나지 않고 수정될 수 있다는 이해되어야 한다. 그러므로, 다음의 상세한 설명은 제한적인 의미로 취해진 것이 아니며, 본 발명의 범위는 청구범위에서 주장된 것에 대한 등가물의 전 범위에 걸쳐 적절히 해석된 청구범위에 의해서만 정의된다. 도면에서, 동일한 참조 번호는 동일하거나 유사한 기능을 언급한다. 또한, 도면은 본 발명을 일정 비율로 도시한 것이 아니라, 단지 본 발명의 포괄적인 개념을 예시한 것이다.
도1은 본 발명에 따른 병렬 평면 기판 블록(parallel plane substrate block)(100)을 도시하고 있다. 병렬 평면 기판 블록(100)은 기판 유전 물질층(102) 및 기판 도전 물질층(104)을 포함한다. 기판 유전 물질층(102)은, 이에 제한되지는 않지만, 충전 에폭시 수지(filled epoxy resin), FR4, 폴리이미드, 비스벤조시클로부텐, 세라믹 물질 등을 포함할 수 있다. 기판 도전 물질층(104)은, 이에 제한되지는 않지만, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 텅스텐, 텅스텐 합금 등을 포함할 수 있다. 병렬 평면 기판 블록(100)은 약 2" 내지 12" 두께(106), 높이(107) 및 깊이(108)로 이루어지는 것이 바람직하다.
도2에 도시된 바와 같이, 기판 블록(100)은 제1 기판 유전 물질층(1021)이 제공되고, 상기 제1 기판 유전 물질층(1021) 위에 제1 기판 도전 물질층(1041)을 배치함으로써 형성된다. 제2 기판 유전 물질층(1022)이 제1 기판 도전 물질층(1041) 위에 배치되고, 제2 기판 도전 물질층(1042)이 제2 기판 유전 물질층(1022) 위에 배치된다. 요구된 수의 기판 유전 물질층(102n) 및 요구된 수의 기판 도전 물질층(104n-1)이 형성될 때까지 이 공정이 반복된다. 이것은 유전 및 도전 물질층의 적층(lamination)인 기판 블록의 형성을 가져온다. 물론, 각 기판 유전 물질층(102)은 다수의 유전 물질층을 포함할 수 있고, 각 기판 도전 물질층(104)은 다수의 도전 물질층을 포함할 수 있다는 것이 이해되어야 한다.
25층 블록(12층의 구리 포일 및 13층의 충전 에폭시 수지)을 형성하기 위해, 충전 에폭시 수지가 그 위에 배치된 얇은 구리 포일과 함께 반복된 순차 적층으로 증착된다. 이후에, 25층 블록은 이 기술분야에서 통상의 지식을 가진 자에게는 주지된 적층 공정으로 압축된다. 그리고 나서, 병렬 평면 기판 블록(100)을 형성하기 위해, 각각의 25층 블록이 차례로 정렬되고, 서로 적층된다. 25보다 크거나 작은 수의 블록층으로 적층하는 다른 방법도 가능하다. 적층 동안에 필요한 결정적인 요인은 블록에 포함된 다수의 층 사이에 일정하고, 적절히 제어되는 유전 물질 두께를 유지하는 것이다.
도3에 도시된 바와 같이, 기판 블록(100)은 병렬 평면 기판(100)을 형성하기 위해, 적층된 기판 유전 물질층(102) 및 기판 도전 물질층(104)에 직각으로 슬라이싱된다. 이러한 방식으로 병렬 평면 기판(110)을 슬라이싱하는 것은, 병렬 평면 기판(110)의 제1 표면(116)으로부터 병렬 평면 기판(110)의 마주보는 제2 표면(130)(도5 참조)까지 확장되는 각각의 기판 유전 물질층(102) 및 각각의 기판 도전 물질층(104)을 생성한다. 슬라이싱은, 이에 제한되지는 않지만, 다이아몬드 톱 및 물톱과 같은, 이 기술분야에서 알려진 적절한 커팅 장치로 이루어진다. 병렬 평면 기판(110)은 0.5 mm 내지 3 mm 사이의 두께를 갖는 것이 바람직하며, 약 1 mm가 가장 바람직하다. 도4에 도시된 바와 같이, 병렬 평면 기판(110)은, 이 기술분야에서 주지된 바와 같이, 50 밀 피치 볼 그리드 어레이 패키지 형성을 돕기 위해, 기판 도전 물질층(104)이 약 0.3175 mm(12.5 밀) 피치 "A"로 이루어지도록 설계되는 것이 바람직하다. 기판 유전 물질층(102)은 약 0.2825 mm(11.12 밀) 두께 "B"를 가지며, 기판 도전 물질층(104)는 약 0.035 mm(1.38 밀) 두께 "C"를 갖는 것이 바람직하다.
병렬 평면 기판(110)은 인터포저에서 기판 코어로서 사용될 수 있다. 도5 내지 도12는 이러한 인터포저의 제조를 도시하고 있다. 도5에 도시된 바와 같이, 병렬 평면 기판의 제1 표면(116) 상의 요구된 위치에 적어도 하나의 도전 랜드(111)가 형성된다. 도전 랜드(111)는 각각의 해당 기판 도전 물질층(104)에 실질적으로 직각 방향으로 접촉된다. 도전 랜드(111)는 이 기술분야에서 주지된 기술을 이용하여 형성될 수 있다. 도전 랜드(111)는 주지된 패널 도금 기술을 이용하여 구리로 형성되는 것이 바람직하다.
도6에 도시된 바와 같이, 병렬 평면 기판의 제1 표면(116) 및 도전 랜드(111) 위에 제1 유전 물질층(114)이 배치된다. 도7에 도시된 바와 같이, 제1 유전 물질층(114)을 관통하여 적어도 하나의 비아(118)가 형성되어, 적어도 하나의 기판 도전 물질층(104)의 적어도 일부가 노출된다. 비아(118)는, 이에 제한되지는 않지만, 레이저 드릴링 및 에칭을 포함한 주지된 기술을 이용하여 형성될 수 있다.
그리고 나서, 도8에 도시된 바와 같이, 제1 유전 물질층(114)에 제1 레지스트층(122)이 패터닝된다. 그리고 나서, 도9에 도시된 바와 같이, 패터닝된 제1 레지스트층(122)으로 덮여지지 않은 제1 유전 물질층(114)의 부분들 위에 적어도 하나의 제1 유전 트레이스(124)가 형성되고, 제1 유전 물질층(114)을 통해 확장되어, 각각의 기판 도전 물질층(104)에 접촉된다. 도10에 도시된 바와 같이, 제1 유전 물질층(114) 및 제1 도전 트레이스(124) 위에 제2 유전 물질층(114')이 배치된다. 도11에 도시된 바와 같이, 앞서 설명된 방식으로, 패터닝된 제2 레지스트층(122')을 이용하여 제2 유전 물질층(114')에 적어도 하나의 제2 도전 트레이스(124')가 형성된다. 제2 도전 트레이스(124')는 제2 유전 물질층(114')을 통해 확장되어, 각각의 제1 유전 트레이스(124)에 접촉된다. 제2 레지스터층(122') 및 제2 도전 트레이스(124') 위에 제3 유전 물질층(114")이 배치된다. 패터닝된 제3 레지스트층(122")을 이용하여 제1 솔더볼 랜드(126)(그 위에 배치된 솔더(129)를 가진 트레이스(127)로 도시됨)가 형성되어, 제3 유전 물질층(114")을 통해 확장된다. 제3 레지스트층(122") 위에 제1 솔더 레지스트(128)가 형성되어, 제1 솔더볼 랜드(126)를 둘러싸고, 이에 따라, 상부 트레이스 망(144)가 형성된다. 물론, 각각의 제1 레지스트층(122), 제2 레지스트층(122') 및 제3 레지스트층(122")이 제거될 수 있다는 것이 이해될 것이다.
도12에 도시된 바와 같이, 상부 트레이스 망(144)과 유사한 방식으로, 도전 랜드(131), 제1, 제2 및 제3 유전 물질층(132, 132', 132"), 제1, 제2 및 제3 레지스트층(134, 134', 134") 및 제1, 제2 및 제3 도전 트레이스(136, 136', 136")를 가진 하부 트레이스 망(146)이 병렬 평면 기판의 제2 표면(130)에 형성되는데, 여기서, 제3 도전 트레이스(136")를 이용하여 제2 솔더볼 랜드(142)가 형성되고, 제3 레지스트층(134") 및 제3 도전 트레이스(136")의 일부 위에 제2 솔더 레지스트(138)가 형성되어, 제2 솔더볼 랜드(142)를 둘러싼다. 그 결과, 도12에 도시된 바와 같은 인터포저(148)가 생성된다. 물론, 3개의 유전 물질층 및 도전 트레이스가 도시되었지만, 본 발명은 이것으로 제한되지 않는다는 것이 이해되어야 한다. 3보다 크거나 작은 수의 층들이 존재할 수 있다.
상부 트레이스 망(144)의 제1 도전 트레이스(124)는 (그 사이에 전기적인 통신이 요구되는) 하부 트레이스 망(146)의 대응하는 제1 도전 트레이스(136)와 수직으로 정렬될 필요는 없다는 것을 알 수 있다. 상부 트레이스 망(144)의 제1 도전 트레이스(114) 및 하부 트레이스 망(146)의 대응하는 제1 도전 트레이스(136)는 단지 기판 도전 물질층(104)의 길이(도12에 대해 직각)를 따르는 어느 곳에라도 공통 기판 도전 물질층(104)에 접촉되면 된다. 마이크로 전자 다이(152)의 콘택(156)과 상부 트레이스 망(144)의 제1 솔더볼 랜드(126)(도12 참조) 사이에 소형 솔더볼(154)이 확장된다. 하부 트레이스 망(146)의 제2 솔더볼 랜드(142)(도12 참조)에 외부 콘택(158)(솔더볼로 도시됨)이 형성된다. 물론, 본 발명은, 도13에 도시된 바와 같이, 솔더볼(154)을 통해 접속되는 마이크로 전자 다이(152)로 제한되지는 않는다. 마이크로 전자 다이(152)는 와이어 본드를 통해 접속될 수 있거나, 또는 이 기술분야에서 통상의 지식을 가진 자에게는 잘 알려진 다른 접속 기술을 통해 접속될 수 있다.
물론, 도13에 도시된 것과 같이, 다수의 마이크로 전자 다이가 개별 패키지를 형성하기 위해 잘라지는 대형 병렬 평면 기판(110)에서 분리된 상부 트레이스 망에 접속될 수 있다는 것이 이해될 것이다.
본 발명은 전체 층을 통해 전도되는 기판 도전 물질층(104)에 제한되지는 않는다. 예를 들면, 본 발명의 일실시예는, 도14에 도시된 바와 같이, 제1 간헐 도전 물질층(160)일 수 있다. 제1 간헐 도전 물질층(160)은, 예를 들면, 약 0.1651 mm(6.5 밀) 폭(166)의 (구리와 같은) 도전 물질(162)과, 약 0.1524 mm(6.0 밀) 폭(168)의 (충전 에폭시 수지와 같은) 유전 물질(164) 섹션이 교번적으로 형성된 (FR4 또는 BT 수지 기판과 같은) 유전체 기판(165)을 포함한다. 제1 간헐 도전 물질층(160) 자체는 약 0.3175 mm 두께(170)가 될 수 있다. 제1 간헐 도전 물질층(160)은, 이 기술분야에서 주지된 바와 같이, 표준 인쇄 회로 기판 제조 장비를 이용하여 단일층 인쇄 회로 기판이 제조되는 것과 동일한 방식으로 제조될 수 있다. 보여지는 바와 같이, 기판 제조시 간헐 도전 물질층(160)의 사용은 도3에 도시된 실시예와 같이 전도판이 아니라 기판을 통해 확장되는 분리된 도전 비아를 생성하게 한다.
또한, 도전 물질 폭(166) 또는 유전 물질 폭(168)이 변경될 수 있다. 도15에 도시된 바와 같이, 제2 간헐 도전 물질층(176)을 형성하기 위해, 예를 들면, 약 16.9 mm(665.4 밀) 폭(174)인 넓은 섹션의 도전 물질(172)이, 도14에 기재된 것과 같은, 교번적으로 형성된 도전 물질(162)과 유전 물질(164)의 가운데에 만들어질 수 있다. 넓은 섹션의 도전 물질(172)은 전원을 전달하는데 사용될 수 있고(최종 어셈블리에서 마이크로 전자 다이 아래에 직접 위치되는 것이 바람직함), 도전 물질(162) 부분은 전자 신호를 전달하는데 사용될 수 있다.
도16은 도14 및 도15에 도시된 것과 같은 제1 간헐 도전 물질층(160) 및 제2 간헐 도전 물질층(176)을 포함하였고, 평면 도전 물질층(182)(도1 내지 도13의 기판 도전 물질층과 유사함)을 포함할 수 있는 기판 블록(80)으로부터 잘라진 기판(178)의 사시도를 도시하고 있다. 제1 간헐 도전 물질층(160), 제2 간헐 도전 물질층(176) 및 평면 도전 물질층(182)은 유전 물질층(184)에 의해 분리된다.
도17에 도시된 바와 같이, (도12에 도시된 것과 같은 인터포저(148)와 유사한) 인터포저(192)를 제조하기 위해, 도16에 도시된 것과 유사한 기판(195)에 상부 트레이스 망(186) 및 하부 트레이스 망(188)을 형성함으로써, 마이크로 전자 패키지(190)가 제조될 수 있다. 마이크로 전자 다이(194)는 소형 솔더볼(196)을 통해 상부 트레이스 망(186)에 접착되어 전기적으로 접촉된다. 소형 솔더볼(196)은 마이크로 전자 다이(194) 상의 콘택(197)과 상부 트레이스 망(184) 사이에 확장된다. 하부 트레이스 망(188)에 외부 콘택(198)(솔더볼로 도시됨)이 형성된다.
본 발명에 따르면, 서로 근접한 다수의 병렬 평면의 배치로 인해, 전원 공급을 위해 마이크로 전자 다이에 공급된 전류는, 통상적인 PTH를 갖는 표준 다층 패키지에서 보다 낮은 인덕턴스와 낮은 저항값의 경로를 따른다. 또한, 병렬 평면 코어를 통과하는 신호 트레이스는 PTH를 갖는 표준 다층 패키지보다 우수한 방식으로 서로로부터 보호된다. 도16에 도시된 바와 같이, 이것은 병렬 평면 코어를 통과하는 신호 트레이스가 접지 또는 공급 전압 레벨 중 하나를 갖는 기준 평면에 의해 모두 4개의 측면으로 둘러싸인다는 사실로부터 발생된다. 이러한 분리는 PTH를 갖는 표준 다층 패키지에서는 불가능하다.
본 발명의 실시예들이 상세히 설명되었지만, 본 발명의 사상 및 범위에서 벗어나지 않는 한, 첨부된 청구범위에 의해 정의되는 본 발명은 상기의 상세한 설명에 제시된 것으로 제한되지 않고, 많은 변형들이 가능하다는 것이 이해되어야 한다.
Claims (25)
- 교번적으로 형성되는 실질적으로 평면인 다수의 기판 유전 물질층과 기판 도전 물질층; 및제1 표면 및 제2 표면 - 여기서, 상기 교번적으로 형성되는 다수의 기판 유전 물질층과 기판 도전 물질층은 상기 제1 표면과 상기 제2 표면 사이에서 실질적으로 직각으로 확장됨 -을 포함하는 마이크로 전자 기판.
- 제1항에 있어서,상기 기판 유전 물질층은 충전 에폭시 수지, FR4 물질, 폴리이미드 및 비스벤조시클로부텐(bisbenzocyclobutene)으로 구성되는 그룹에서 선택되는마이크로 전자 기판.
- 제1항에 있어서,상기 기판 도전 물질층은 구리, 알루미늄 및 그것의 합금으로 구성되는 그룹에서 선택되는마이크로 전자 기판.
- 제1항에 있어서,상기 기판 도전 물질층은 적어도 하나의 연속적인 도전 물질층을 포함하는마이크로 전자 기판.
- 제1항에 있어서,상기 기판 도전 물질층은 적어도 하나의 간헐적인 도전 물질층을 포함하는마이크로 전자 기판.
- 제5항에 있어서,상기 적어도 하나의 간헐적인 도전 물질층은 교번적으로 형성되는 도전 물질섹션과 유전 물질 섹션을 포함하는마이크로 전자 기판.
- 제1 표면 및 제2 표면을 가지며, 교번적으로 형성되는 실질적으로 평면인 다수의 기판 유전 물질층과 기판 도전 물질층을 포함하는 기판 - 여기서, 각각의 기판 유전 물질층과 각각의 기판 도전 물질층은 상기 기판의 제1 표면과 제2 표면 사이에서 실질적으로 직각으로 확장됨 - ; 및상기 기판의 제1 표면 및 상기 제2 표면 중 적어도 하나에 배치되는 트레이스 망(trace network)을 포함하는 마이크로 전자 장치.
- 제7항에 있어서,상기 트레이스 망은 상기 기판의 제1 표면에 배치되는 적어도 하나의 유전층을 포함하고, 또한, 적어도 하나의 기판 도전 물질층과 접촉하기 위해, 상기 적어도 하나의 제1 표면 유전층에 배치되어 확장되는 적어도 하나의 도전 트레이스를 더 포함하는마이크로 전자 장치.
- 제8항에 있어서,상기 기판의 제2 표면에 배치되는 트레이스 망을 더 포함하고,여기서, 상기 트레이스 망은, 적어도 하나의 기판 도전 물질층과 접촉하기 위해, 상기 적어도 하나의 제2 표면 유전층에 배치되고, 상기 적어도 하나의 제2 표면 유전층을 통해 확장되는 적어도 하나의 도전 트레이스를 포함하는마이크로 전자 장치.
- 제7항에 있어서,상기 기판 유전 물질층은 충전 에폭시 수지, FR4 물질, 폴리이미드 및 비스벤조시클로부텐으로 구성되는 그룹에서 선택되는마이크로 전자 장치.
- 제7항에 있어서,상기 기판 도전 물질층은 구리, 알루미늄 및 그것의 합금으로 구성되는 그룹에서 선택되는마이크로 전자 장치.
- 제7항에 있어서,상기 기판 도전 물질층은 적어도 하나의 연속적인 도전 물질층을 포함하는마이크로 전자 장치.
- 제7항에 있어서,상기 기판 도전 물질층은 적어도 하나의 간헐적인 도전 물질층을 포함하는마이크로 전자 장치.
- 제13항에 있어서,상기 적어도 하나의 간헐적인 도전 물질층은 교번적으로 형성되는 도전 물질 섹션과 유전 물질 섹션을 포함하는마이크로 전자 장치.
- 블록을 형성하기 위해 실질적으로 평면인 다수의 유전 물질층과 도전 물질층을 교번적으로 적층(layering)하는 단계; 및상기 블록으로부터 상기 평면 유전 물질층과 상기 도전 물질층에 직각으로 섹션을 슬라이싱(slicing)하는 단계를 포함하는 마이크로 전자 기판 제조 방법.
- 제15항에 있어서,상기 도전 물질층을 적층하는 단계는 적어도 하나의 연속적인 도전 물질층을 적층하는 단계를 포함하는마이크로 전자 기판 제조 방법.
- 제15항에 있어서,상기 도전 물질층을 적층하는 단계는 적어도 하나의 간헐적인 도전 물질층을 적층하는 단계를 포함하는마이크로 전자 기판 제조 방법.
- 제17항에 있어서,상기 적어도 하나의 간헐적인 도전 물질층을 적층하는 단계는 교번적으로 형성되는 도전 물질 섹션과 유전 물질 섹션을 갖는 상기 적어도 하나의 간헐적인 도전 물질층을 적층하는 단계를 포함하는마이크로 전자 기판 제조 방법.
- 블록을 형성하기 위해 실질적으로 평면인 다수의 유전 물질층과 도전 물질층을 교번적으로 적층하는 단계;제1 표면 및 제2 표면을 갖는 기판을 제공하기 위해, 상기 블록으로부터 상기 평면 유전 물질층과 상기 도전 물질층에 직각으로 섹션을 슬라이싱하는 단계; 및상기 기판의 제1 표면 및 제2 표면 중 적어도 하나에 트레이스 망을 배치하는 단계를 포함하는 마이크로 전자 장치 제조 방법.
- 제19항에 있어서,상기 트레이스 망을 배치하는 단계는 상기 기판의 제1 표면에 적어도 하나의 유전층을 배치하는 단계를 포함하고, 또한, 적어도 하나의 기판 도전 물질층과 접촉하기 위해, 상기 적어도 하나의 제1 표면 유전층에 배치되어 확장되는 적어도 하나의 도전 트레이스를 배치하는 단계를 더 포함하는마이크로 전자 장치 제조 방법.
- 제20항에 있어서,적어도 하나의 기판 도전 물질층과 접촉하기 위해, 상기 적어도 하나의 제2 표면 유전층에 배치되고, 상기 적어도 하나의 제2 표면 유전층을 통해 확장되는 적어도 하나의 도전 트레이스를 포함하는 상기 기판의 제2 표면에 제2 트레이스 망을배치하는 단계를 더 포함하는 마이크로 전자 장치 제조 방법.
- 제19항에 있어서,상기 트레이스 망에 접착되는 적어도 하나의 마이크로 전자 다이를 접착하는 단계를 더 포함하는 마이크로 전자 장치 제조 방법.
- 제19항에 있어서,상기 도전 물질층을 적층하는 단계는 적어도 하나의 연속적인 도전 물질층을 적층하는 단계를 포함하는마이크로 전자 장치 제조 방법.
- 제19항에 있어서,상기 도전 물질층을 적층하는 단계는 적어도 하나의 간헐적인 도전 물질층을 적층하는 단계를 포함하는마이크로 전자 장치 제조 방법.
- 제19항에 있어서,상기 적어도 하나의 간헐적인 도전 물질층을 적층하는 단계는 교번적으로 형성되는 도전 물질 섹션과 유전 물질 섹션을 갖는 상기 적어도 하나의 간헐적인 도전 물질층을 적층하는 단계를 포함하는마이크로 전자 장치 제조 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/741,206 US6563210B2 (en) | 2000-12-19 | 2000-12-19 | Parallel plane substrate |
US09/741,206 | 2000-12-19 | ||
PCT/US2001/044788 WO2002051222A2 (en) | 2000-12-19 | 2001-11-15 | Parallel plane substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030064423A true KR20030064423A (ko) | 2003-07-31 |
KR100550298B1 KR100550298B1 (ko) | 2006-02-08 |
Family
ID=24979788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037008164A KR100550298B1 (ko) | 2000-12-19 | 2001-11-15 | 병렬 평면 기판 |
Country Status (11)
Country | Link |
---|---|
US (2) | US6563210B2 (ko) |
EP (1) | EP1344435B1 (ko) |
JP (1) | JP2004527898A (ko) |
KR (1) | KR100550298B1 (ko) |
CN (1) | CN1543757A (ko) |
AT (1) | ATE395807T1 (ko) |
AU (1) | AU2002228674A1 (ko) |
DE (1) | DE60134042D1 (ko) |
HK (1) | HK1058283A1 (ko) |
MY (1) | MY123629A (ko) |
WO (1) | WO2002051222A2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW566796U (en) * | 2003-03-12 | 2003-12-11 | Unimicron Technology Corp | Standard printed circuit board core |
US7566960B1 (en) * | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
DE102004050476B3 (de) * | 2004-10-16 | 2006-04-06 | Infineon Technologies Ag | Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte |
WO2007004658A1 (ja) * | 2005-06-30 | 2007-01-11 | Ibiden Co., Ltd. | プリント配線板 |
CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
TWI382502B (zh) * | 2007-12-02 | 2013-01-11 | Univ Lunghwa Sci & Technology | 晶片封裝之結構改良 |
JP5257518B2 (ja) * | 2009-08-28 | 2013-08-07 | 株式会社村田製作所 | 基板製造方法および樹脂基板 |
US8963013B2 (en) | 2010-12-07 | 2015-02-24 | Masud Beroz | Three dimensional interposer device |
FR2976720A1 (fr) | 2011-06-15 | 2012-12-21 | St Microelectronics Sa | Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant |
US20130319759A1 (en) * | 2012-05-31 | 2013-12-05 | General Electric Company | Fine-pitch flexible wiring |
US10003149B2 (en) | 2014-10-25 | 2018-06-19 | ComponentZee, LLC | Fluid pressure activated electrical contact devices and methods |
US10025047B1 (en) | 2017-04-14 | 2018-07-17 | Google Llc | Integration of silicon photonics IC for high data rate |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1765083A1 (de) | 1968-03-29 | 1971-07-01 | Siemens Ag | Verfahren zum Herstellen von Traegern zum Aufnehmen und Verbinden elektrischer Bauelemente |
DE1930642A1 (de) | 1969-06-18 | 1971-01-07 | Siemens Ag | Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente |
JPS5987893A (ja) | 1982-11-12 | 1984-05-21 | 株式会社日立製作所 | 配線基板とその製造方法およびそれを用いた半導体装置 |
DE3709770A1 (de) | 1987-03-25 | 1988-10-13 | Ant Nachrichtentech | Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren |
JPH01124296A (ja) | 1987-11-09 | 1989-05-17 | Hitachi Chem Co Ltd | 配線板の製造法 |
US5363275A (en) * | 1993-02-10 | 1994-11-08 | International Business Machines Corporation | Modular component computer system |
US6353540B1 (en) * | 1995-01-10 | 2002-03-05 | Hitachi, Ltd. | Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board. |
JPH10270809A (ja) | 1997-03-28 | 1998-10-09 | Hoya Corp | 配線基板およびその製造方法 |
US6075427A (en) * | 1998-01-23 | 2000-06-13 | Lucent Technologies Inc. | MCM with high Q overlapping resonator |
JPH11233917A (ja) | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | 積層基板の製造方法 |
US6379781B1 (en) | 1998-05-06 | 2002-04-30 | Ngk Insulators, Ltd. | Printed circuit board material and method of manufacturing board material and intermediate block body for board material |
US6165892A (en) * | 1998-07-31 | 2000-12-26 | Kulicke & Soffa Holdings, Inc. | Method of planarizing thin film layers deposited over a common circuit base |
-
2000
- 2000-12-19 US US09/741,206 patent/US6563210B2/en not_active Expired - Lifetime
-
2001
- 2001-11-15 AU AU2002228674A patent/AU2002228674A1/en not_active Abandoned
- 2001-11-15 JP JP2002552383A patent/JP2004527898A/ja active Pending
- 2001-11-15 DE DE60134042T patent/DE60134042D1/de not_active Expired - Lifetime
- 2001-11-15 KR KR1020037008164A patent/KR100550298B1/ko not_active IP Right Cessation
- 2001-11-15 CN CNA018206271A patent/CN1543757A/zh active Pending
- 2001-11-15 EP EP01989795A patent/EP1344435B1/en not_active Expired - Lifetime
- 2001-11-15 AT AT01989795T patent/ATE395807T1/de not_active IP Right Cessation
- 2001-11-15 MY MYPI20015248A patent/MY123629A/en unknown
- 2001-11-15 WO PCT/US2001/044788 patent/WO2002051222A2/en active IP Right Grant
-
2003
- 2003-02-21 US US10/371,256 patent/US6632734B2/en not_active Expired - Lifetime
-
2004
- 2004-02-11 HK HK04100905A patent/HK1058283A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
MY123629A (en) | 2006-05-31 |
JP2004527898A (ja) | 2004-09-09 |
US6563210B2 (en) | 2003-05-13 |
HK1058283A1 (en) | 2004-05-07 |
EP1344435B1 (en) | 2008-05-14 |
WO2002051222A3 (en) | 2003-02-06 |
KR100550298B1 (ko) | 2006-02-08 |
ATE395807T1 (de) | 2008-05-15 |
US20030127742A1 (en) | 2003-07-10 |
WO2002051222A2 (en) | 2002-06-27 |
US6632734B2 (en) | 2003-10-14 |
AU2002228674A1 (en) | 2002-07-01 |
CN1543757A (zh) | 2004-11-03 |
EP1344435A2 (en) | 2003-09-17 |
DE60134042D1 (de) | 2008-06-26 |
US20020074644A1 (en) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297460B1 (en) | Multichip module and method of forming same | |
US6861284B2 (en) | Semiconductor device and production method thereof | |
US7377033B2 (en) | Method of making circuitized substrate with split conductive layer and information handling system utilizing same | |
KR101680593B1 (ko) | 내장형 칩 패키지 구조물 | |
EP1981321A2 (en) | Circuitized substrate assembly with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
US20180130761A1 (en) | Semiconductor package, manufacturing method thereof, and electronic element module using the same | |
US7216422B2 (en) | Method of forming a capacitor assembly in a circuit board | |
US7750650B2 (en) | Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry | |
KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
JP3562568B2 (ja) | 多層配線基板 | |
KR100550298B1 (ko) | 병렬 평면 기판 | |
US20120307466A1 (en) | Component-embedded substrate | |
JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
KR102281452B1 (ko) | 전자부품 내장 인쇄회로기판 및 그 제조방법 | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
KR100743020B1 (ko) | 패키지용 인쇄회로기판 및 그 제조방법 | |
KR100509974B1 (ko) | 인쇄회로기판의 제조방법 | |
JPH06152137A (ja) | 多層プリント板構造 | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
JP2004311846A (ja) | 配線基板およびその製造方法 | |
KR20150049165A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090202 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |