KR20150049165A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20150049165A
KR20150049165A KR1020130129372A KR20130129372A KR20150049165A KR 20150049165 A KR20150049165 A KR 20150049165A KR 1020130129372 A KR1020130129372 A KR 1020130129372A KR 20130129372 A KR20130129372 A KR 20130129372A KR 20150049165 A KR20150049165 A KR 20150049165A
Authority
KR
South Korea
Prior art keywords
insulating film
circuit pattern
via hole
base substrate
land
Prior art date
Application number
KR1020130129372A
Other languages
English (en)
Inventor
타카유키 하재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130129372A priority Critical patent/KR20150049165A/ko
Publication of KR20150049165A publication Critical patent/KR20150049165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 본 발명의 일 측면에 따르면, 베이스 기판; 상기 베이스 기판의 일면 또는 양면에 형성되는 제1 회로패턴; 상기 베이스 기판의 상기 제1 회로패턴과 동일한 표면에 형성되고, 상기 제1 회로패턴에 전기적으로 연결되는 비아 랜드; 일면에 상기 제1 회로패턴 및 상기 비아 랜드가 배치되도록 상기 베이스 기판에 적층되는 절연필름; 상기 비아 랜드에 상응하는 위치에서 상기 절연필름을 관통하여 형성되고, 상기 절연필름의 깊이 방향을 따라 일정한 단면적을 가지는 비아 홀; 상기 절연필름의 타면에 형성되는 제2 회로패턴; 및 상기 비아 홀에 형성되고, 상기 비아 랜드와 상기 제2 회로패턴을 전기적으로 연결하는 도전성 비아를 포함하는 인쇄회로기판이 제공된다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARDS AND MANUFACTURING METHODS THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 칩의 고밀도화 및 신호 전달 속도의 고속화에 대응하기 위한 기술로서, 종래 와이어 본딩 실장이나 CSP(Chip Scale Package) 실장을 대신하여 플립 칩 본딩 실장에 대한 요구가 높아지고 있다.
플립 칩 본딩 실장에는 신뢰성이 높은 고밀도의 기판이 요구된다. 하지만, 기판 사양이 반도체 칩의 고밀도화에 따라가지 못하는 것이 현실이다. 기판에 요구되는 사양은 이에 실장되는 반도체 칩의 사양과 밀접한 관련이 있다. 예를 들어, 휴대형 디지털 기기에서는 전자부품의 고기능화, 소형화, 박형화 및 경량화 추세에 따라, 미세회로, 미세피치 범프, 미세피치 비아, 낮은 임피던스 구조를 적은 비용으로 구현할 수 있어야 한다.
특히, 다층 기판의 층간 접속은 비아(via)에 의해 이루어지는데, 반도체 패키지 기판과 같은 고밀도의 다층 기판에서는 층간 접속 비아 홀(BVH, Blind Via Hole)의 개수가 증가하기 때문에, 생산성 및 경제성 제고 측면에서 층간 접속 비아 홀의 가공 방법을 개선하기 위한 노력이 요구된다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2012-0040892호(2012.04.30, 인쇄회로기판 및 그의 제조 방법)에 개시되어 있다.
본 발명의 실시예들은 절연필름이 베이스 기판에 적층되기 이전에 절연필름에 층간 접속 비아 홀(BVH, Blind Via Hole)을 관통하여 형성하는 인쇄회로기판 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 일 측면에 따르면, 베이스 기판; 상기 베이스 기판의 일면 또는 양면에 형성되는 제1 회로패턴; 상기 베이스 기판의 상기 제1 회로패턴과 동일한 표면에 형성되고, 상기 제1 회로패턴에 전기적으로 연결되는 비아 랜드; 일면에 상기 제1 회로패턴 및 상기 비아 랜드가 배치되도록 상기 베이스 기판에 적층되는 절연필름; 상기 비아 랜드에 상응하는 위치에서 상기 절연필름을 관통하여 형성되고, 상기 절연필름의 깊이 방향을 따라 일정한 단면적을 가지는 비아 홀; 상기 절연필름의 타면에 형성되는 제2 회로패턴; 및 상기 비아 홀에 형성되고, 상기 비아 랜드와 상기 제2 회로패턴을 전기적으로 연결하는 도전성 비아를 포함하는 인쇄회로기판이 제공된다.
상기 절연필름은 비감광성 절연필름일 수 있다.
본 발명의 다른 측면에 따르면, 제1 회로패턴과 비아 랜드가 형성되는 베이스 기판을 준비하는 단계; 상기 비아 랜드에 상응하는 위치에 비아 홀이 관통하여 형성되는 절연필름을 준비하는 단계; 상기 베이스 기판에 상기 절연필름을 적층하는 단계; 및 상기 비아 홀 및 상기 절연필름에 각각 도전성 비아 및 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.
상기 비아 홀은 상기 절연필름이 상기 베이스 기판에 적층되기 이전에 형성될 수 있다.
상기 비아 홀은 레이저 드릴 가공, 기계적 드릴 가공 또는 펀치 가공에 의해 형성될 수 있다.
상기 비아 홀은 상기 절연필름을 복수 개로 적층한 상태에서 일괄적으로 관통하여 형성될 수 있다.
상기 절연필름은 감광성 절연필름으로 이루어지고, 상기 비아 홀은 노광 및 현상에 의해 형성될 수 있다.
상기 비아 홀은 상기 절연필름의 깊이 방향을 따라 단면적이 일정하게 형성될 수 있다.
상기 도전성 비아 및 상기 제2 회로패턴을 형성하는 단계는, 상기 비아 홀 및 상기 절연필름에 무전해 도금을 수행함으로써 시드층을 형성하는 단계; 상기 절연필름에 드라이필름을 적층하는 단계; 상기 드라이필름을 기 설정된 패턴으로 노광 및 현상하는 단계; 상기 기 설정된 패턴을 통해 노출된 상기 시드층을 기초로 전해 도금을 수행함으로써 상기 비아 홀 및 상기 절연필름에 각각 상기 도전성 비아 및 상기 제2 회로패턴을 형성하는 단계; 상기 드라이필름을 제거하는 단계; 및 상기 시드층을 제거하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 절연필름이 베이스 기판에 적층된 후에 층간 접속 비아 홀을 형성하는 것과 비교하여, 가공 부족 또는 과잉으로 인한 층간 접속 신뢰성의 문제를 야기하지 않고, 절연필름을 복수 개로 적층한 상태에서 층간 접속 비아 홀을 일괄적으로 관통하여 형성할 수 있기 때문에 가공 시간을 단축하고 가공 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 3은 베이스 기판을 나타낸 도면이다.
도 4는 절연필름에 비아 홀을 가공하는 공정을 나타낸 도면이다.
도 5는 절연필름이 적층된 베이스 기판을 나타낸 도면이다.
도 6은 절연필름에 시드층이 형성된 베이스 기판을 나타낸 도면이다.
도 7은 절연필름에 드라이필름이 적층된 베이스 기판을 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(10)은 베이스 기판(100) 및 절연필름(200)을 포함한다.
베이스 기판(100)은 절연층(110)을 포함한다.
절연층(110)의 일면 또는 양면에는 제1 회로패턴(120) 및 비아 랜드(130)가 형성될 수 있다.
제1 회로패턴(120) 및 비아 랜드(130)는 도전성 물질로 이루어진다.
제1 회로패턴(120)은 소정의 패턴으로 형성되는 전기 회로를 의미한다.
제1 회로패턴(120)은 베이스 기판(100)과 절연필름(200) 사이에 위치함으로써, 내층 회로를 이루게 된다.
비아 랜드(130)는 제1 회로패턴(120)과 동일한 평면상에 형성된다.
비아 랜드(130)는 제1 회로패턴(120) 및 도전성 비아(500)에 전기적으로 연결될 수 있다. 즉, 비아 랜드(130)는 층간 접속을 위한 도전성 비아(500)를 제1 회로패턴(120)에 전기적으로 연결하는 도전성 비아(500)의 안착부로서 기능할 수 있다.
절연필름(200)은 베이스 기판(100)에 적층된다.
그 결과, 절연필름(200)의 일면에는 베이스 기판(100)에 형성되는 제1 회로패턴(120) 및 비아 랜드(130)가 배치된다.
절연필름(200)의 타면, 즉 제1 회로패턴(120) 및 비아 랜드(130)가 배치되지 않은 표면에는 제2 회로패턴(510)이 형성된다.
제2 회로패턴(510)은 소정의 패턴으로 형성되는 전기 회로를 의미한다.
제2 회로패턴(510)은 절연필름(200)의 노출된 타면에 배치됨으로써 외층 회로를 이루게 된다. 반면, 절연필름(200)에 계속하여 빌드 업 하는 경우, 제2 회로패턴(510)은 절연필름(200)과 빌드 업 층 사이에서 내층 회로를 이루게 될 수도 있다.
절연필름(200)에는 층간 접속을 위한 비아 홀(210)이 관통하여 형성된다.
비아 홀(210)은 비아 랜드(130)에 상응하는 위치에서 절연필름(200)을 관통하여 형성된다.
구체적으로는, 절연필름(200)이 베이스 기판(100)에 적층되는 경우, 비아 홀(210)은 비아 랜드(130)의 상부에 배치되도록 형성될 수 있다.
비아 홀(210)은 절연필름(200)의 깊이 방향을 따라 일정한 단면적을 가진다. 이는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에서 후술하는 것처럼, 절연필름(200)이 베이스 기판(100)에 적층되기 이전에, 비아 홀(210)이 절연필름(200)에 형성되기 때문에 가능할 수 있다. 특히, 절연필름(200)이 비감광성인 경우, 복수의 베이스 기판(100)에 각각 사용되는 절연필름(200)을 복수 개로 적층한 상태에서 비아 홀(210)을 일괄적으로 관통하여 형성함으로써, 비아 홀(210)의 가공 시간을 단축하고 가공 비용을 절감할 수 있으며, 가공 설비효율을 향상시킬 수 있다.
비아 홀(210)에는 도전성 비아(500)가 형성된다.
도전성 비아(500)는 절연필름(200)에 의해 상호간에 이격되는 제1 회로패턴(120)과 제2 회로패턴(510) 사이를 전기적으로 연결한다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은 베이스 기판을 준비하는 단계(S100), 비아 홀이 관통하여 형성되는 절연필름을 준비하는 단계(S110), 베이스 기판에 절연필름을 적층하는 단계(S120), 절연필름에 시드층을 형성하는 단계(S130), 절연필름에 드라이필름을 적층하는 단계(S140), 드라이필름을 노광 및 현상하는 단계(S150), 절연필름에 도전성 비아 및 제2 회로패턴을 형성하는 단계(S160), 드라이필름을 제거하는 단계(S170) 및 시드층을 제거하는 단계(S180)를 포함한다.
먼저, 제1 회로패턴과 비아 랜드가 형성되는 베이스 기판을 준비한다(S100).
도 3은 베이스 기판을 나타낸 도면이다.
도 3을 참조하면, 베이스 기판(100)은 절연층(110)을 포함한다.
절연층(110)의 일면 또는 양면에는 제1 회로패턴(120) 및 비아 랜드(130)를 형성한다.
제1 회로패턴(120) 및 비아 랜드(130)는 도전성 물질로 이루어진다.
제1 회로패턴(120)은 소정의 패턴으로 형성되는 전기 회로를 의미한다.
비아 랜드(130)는 제1 회로패턴(120) 및 도전성 비아(500, 도 1 참조)에 전기적으로 연결될 수 있다. 즉, 비아 랜드(130)는 층간 접속을 위한 도전성 비아(500)를 제1 회로패턴(120)에 전기적으로 연결하는 도전성 비아(500)의 안착부로서 기능할 수 있다.
다음으로, 비아 랜드에 상응하는 위치에 비아 홀이 관통하여 형성되는 절연필름을 준비한다(S110).
도 4는 절연필름에 비아 홀을 가공하는 공정을 나타낸 도면이다.
도 4를 참조하면, 절연필름(200)에 층간 접속을 위한 비아 홀(210)을 관통하여 형성한다.
비아 홀(210)은 비아 랜드(130)에 상응하는 위치에 형성된다.
구체적으로는, 절연필름(200)이 베이스 기판(100)에 적층되는 경우, 비아 홀(210)은 비아 랜드(130)의 상부에 배치되도록 형성될 수 있다.
절연필름(200)이 베이스 기판(100)에 적층되기 이전에 비아 홀(210)을 형성하기 때문에, 절연필름(200) 또는 비아 랜드(130)의 두께 산포에 상관없이 절연필름(200)을 관통하여 형성할 수 있다.
그 결과, 비아 홀(210)의 가공 부족으로 인한 층간 접속 신뢰성의 문제를 야기하지 않는다. 또한, 비아 홀(210)의 가공 과잉으로 인한 비아 랜드(130)의 손상 및 층간 접속 신뢰성의 문제를 야기하지 않는다. 또한, 절연필름(200)을 베이스 기판(100)에 적층한 상태에서 비아 홀(210)을 가공하는 경우와 비교하여, 비아 홀(210)의 가공 에너지로 인하여 절연필름(200)과 비아 랜드(130) 사이의 계면이 박리되어 크레비스(crevice) 형태의 공간이 발생함으로써 층간 접속 신뢰성의 문제가 야기되는 것을 방지할 수 있다. 또한, 절연필름(200)의 깊이 방향을 따라 단면적이 일정하도록 비아 홀(210)을 형성할 수 있다.
비아 홀(210)은, 도 4에서 A로 표시된 것처럼, 하나의 절연필름(200)을 대상으로 형성되거나, 도 4에서 B로 표시된 것처럼, 복수의 절연필름(200)을 적층한 상태로 형성될 수 있다.
도 4에서 B로 표시된 것처럼, 복수의 베이스 기판(100)에 각각 사용되는 절연필름(200)을 복수 개로 적층한 상태에서 비아 홀(210)을 일괄적으로 관통하여 형성하는 경우, 비아 홀(210)의 가공 시간을 단축하고 가공 비용을 절감할 수 있으며, 가공 설비효율을 향상시킬 수 있다.
비아 홀(210)은 레이저 드릴, 기계적 드릴 또는 펀치 가공 등에 의해 형성될 수 있다. 각각의 경우, 비아 홀(210)은 하나의 절연필름(200)을 대상으로 형성되거나 복수의 절연필름(200)을 적층한 상태로 형성될 수 있다.
절연필름(200)이 감광성인 경우, 비아 홀(210)은 노광 및 현상에 의해 형성될 수 있다. 구체적으로는, 절연필름(200)에 비아 홀(210)에 상응하는 패턴의 마스터 필름을 적층한 후에 노광 및 현상함으로써, 절연필름(200)에 비아 홀(210)을 형성할 수 있다. 이 경우, 비아 홀(210)은 하나의 절연필름(200)을 대상으로 형성되는 것이 바람직하다.
다음으로, 베이스 기판에 절연필름을 적층한다(S120).
도 5는 절연필름이 적층된 베이스 기판을 나타낸 도면이다.
도 5를 참조하면, 절연필름(200)은 베이스 기판(100)의 절연층(110), 예를 들어 제1 회로패턴(120)과 비아 랜드(130)가 형성된 절연층(110)의 일면에 적층될 수 있다.
제1 회로패턴(120)은 베이스 기판(100)과 절연필름(200) 사이에 위치함으로써, 내층 회로를 이루게 된다.
비아 랜드(130)는 비아 홀(210)을 통해 외부로 노출된다.
절연필름(200)은 베이스 기판(100)에 적층된 후에 경화 공정을 거칠 수 있다.
다음으로, 비아 홀 및 절연필름에 무전해 도금을 수행함으로써 시드층을 형성한다(S130).
도 6은 절연필름에 시드층이 형성된 베이스 기판을 나타낸 도면이다.
도 6을 참조하면, 절연필름(200)의 타면 및 비아 홀(210)의 내부 측면에는 시드층(300)이 형성된다.
시드층(300)은 무전해 도금, 예를 들어 화학 동 도금에 의해 형성될 수 있다.
다음으로, 절연필름에 드라이필름을 적층하고(S140), 드라이필름을 기 설정된 패턴으로 노광 및 현상한다(S150).
도 7은 절연필름에 드라이필름이 적층된 베이스 기판을 나타낸 도면이다.
도 7을 참조하면, 절연필름(200)의 타면에 드라이필름(400)을 적층하고, 드라이필름(400)을 기 설정된 패턴(410), 즉 제2 회로패턴이 형성될 수 있는 패턴으로 노광 및 현상한다. 그 결과, 드라이필름(400)은 제2 회로패턴이 형성될 위치에서 제거됨으로써, 절연필름(200)과 드라이필름(400) 사이에 위치한 시드층(300)이 외부로 노출될 수 있다.
다음으로, 기 설정된 패턴을 통해 노출된 시드층을 기초로 전해 도금을 수행함으로써 비아 홀 및 절연필름에 각각 도전성 비아 및 제2 회로패턴을 형성하고(S160), 드라이필름을 제거하고(S170), 시드층을 제거한다(S180).
도 1을 참조하면, 기 설정된 패턴(410)을 통해 노출된 시드층(300)을 기초로 전해 도금을 수행함으로써, 비아 홀(210) 및 기 설정된 패턴(410) 내부는 도전성 물질로 도금된다. 즉, 비아 홀(210)에는 도전성 비아(500)가 형성되고, 기 설정된 패턴(410)에는 제2 회로패턴(510)이 형성될 수 있다.
도전성 비아(500)는 절연필름(200)에 의해 상호간에 이격되는 제1 회로패턴(120)과 제2 회로패턴(510) 사이를 전기적으로 연결한다.
제2 회로패턴(510)은 소정의 패턴으로 형성되는 전기 회로를 의미한다.
제2 회로패턴(510)은 절연필름(200)의 노출된 타면에 위치함으로써 외층 회로를 이루게 된다. 반면, 절연필름(200)에 계속하여 빌드 업 하는 경우, 제2 회로패턴(510)은 절연필름(200)과 빌드 업 층 사이에서 내층 회로를 이루게 될 수도 있다.
절연필름(200)에 도전성 비아(500) 및 제2 회로패턴(510)이 형성된 이후 차례로, 드라이필름(400)을 박리하고 시드층(300)을 제거한다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
100: 베이스 기판
110: 절연층
120: 제1 회로패턴
130: 비아 랜드
200: 절연필름
210: 비아 홀
300: 시드층
400: 드라이필름
410: 기 설정된 패턴
500: 도전성 비아
510: 제2 회로패턴

Claims (9)

  1. 베이스 기판;
    상기 베이스 기판의 일면 또는 양면에 형성되는 제1 회로패턴;
    상기 베이스 기판의 상기 제1 회로패턴과 동일한 표면에 형성되고, 상기 제1 회로패턴에 전기적으로 연결되는 비아 랜드;
    일면에 상기 제1 회로패턴 및 상기 비아 랜드가 배치되도록 상기 베이스 기판에 적층되는 절연필름;
    상기 비아 랜드에 상응하는 위치에서 상기 절연필름을 관통하여 형성되고, 상기 절연필름의 깊이 방향을 따라 일정한 단면적을 가지는 비아 홀;
    상기 절연필름의 타면에 형성되는 제2 회로패턴; 및
    상기 비아 홀에 형성되고, 상기 비아 랜드와 상기 제2 회로패턴을 전기적으로 연결하는 도전성 비아를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연필름은 비감광성 절연필름인 것을 특징으로 하는 인쇄회로기판.
  3. 제1 회로패턴과 비아 랜드가 형성되는 베이스 기판을 준비하는 단계;
    상기 비아 랜드에 상응하는 위치에 비아 홀이 관통하여 형성되는 절연필름을 준비하는 단계;
    상기 베이스 기판에 상기 절연필름을 적층하는 단계; 및
    상기 비아 홀 및 상기 절연필름에 각각 도전성 비아 및 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  4. 제3항에 있어서,
    상기 비아 홀은 상기 절연필름이 상기 베이스 기판에 적층되기 이전에 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 비아 홀은 레이저 드릴 가공, 기계적 드릴 가공 또는 펀치 가공에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 비아 홀은 상기 절연필름을 복수 개로 적층한 상태에서 일괄적으로 관통하여 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제4항에 있어서,
    상기 절연필름은 감광성 절연필름으로 이루어지고,
    상기 비아 홀은 노광 및 현상에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제3항에 있어서,
    상기 비아 홀은 상기 절연필름의 깊이 방향을 따라 단면적이 일정하게 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제3항에 있어서,
    상기 도전성 비아 및 상기 제2 회로패턴을 형성하는 단계는,
    상기 비아 홀 및 상기 절연필름에 무전해 도금을 수행함으로써 시드층을 형성하는 단계;
    상기 절연필름에 드라이필름을 적층하는 단계;
    상기 드라이필름을 기 설정된 패턴으로 노광 및 현상하는 단계;
    상기 기 설정된 패턴을 통해 노출된 상기 시드층을 기초로 전해 도금을 수행함으로써 상기 비아 홀 및 상기 절연필름에 각각 상기 도전성 비아 및 상기 제2 회로패턴을 형성하는 단계;
    상기 드라이필름을 제거하는 단계; 및
    상기 시드층을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법.
KR1020130129372A 2013-10-29 2013-10-29 인쇄회로기판 및 그 제조방법 KR20150049165A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130129372A KR20150049165A (ko) 2013-10-29 2013-10-29 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130129372A KR20150049165A (ko) 2013-10-29 2013-10-29 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150049165A true KR20150049165A (ko) 2015-05-08

Family

ID=53387303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130129372A KR20150049165A (ko) 2013-10-29 2013-10-29 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20150049165A (ko)

Similar Documents

Publication Publication Date Title
US9999141B2 (en) Printed circuit board and method for manufacturing the same
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US20150373833A1 (en) Printed circuit board and method of manufacturing the same
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR20150049165A (ko) 인쇄회로기판 및 그 제조방법
JP2015220354A (ja) 配線基板の製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application