CN1543757A - 平行平面式基板 - Google Patents

平行平面式基板 Download PDF

Info

Publication number
CN1543757A
CN1543757A CNA018206271A CN01820627A CN1543757A CN 1543757 A CN1543757 A CN 1543757A CN A018206271 A CNA018206271 A CN A018206271A CN 01820627 A CN01820627 A CN 01820627A CN 1543757 A CN1543757 A CN 1543757A
Authority
CN
China
Prior art keywords
substrate
material layer
layer
dielectric
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018206271A
Other languages
English (en)
Inventor
R��ɣ����
R·桑克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1543757A publication Critical patent/CN1543757A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Bipolar Transistors (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Recrystallisation Techniques (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种具有多个介电材料和导电材料交替的大致平面层的微电子基板，还具有第一平面和第二表面，其中介电材料和导电材料层在第一和第二表面间基本上垂直地延伸。

Description

平行平面式基板
技术领域
本发明涉及一种制造导电基板的装置和方法，更具体地，本发明涉及一种由交替的导电和介电材料层形成的层叠基板，它可作为插入件。
背景技术
集成电路部件的高性能、低成本、日益提高的小型化和更大的封装件密度是计算机工业当前追寻的目标。随着这些目标的获得，微电子芯片变得更小。更小的尺寸允许在每个半导体晶片上制造更多的微电子芯片，这降低了每个微电子芯片的成本。然而，每个微电子芯片的小尺寸使把它们直接结合在微电子设备中成为困难。所以，微电子芯片可以附着到插入件以允许微电子芯片更加容易连接到其他设备部件上。
图18示出了包括电连接到插入件204的微电子芯片202的封装件200。插入件204包括基板芯206(例如双马来酰亚胺三嗪系树脂、FR4、聚酰亚胺材料等)，基板芯206的上表面具有介电层(例如环氧树脂、聚酰亚胺、二苯环丁烯(bisbenzocyclobutene)等)和导电迹线(例如铜、铝等)，并由此形成顶部迹线网212，基板芯206的下表面具有介电层和导电迹线，并由此形成底部迹线网214。为了获得顶部迹线网212和底部迹线网214的相互电连接，在特定的位置钻通基板芯206，并且这些孔用导电材料镀覆。由此得到的镀覆的孔在本领域被称作“镀通孔(PTH)”通孔218。图19示出了在基板芯206上具有顶部迹线网212和底部迹线网214的插入件204。顶部迹线网212包括具有在其上形成的第一导电迹线224的第一介电层222，其中第一导电迹线224延伸通过第一介电层222以接触PTH通孔218或接触PTH通孔218的迹线226。第二介电层222’设置在第一介电层222和第一导电迹线224上。第二导电迹线224’形成在第二介电层222’上，其中第二导电迹线224’延伸通过第二介电层222’以接触各自的第一导电迹线224。第三介电层222”设置在第二介电层222’和第二导电迹线224’上，并形成第一焊球区228以延伸通过第三介电层222”。第一焊料抗蚀剂232形成在第三介电层222”上以包围第一焊球区228。底部迹线网214和顶部迹线网212以类似的方式形成，具有第一、第二和第三介电层(分别为234、234’和234”)和第一、第二和第三导电迹线(分别为236、236’和236”)，其中第二焊球区238用第三导电迹线236”形成，第二焊料抗蚀剂242形成在第三介电层234”和第三导电迹线236”的一部分上以包围第二焊球区238。
参考图18，微电子芯片202通过小焊球244连接到顶部迹线网212并与之电接触。小焊球244在微电子芯片202上的接点246和第一焊球区228间延伸(参看图19)。外部接点248(示作焊球)形成在第二焊球区238上(参看图19)。外部接点248连接到外部电气系统(未示出)。因此，插入件204的使用允许在微电子芯片202和外部电气系统(未示出)之间进行电通信。
图20-24示出了形成镀铜通孔的平板镀方法，例如图18和19中所示的PTH通孔218。如图20所示，设置在基板206的第一表面254上的第一铜层252和设置在基板206的第二表面258上的第二铜层256。通过第一铜层252、基板206和第二铜层256钻孔262，如图21所示。如图22所示，使用本领域公知技术，利用铜电镀工艺之后的化学镀铜技术，在孔262的侧壁266上形成铜侧壁层264。抗蚀剂层268在孔262(参考图22)和第一铜层252和第二铜层256的一部分上形成图案，如图23所示。然后刻蚀第一铜层252和第二铜层256，并去除抗蚀剂层268以形成镀通孔218，如图24所示。
插入件204的制造要求大量的工艺步骤，这提高了封装件的成本。特别是，PTH通孔218的形成具有大量的、耗时的工艺步骤。因此，设计不需要形成PTH通孔的插入件及其制造技术是有利的。
附图说明
虽然本发明的具体内容决定于被看作是本发明一部分的权利要求，并被特别指出和明确要求，当结合附图阅读时，本发明的优点可以从下面的说明书中更容易的确定，其中：
图1是根据本发明的平行导电平面基板块的斜视图；
图2是根据本发明的图1的平行平面基板块的侧截面图；
图3是根据本发明的从图1中切取的平行平面基板的斜视图；
图4是根据本发明的平行平面基板的侧截面图；
图5-12是根据本发明的使用平行平面基板形成插入件方法的侧截面图；
图13是根据本发明的微电子封装件的侧截面图；
图14是根据本发明的第一交替基板层的斜视图；
图15是根据本发明的第二交替基板层的斜视图；
图16是根据本发明的从包括图14的第一交替基板层和图15的第二交替基板层的块切取的交替平行平面基板的斜视图；
图17是根据本发明的微电子封装件的侧截面图；
图18是本领域公知的微电子封装件的侧截面图；
图19是本领域公知的图18的插入件中的镀通孔和顶部和底部迹线网的侧截面图；和
图20-24是本领域公知的制造镀通孔的方法的侧截面图。
具体实施方式
在下面的详细描述中，参考附图，说明本发明的具体实施例。通过对实施例的充分的具体描述，能够使本领域的技术人员实施本发明。可以理解：本发明的不同的实施例，尽管不同，但并不必是相互排他的。例如，结合一个实施例描述的具体的特征，结构或特性，在不背离本发明的精神和范围的情况下，也可以在其他的实施例中实施。另外，也可以理解：在每个公开的实施例中的单个元件的位置和布置，在不背离本发明的精神和范围的情况下，也可以修改。因此，下面详细描述的说明书并不作为对本发明的限制，本发明的保护范围由适当解释的所附权利要求及其等同物限定。在图中，在几个视图中，相同的数字代表相同或类似的元件。而且，附图并不意味着表示本发明的任何数值范围，而仅是示出本发明的总体构思。
图1示出了根据本发明的平行平面基板块100。平行平面基板块100包括交替的基板介电材料层102和基板导电材料层104。基板介电材料层102可以包括，但不限于，填充的环氧树脂、FR4、聚酰亚胺、二苯环丁烯、陶瓷材料等。基板导电材料层104可以包括，但不限于，铜、铜合金、铝、铝合金、钨、钨合金等。平行平面基板块100的厚度106、高度107和深度108优选在约2”到12”之间。
如图2所示，基板块100通过设置第一层基板介电材料1021和在第一基板介电材料1021上设置第一基板导电材料层1041形成。第二基板介电材料层1022设置在第一基板导电材料层1041上，第二基板导电材料层1042设置在第二基板介电材料层1022上。重复此工艺直到形成所需数量的基板介电材料层102n和所需数量的基板导电材料层104n-1。这导致形成了实质上是介电和导电材料层的层叠结构的基板块100。当然也可以理解为每个基板介电材料层102可以包括多个介电材料层，每个基板导电材料层104可以包括多个导电材料层。
优选为，填充的环氧树脂和设置其上的薄铜箔一起以依次重复层叠的形式沉积以形成25层块(12层铜箔和13层填充环氧树脂)。之后，25层块以本领域有经验的技术人员公知的层叠工艺加压。然后单个的25层块彼此对齐并彼此层叠以形成平行平面基板块100。使用多于或少于25层的块的其他层叠方式也是可以的。在层叠工艺中所要求的关键因素是保持对介电材料厚度的良好的控制，在块中包含的多层之间厚度是均匀的。
如图3所示，基板块100沿垂直于层叠基板介电材料层102和基板导电材料层104切片以形成平行平面基板110。以此种方式切割的平行平面基板110得到了从平行平面基板110的第一表面116到平行平面基板110的相对第二表面130延伸的每个基板介电材料层102和每个基板导电材料层104(如图5所示)。切片可以通过本领域公知的合适的切割设备获得，包括但不限于金刚石锯、水锯。平行平面基板110优选具有在约0.5mm到3mm之间的厚度112，最好是大约1mm。如图4所示，优选对平行平面基板110进行设计使得基板导电材料层104具有大约0.3175mm(12.5mil)的间距“A”以帮助形成50mil间距的球栅阵列封装件，如本领域所公知。优选，基板介电材料层102具有大约0.2825mm(11.12mil)的厚度“B”，基板导电材料层104具有大约0.035mm(1.38mil)的厚度“C”。
平行平面基板110在插入件中可以用作基板芯。图5-12示出了此种插入件的制造过程。如图5所示，至少一个导电区111形成在平行平面基板第一表面116的所需位置。导电区111在基本上垂直的方向接触单个各自的基板导电材料层104。导电区111可以通过本领域公知的任何技术形成。导电区111优选通过公知的板镀技术由铜形成。
如图6所示，第一介电材料层114设置在平行平面基板第一表面116和导电区111上。如图7所示，至少一个通孔118通过第一介电材料层114形成以使至少一个基板导电材料层104的一部分露出。通孔118可以通过公知技术形成，包括，但不限于激光钻孔和蚀刻。
然后第一抗蚀剂层122在第一介电材料层114上形成图案，如图8所示。至少一个第一导电迹线124形成在不被形成图案的第一抗蚀剂层122覆盖的第一介电材料层114的部分上并通过第一介电材料层114延伸以和各基板导电材料层104接触，如图9所示。如图10所示，第二介电材料层114’设置在第一介电材料层114和第一导电迹线124上。如图11所示，至少一个第二导电迹线124’以前面所述的方式形成在使用形成图案的第二抗蚀剂层122’的第二介电材料层114’上。第二导电迹线124’通过第二介电材料层114’延伸以和各第一导电迹线124接触。第三介电材料层114”设置在第二抗蚀剂层122’和第二导电迹线124’上。第一焊球区126(示作具有在其上设置焊料129的迹线27)使用形成图案的第三抗蚀剂层122”形成以通过第三介电材料层114”延伸。第一焊料抗蚀剂128可以在第三抗蚀剂层122”上形成以包围第一焊球区126，由此形成顶部迹线网144。当然可以理解，每个第一抗蚀剂层122、第二抗蚀剂层122’和第三抗蚀剂层122”可以被除掉。
如图12所示，通过导电区131、第一、第二和第三介电材料层(分别为132、132’和132”)，和第一、第二和第三抗蚀剂层(分别为134、134’和134”)，以及第一、第二和第三导电迹线(分别为136、136’和136”)，以和顶部迹线网144类似的形式，可以将底部迹线网146形成在平行平面基板第二表面130上，其中第二焊球区142通过第三导电迹线136”形成，第二焊料抗蚀剂138在第三抗蚀剂层134”和第三导电迹线136”的部分上形成以包围第二焊球区142。由此得到插入件148，如图12所示。当然可以理解，尽管示出的是三层介电材料和导电迹线，但本发明不限于此。层数也可以比三层更多或更少。
注意：顶部迹线网144的第一导电迹线124不需要和相应的底部迹线网146的第一导电迹线136垂直对齐(在其间电通讯是需要的)。顶部迹线网144的第一迹线114和底部迹线146的与之相应的第一导电迹线136仅需要在沿基板导电材料层104长度(和图12垂直)的任何地方和共同的基板导电材料层104接触。
图13示出了包括微电子芯片152的微电子封装件150，通过小焊球154，微电子芯片附着到平行平面基板110的顶部迹线网144上并与之电接触。小焊球154在微电子芯片152上的接点156和顶部迹线网144的第一焊球区126(参看图12)之间延伸。外部接点158(示做焊球)形成在底部迹线网146的第二焊球区142(参看图12)上。当然，本发明不限于图13所示的通过焊球154连接的微电子芯片152。微电子芯片152可以通过线连接或为本领域所熟悉的其他公知技术连接。
当然可以理解，多个微电子芯片可以连接到大的平行平面基板110上的断续的顶部迹线网，基板110被切成方块以形成断续的封装件，例如图13所示。
本发明不局限于在整个层都是导电的基板导电材料层104。例如，本发明的一个实施例可以是第一断续导电材料层160，如图14所示。第一断续导电材料层160包括具有形成在其上的导电材料162(例如铜)和介电材料164(例如填充的环氧树脂)的交替部分的介电基板165(例如FR4或BT树脂基板)，例如导电材料162的宽度166约为0.1651mm(6.5mil)，介电材料164的宽度168约为0.1524mm(6.0mil)。第一断续导电材料层160本身的厚度170约为0.3175mm。第一断续导电材料层160可以和使用本领域公知的标准印刷电路板制造设备制造的单层印刷电路板相同的方式制造。可以看出，在基板的制造中断续导电材料层160的使用导致断续的导电通孔通过基板延伸，而不是如图3所示的实施例的导电平面。
而且，导电材料宽度166或介电材料宽度168可以变化。如图15所示，导电材料172的宽的部分，例如宽度174约为16.9mm(665.4mil)，可以在如图14描述的导电材料162和介电材料164的交替部分中制备以形成第二断续导电材料层176。导电材料172的宽的部分可用作承载电源(在最终组件中优选位于微电子芯片的正下方)，导电材料162部分用于承载电信号。
图16示出了从基板块180切取的基板178的斜视图，基板块包括第一断续导电材料层160和第二断续导电材料层176的实施例，如图14和15所示，还可以包括平面导电材料层182(和图1-13的基板导电材料层104类似)。第一断续导电材料层160、第二断续导电材料层176和平面导电材料层182通过介电材料层184分开。
如图17所示，微电子封装件190可以通过和图16所示类似的在基板195上形成顶部迹线网186和底部迹线网188的方式制备以制造插入件192(和如图12所示的插入件148类似)。通过小焊球196，微电子芯片194附着到顶部迹线网186并与之电接触。小焊球196在微电子芯片194上的接点197和顶部迹线网186之间延伸。外部接点198(示作焊球)形成在底部迹线网188上。
关于本发明的总体，由于大量彼此接近的平行平面的布置，用于供给能量的提供到微电子芯片的电流沿着比具有镀通孔的标准多层封装件更低电感和更低电阻的路径流动。另外，通过平行平面芯的信号迹线以比具有镀通孔的标准多层封装件更优越的方式被彼此屏蔽。如图16所示，这是由于通过平行平面芯的信号迹线在所有四个面都被要么保持接地要么在电源电压值的参考平面所包围。这种隔离在具有镀通孔的标准多层封装件中是不可能的。
以上具体描述了本发明的实施例，可以理解，由所附权利要求限定的本发明不限于上述说明书描述的具体细节，因为在不背离本发明的精神和范围下许多明显的变化是可能的。

Claims (25)

1.一种微电子基板，包括：
多个基板介电材料和基板导电材料交替的大致平面层；和
第一表面和第二表面，其中所述的多个基板介电材料和基板导电材料交替的大致平面层在所述第一表面和所述第二表面之间基本上垂直地延伸。
2.如权利要求1所述的微电子基板，其特征在于，所述的基板介电材料层从由填充环氧树脂、FR4材料、聚酰亚胺和二苯环丁烯构成的一组材料中选择。
3.如权利要求1所述的微电子基板，其特征在于，所述的基板导电材料层从由铜、铝及其合金构成的一组材料中选择。
4.如权利要求1所述的微电子基板，其特征在于，所述的基板导电材料层包括至少一个连续导电材料层。
5.如权利要求1所述的微电子基板，其特征在于，所述的基板导电材料层包括至少一个断续导电材料层。
6.如权利要求5所述的微电子基板，其特征在于，所述的至少一个断续导电材料层包括导电材料和介电材料的交替部分。
7.一种微电子器件，包括：
具有第一表面和第二表面的基板；
所述基板包括多个基板介电材料和基板导电材料交替的大致平面层，其中每个基板介电材料层和每个基板导电材料层在所述基板第一表面和所述基板第二表面之间基本上垂直地延伸；
迹线网设置在所述基板第一表面和所述基板第二表面的至少一个上面。
8.如权利要求7所述的微电子器件，其中所述迹线网包括在所述基板第一表面上设置的至少一个介电层，还包括设置在至少一个第一表面介电层并通过其延伸以和至少一个基板导电材料层接触的至少一个导电迹线。
9.如权利要求8所述的微电子器件，其还包括设置在所述基板第二表面的迹线网，基板第二表面包括设置在所述至少一个第二表面介电层的并通过所述至少一个第二表面介电层延伸以和至少一个基板导电材料层接触的至少一个导电迹线。
10.如权利要求7所述的微电子器件，其特征在于，所述的基板介电材料层从由填充环氧树脂、FR4材料、聚酰亚胺和二苯环丁烯构成的一组材料中选择。
11.如权利要求7所述的微电子器件，其特征在于，所述的基板导电材料层从由铜、铝及其合金构成的一组材料中选择。
12.如权利要求7所述的微电子器件，其特征在于，所述的基板导电材料层包括至少一个连续导电材料层。
13.如权利要求7所述的微电子器件，其特征在于，所述的基板导电材料层包括至少一个断续导电材料层。
14.如权利要求13所述的微电子基板，其中所述的至少一个断续导电材料层包括导电材料和介电材料的交替部分。
15.一种制备微电子基板的方法，包括：
使大致平面介电材料层和导电材料层交替层叠以形成块；
以垂直于所述平面介电材料层和所述导电材料层的方向把所述块切成切片。
16.如权利要求15所述的方法，其特征在于，使所述的基板导电材料层层叠包括使至少一个连续导电材料层层叠。
17.如权利要求15所述的方法，其特征在于，使所述的基板导电材料层层叠包括使至少一个断续导电材料层层叠。
18.如权利要求17所述的微电子基板，其特征在于，使所述至少一个断续导电材料层层叠包括使具有导电材料和介电材料的交替部分的所述至少一个断续导电材料层层叠。
19.一种制备微电子器件的方法，包括：
使大致平面介电材料层和导电材料层交替层叠以形成块；
以垂直于所述平面介电材料层和所述导电材料层的方向把所述块切成切片以提供具有第一表面和第二表面的基板；和
在所述基板第一表面和所述基板第二表面的至少一个上设置迹线网。
20.如权利要求19所述的方法，其特征在于，设置所述迹线网包括在所述基板第一表面上设置至少一个介电层，还包括在至少一个第一表面介电层上设置至少一个导电迹线并通过其延伸以和至少一个基板导电材料层接触。
21.如权利要求20所述的方法，还包括在所述基板第二表面上设置第二迹线网，基板第二表面包括设置在所述至少一个第二表面介电层的并通过所述至少一个第二表面介电层延伸以和至少一个基板导电材料层接触的至少一个导电迹线。
22.如权利要求19所述的方法，还包括附着至少一个连接到所述迹线网的微电子芯片。
23.如权利要求19所述的方法，其特征在于，使所述的导电材料层层叠包括使至少一个连续导电材料层层叠。
24.如权利要求19所述的方法，其特征在于，使所述的导电材料层层叠包括使至少一个断续导电材料层层叠。
25.如权利要求19所述的方法，其特征在于，使所述至少一个断续导电材料层层叠包括使具有导电材料和介电材料的交替部分的所述至少一个断续导电材料层层叠。
CNA018206271A 2000-12-19 2001-11-15 平行平面式基板 Pending CN1543757A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/741,206 US6563210B2 (en) 2000-12-19 2000-12-19 Parallel plane substrate
US09/741,206 2000-12-19

Publications (1)

Publication Number Publication Date
CN1543757A true CN1543757A (zh) 2004-11-03

Family

ID=24979788

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018206271A Pending CN1543757A (zh) 2000-12-19 2001-11-15 平行平面式基板

Country Status (11)

Country Link
US (2) US6563210B2 (zh)
EP (1) EP1344435B1 (zh)
JP (1) JP2004527898A (zh)
KR (1) KR100550298B1 (zh)
CN (1) CN1543757A (zh)
AT (1) ATE395807T1 (zh)
AU (1) AU2002228674A1 (zh)
DE (1) DE60134042D1 (zh)
HK (1) HK1058283A1 (zh)
MY (1) MY123629A (zh)
WO (1) WO2002051222A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW566796U (en) * 2003-03-12 2003-12-11 Unimicron Technology Corp Standard printed circuit board core
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
DE102004050476B3 (de) * 2004-10-16 2006-04-06 Infineon Technologies Ag Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
EP1887845A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
TWI382502B (zh) * 2007-12-02 2013-01-11 Univ Lunghwa Sci & Technology 晶片封裝之結構改良
WO2011024469A1 (ja) * 2009-08-28 2011-03-03 株式会社村田製作所 基板製造方法および樹脂基板
US8963013B2 (en) 2010-12-07 2015-02-24 Masud Beroz Three dimensional interposer device
FR2976720A1 (fr) * 2011-06-15 2012-12-21 St Microelectronics Sa Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant
US20130319759A1 (en) * 2012-05-31 2013-12-05 General Electric Company Fine-pitch flexible wiring
US10003149B2 (en) 2014-10-25 2018-06-19 ComponentZee, LLC Fluid pressure activated electrical contact devices and methods
US10025047B1 (en) 2017-04-14 2018-07-17 Google Llc Integration of silicon photonics IC for high data rate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1765083A1 (de) 1968-03-29 1971-07-01 Siemens Ag Verfahren zum Herstellen von Traegern zum Aufnehmen und Verbinden elektrischer Bauelemente
DE1930642A1 (de) 1969-06-18 1971-01-07 Siemens Ag Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente
JPS5987893A (ja) 1982-11-12 1984-05-21 株式会社日立製作所 配線基板とその製造方法およびそれを用いた半導体装置
DE3709770A1 (de) 1987-03-25 1988-10-13 Ant Nachrichtentech Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren
JPH01124296A (ja) 1987-11-09 1989-05-17 Hitachi Chem Co Ltd 配線板の製造法
US5363275A (en) * 1993-02-10 1994-11-08 International Business Machines Corporation Modular component computer system
JP3684239B2 (ja) * 1995-01-10 2005-08-17 株式会社 日立製作所 低ｅｍｉ電子機器
JPH10270809A (ja) 1997-03-28 1998-10-09 Hoya Corp 配線基板およびその製造方法
US6075427A (en) * 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
JPH11233917A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc 積層基板の製造方法
CA2295576A1 (en) 1998-05-06 1999-11-11 Ngk Insulators, Ltd. Substrate material for printed circuit, process for production thereof, and intermediate block for said substrate material
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base

Also Published As

Publication number Publication date
KR20030064423A (ko) 2003-07-31
WO2002051222A3 (en) 2003-02-06
ATE395807T1 (de) 2008-05-15
US6632734B2 (en) 2003-10-14
EP1344435A2 (en) 2003-09-17
US20030127742A1 (en) 2003-07-10
KR100550298B1 (ko) 2006-02-08
US6563210B2 (en) 2003-05-13
EP1344435B1 (en) 2008-05-14
HK1058283A1 (en) 2004-05-07
JP2004527898A (ja) 2004-09-09
DE60134042D1 (de) 2008-06-26
US20020074644A1 (en) 2002-06-20
AU2002228674A1 (en) 2002-07-01
MY123629A (en) 2006-05-31
WO2002051222A2 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
US7312103B1 (en) Method for making an integrated circuit substrate having laser-embedded conductive patterns
US7750650B2 (en) Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
US5768108A (en) Multi-layer wiring structure
KR101680593B1 (ko) 내장형 칩 패키지 구조물
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
US10586759B2 (en) Interconnection substrates for interconnection between circuit modules, and methods of manufacture
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US20140110858A1 (en) Embedded chip packages and methods for manufacturing an embedded chip package
US7407883B2 (en) Electronic package with improved current carrying capability and method of forming the same
TW200305260A (en) Multi-layered semiconductor device and method of manufacturing same
US9839132B2 (en) Component-embedded substrate
KR20110043780A (ko) 전자 부품 실장체 및 그 제조 방법 및 인터포저
KR101088886B1 (ko) 레이저를 이용한 회로 형성 방법, 회로 연결 방법 및 그에 의하여 형성된 회로
CN1543757A (zh) 平行平面式基板
CN1933697A (zh) 多层配线基板及其制造方法
US20030141600A1 (en) Apparatus and method of manufacturing printed circuit boards
CN1306574C (zh) 导电通孔制作工艺
US6555914B1 (en) Integrated circuit package via
EP4262328A1 (en) Loading pads for impedance management in printed circuit board
JP2002111172A (ja) アライメント方法
CN116896813A (zh) 印刷电路板中用于阻抗管理的负载焊盘
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
CN116031232A (zh) 封装载板、其制备方法、线路基板、封装结构及电子设备
JP2005072510A (ja) 多数個取り配線基板
JP2003152133A (ja) 半導体パッケージ用基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20041103