JP2003152133A - 半導体パッケージ用基板及びその製造方法 - Google Patents

半導体パッケージ用基板及びその製造方法

Info

Publication number
JP2003152133A
JP2003152133A JP2001346192A JP2001346192A JP2003152133A JP 2003152133 A JP2003152133 A JP 2003152133A JP 2001346192 A JP2001346192 A JP 2001346192A JP 2001346192 A JP2001346192 A JP 2001346192A JP 2003152133 A JP2003152133 A JP 2003152133A
Authority
JP
Japan
Prior art keywords
land
resin layer
insulating resin
semiconductor package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001346192A
Other languages
English (en)
Inventor
Soichiro Motoyoshi
聡一郎 本吉
Noriyuki Ide
憲之 井出
Hiroyuki Mochida
裕行 持田
Akira Ogawa
顕 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2001346192A priority Critical patent/JP2003152133A/ja
Publication of JP2003152133A publication Critical patent/JP2003152133A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】高密度化及び低コスト化対応の半導体パッケー
ジ用基板及びその製造方法を提供することを目的とす
る。 【解決手段】本発明の半導体パッケージ用基板は、ラン
ド21と半田バンプ用端子22とがビアホール31にて
電気的に接続された両面配線板10上に形成された絶縁
樹脂層41内のランド21から絶縁樹脂層41表面に向
かって導通リード51a及び導通リード51aの終端に
接続端子51bが形成されたもので、作製法としては、
例えば、絶縁基板11の両面にランド21及び半田バン
プ用端子22が形成された両面配線板10のランドか2
1からワイヤ51を所定角度で張り巡らし、絶縁樹脂層
41を形成した後絶縁樹脂層41表面上のワイヤ51を
切断し、表面研磨を行って、絶縁樹脂層41内に導通リ
ード51a及び絶縁樹脂層41表面に接続端子51bを
形成した半導体パッケージ用基板100を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】微細ピッチ及び高密度実装に
対応した半導体パッケージ用基板とその製造方法に関す
る。
【0002】
【従来の技術】近年、半導体チップの微細化、高密度化
に伴い、実装密度の向上のために実装基板と半導体チッ
プの間にインターポーザ基板を用いたCSP(チップ・
サイズ・パッケージ)等の種々の提案がされている。し
かし、微細化、高密度化に伴い、インターポーザ基板自
体の高コスト化も無視できないものとなっている。特開
2000−340694号公報では、外部接続端子を半
導体パッケージユニットの側壁にすることにより、半導
体チップの縦方向積層を可能にし、実装密度を向上さ
せ、必要とするインターポーザ基板を低減することも提
案されているが、半導体チップを複数個パッケージする
ことが難しい場合も多く、今だに、インターポーザ基板
は強く望まれている。
【0003】高密度実装を進める上で、インターポーザ
基板の配線回路パターン、層間ビアは小径化が進んでお
り、プロセスの複雑化、ビルドアップ層数の増加からイ
ンターポーザ基板のコストアップは避けられない。ま
た、配線回路パターンの微細化についても要求と現実に
は大きな隔たりがあり、半導体チップ及びインターポー
ザ基板の微細化ペースの差は拡大していく傾向にあり、
微細ピッチに対応した半導体パッケージ用基板(インタ
ーポーザ基板)の高密度化及び低コスト化対応が強く望
まれている。
【0004】
【発明が解決しようとする課題】本発明は上記課題に鑑
み考案されたもので、高密度化及び低コスト化対応の半
導体パッケージ用基板及びその製造方法をを提供するこ
とを目的とする。
【0005】
【課題を解決するための手段】本発明に於いて上記問題
を解決するため、まず請求項1においては、一方の面に
半導体チップを実装するための接続端子を、他方の面に
基板実装するための半田バンプ用端子を備える多層構造
のインターポーザ基板であって、絶縁基板の一方の面に
ランドが、他方の面に半田バンプ用端子が形成された両
面板の一方の面の前記ランド上には所定厚の絶縁樹脂層
が形成され、前記ランドから前記絶縁樹脂層表面に向か
って導通リードが形成されており、前記絶縁樹脂層表面
の前記導通リードの終端が接続端子になっていることを
特徴とする半導体パッケージ用基板としたものである。
【0006】また、請求項2においては、少なくとも以
下の工程を備えていることを特徴とする請求項1に記載
の半導体パッケージ用基板の製造方法としたものであ
る。 (a)絶縁基材の一方の面にランドを、他方の面に半田
バンプ用端子を形成し、前記ランドと前記半田バンプ用
端子を電気的に接続するビアホールを形成する工程。 (b)前記ランドにワイヤの一方の端を接合し、前記ワ
イヤの他方の端を所定角度で引張する工程。 (c)前記絶縁基材の周囲に所定高さの枠を設け、前記
絶縁基材及び前記ランド上に樹脂を流し込み、硬化させ
て絶縁樹脂層を形成する工程。 (d)前記絶縁樹脂層表面の突出した前記ワイヤを切断
し、前記絶縁樹脂層表面を研磨して、前記絶縁樹脂層表
面の導通リード終端に接続端子を形成し、前記接続端子
及び半田バンプ用端子上にAu皮膜を形成し、半導体パ
ッケージ用基板を作製する工程。
【0007】また、請求項3においては、少なくとも以
下の工程を備えていることを特徴とする請求項1に記載
の半導体パッケージ用基板の製造方法としたものであ
る。 (a)絶縁基材の両面に銅箔を積層した両面銅貼り積層
板の所定位置にビアホールを形成し、一方の面にランド
を、他方の面に半田バンプ用端子を形成する工程。 (b)前記絶縁基材及び前記ランド上に所定厚の絶縁樹
脂層を形成する工程。 (c)前記絶縁樹脂層の所定位置から所定角度でレーザ
ービーム等を前記ランドに向けて照射し、前記絶縁樹脂
層表面から前記ランドに達する導通リード用孔を形成す
る工程。 (d)前記導通リード用孔をデスミア処理して、前記導
通リード用孔内に電解めっきを行い、前記導通リード用
孔内に導体層を形成し、前記ランドから前記絶縁樹脂層
表面に達する導通リードを形成する工程。 (e)前記絶縁樹脂層表面を研磨して、前記絶縁樹脂層
表面の前記導通リード終端に接続端子を形成し、前記接
続端子及び半田バンプ用端子上にAu皮膜を形成し、半
導体パッケージ用基板を作製する工程。
【0008】
【発明の実施の形態】請求項1に係わる本発明の半導体
パッケージ用基板は図1(a)及び(b)に示すよう
に、絶縁基板11の一方の面にランド21が、他方の面
に半田バンプ用端子22が形成された両面板10のラン
ド21側に所定厚の絶縁樹脂層41が、ランド21から
絶縁樹脂層41表面に向かって導通リード51aが形成
されており、絶縁樹脂層41表面の導通リード51aの
終端が接続端子51bになっている。このような導通リ
ード51a及び接続端子51b構成にすることにより、
ランド21から接続端子51bまでの導通リード51a
の長さを3次元的に最短距離で設定でき、高周波特性に
優れた半導体パッケージ用基板とすることができる。ま
た、半導体チップの実装ピン状況が分かれば、配線回路
パターン及び接続端子の設計が省略でき、接続端子51
bの位置を設定するだけで半導体パッケージ用基板を作
製できる。さらに、従来のビルドアップ工法と比較し
て、平面内での引き出しがないため、狭ピッチでもライ
ン、スペースの確保が容易である。
【0009】以下、半導体パッケージ用基板の製造方法
について説明する。図2(a)〜(d)に請求項2に係
わる本発明の半導体パッケージ用基板の製造方法の一実
施例を工程順に示す模式構成断面図を示す。請求項2に
係わる本発明の半導体パッケージ用基板の製造方法は、
まず、絶縁基板11の両面に銅箔が積層された両面板に
ドリル(もしくはレーザー)加工を行い、貫通孔を形成
し、スルーホールめっきをしてビアホールを形成し、両
面の銅箔をパターニング処理して、絶縁基板11の一方
の面にランド21を、他方の面に半田バンプ用端子22
を形成し、ランド21と半田バンプ用端子22とがビア
ホール31にて電気的に接続された両面配線板10を作
製する(図2(a)参照)。
【0010】次に、導電線のワイヤ51一方の端ををラ
ンド21にボンディング等により接合し、図4(a)及
び(b)に示すような、中間固定治具60を経由してワ
イヤ51の他方の端を引っ張り、引っ張った状態でワイ
ヤ51の他方の端を束ねて固定・保持する(図2(b)
参照)。ここで、ワイヤ51としては銅、アルミニウ
ム、金線等が使用できる。ワイヤ51の他方の端を斜め
方向に引っ張って固定する方法としては各ワイヤ51の
他方の端を束ねて引っ張って固定しても良いが、ワイヤ
51の中間位置でのピッチ、位置を正確に割り出すのが
難しいため、ここで示した中間固定治具60を用いれ
ば、ワイヤ51の絶縁樹脂層表面でのピッチ、位置を容
易に、かつ正確に設定できる。さらに、中間固定治具6
0は載置台よりアームを出して固定するようにしておけ
ば(図示せず)、中間固定治具60とランド21との垂
直方向の距離を変えることにより、ワイヤ51の角度を
自由に調整できる。中間固定治具60は、図4(a)及
び(b)に示すように、所定厚の金属基材等61の中心
部に開口部63を設け、開口部63の周辺にワイヤ51
とほぼ同径の切り込み62を所定ピッチで設けたもの
で、ワイヤ51を切り込み62に入れて引っ張ってやれ
ば、ワイヤ51のピッチを正確に割り出すことができ
る。ワイヤ51のランド21よりの角度は前記したよう
に中間固定治具60のランド21よりの垂直(y)方向
の距離を変えることにより設定できる。
【0011】次に、両面配線板10の周囲に所定の高さ
を有する枠71を設け、樹脂溶液を流し込み、樹脂の高
さが目的の高さになるまで流して、樹脂を硬化させ、絶
縁樹脂層41を形成する(図2(c)参照)。樹脂溶液
としては、エポキシ、アクリル、ポリエステル、ポリイ
ミド等の紫外線硬化樹脂溶液が望ましい。枠71は、図
2(b)のワイヤ51の配設工程で取り付けておけば、
作業性は向上する。
【0012】次に、枠71を取り外し、絶縁樹脂層41
表面より飛び出たワイヤ51を切断し、表面を研磨し
て、導通リード51aの絶縁樹脂層41表面の終端に接
続端子51bを形成し、半導体パッケージ用基板100
を得る(図2(d)参照)。
【0013】以下、請求項3に係わる本発明の半導体装
置用基板の製造方法について説明する。図3(a)〜
(d)に請求項3に係わる本発明の半導体パッケージ用
基板の製造方法の一実施例を工程順に示す模式構成断面
図を示す。請求項3に係わる本発明の半導体パッケージ
用基板の製造方法は、まず、絶縁基板11の両面に銅箔
が積層された両面板にドリル(もしくはレーザー)加工
を行い、貫通孔を形成し、スルーホールめっきをしてビ
アホールを形成し、両面の銅箔をパターニング処理し
て、絶縁基板11の一方の面にランド21を、他方の面
に半田バンプ用端子22を形成し、ランド21と半田バ
ンプ用端子22とがビアホール31にて電気的に接続さ
れた両面配線板10を作製する(図3(a)参照)。
【0014】次に、両面配線板10の周囲に所定の高さ
を有する枠を設け、樹脂溶液を流し込み、樹脂を硬化さ
せるか、もしくは所定厚の絶縁フィルムを貼着するかし
て、所定厚の絶縁樹脂層41を形成する(図3(b)参
照)。樹脂溶液としては、エポキシ、アクリル、ポリエ
ステル、ポリイミド等の紫外線硬化樹脂溶液が、絶縁フ
ィルムとしてはエポキシ、アクリル、ポリエステル、ポ
リイミド等に接着層を設けたものが望ましい。
【0015】次に、絶縁樹脂層41表面の所定位置から
ランド21に向けてレーザービームもしくはイオンビー
ムを所定の角度で照射して、絶縁樹脂層41に導通リー
ド用孔81を形成する(図3(c)参照)。ここで、絶
縁樹脂層41表面からレーザービームもしくはイオンビ
ームを照射する際絶縁樹脂層41表面に所定位置に穴明
け加工された照射マスクを用いるとレーザービームもし
くはイオンビームの照射角度を制御するだけで、一括加
工が可能で、効率よく導通リード用孔81を形成でき
る。
【0016】次に、ランド21をカソードにして電解銅
めっきを行い、導通リード用孔81に銅からなる導通用
リード91及び導通リード91の絶縁樹脂層41表面の
終端に接続端子91aを形成し、半導体パッケージ用基
板200を得る(図3(d)参照)。
【0017】
【発明の効果】本発明の半導体パッケージ用基板は、ラ
ンドから絶縁樹脂層表面に向かって3次元的に導通リー
ド及び絶縁樹脂層表面の導通リードの終端が接続端子に
なっているため、ランドから接続端子までの導通リード
の長さを最短距離に設定でき、高周波特性に優れた半導
体パッケージ用基板とすることができる。また、半導体
チップの実装ピン状況が分かれば、配線回路パターン及
び接続端子の設計が省略でき、接続端子の位置を設定す
るだけで半導体パッケージ用基板を作製できる。さら
に、従来のビルドアップ工法と比較して、平面内での引
き出しがないため、狭ピッチでもライン、スペースの確
保が容易である。半導体パッケージ用基板は、絶縁樹脂
層表面の所定位置に接続端子の配置を設定するだけで、
精度良く、効率的に導通リード及び接続端子を形成でき
るため、微細ピッチに対応した高密度半導体パッケージ
基板を低コストで提供できる。
【図面の簡単な説明】
【図1】(a)は、本発明の半導体パッケージ用基板の
一実施例を示す模式平面図である。(b)は、(a)の
模式平面図をA−A’線で切断した本発明の半導体パッ
ケージ用基板の一実施例を示す模式構成断面図である。
【図2】(a)〜(d)は、請求項2に係わる半導体パ
ッケージ用基板の製造方法の一実施例を工程順に示す模
式構成断面図である。
【図3】(a)〜(d)は、請求項3に係わる半導体パ
ッケージ用基板の製造方法の一実施例を示す模式構成断
面図である。
【図4】(a)は、ワイヤを所定角度及びピッチで配設
するための中間固定治具の一実施例を示す模式平面図で
ある。(b)は、(a)の模式平面図をA−A’線で切
断した中間固定治具の断面を示す模式構成断面図であ
る。
【符号の説明】
10……両面配線板 11……絶縁基板 21……ランド 22……半田バンプ用端子 31……ビアホール 41……絶縁樹脂層 51……ワイヤ 51a、91……導通リード 51b、91a……接続端子 60……中間固定治具 61……金属基材等 62……切り込み 63……開口部 71……枠 81……導通リード用孔 100、200……半導体パッケージ用基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 顕 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】一方の面に半導体チップを実装するための
    接続端子を、他方の面に基板実装するための半田バンプ
    用端子を備える多層構造のインターポーザ基板であっ
    て、絶縁基板の一方の面にランドが、他方の面に半田バ
    ンプ用端子が形成された両面板の一方の面の前記ランド
    上には所定厚の絶縁樹脂層が形成され、前記ランドから
    前記絶縁樹脂層表面に向かって導通リードが形成されて
    おり、前記絶縁樹脂層表面の前記導通リードの終端が接
    続端子になっていることを特徴とする半導体パッケージ
    用基板。
  2. 【請求項2】少なくとも以下の工程を備えていることを
    特徴とする請求項1に記載の半導体パッケージ用基板の
    製造方法。 (a)絶縁基材の一方の面にランドを、他方の面に半田
    バンプ用端子を形成し、前記ランドと前記半田バンプ用
    端子を電気的に接続するビアホールを形成する工程。 (b)前記ランドにワイヤの一方の端を接合し、前記ワ
    イヤの他方の端を所定角度で引張する工程。 (c)前記絶縁基材の周囲に所定高さの枠を設け、前記
    絶縁基材及び前記ランド上に樹脂を流し込み、硬化させ
    て絶縁樹脂層を形成する工程。 (d)前記絶縁樹脂層表面の突出した前記ワイヤを切断
    し、前記絶縁樹脂層表面を研磨して、前記絶縁樹脂層表
    面の導通リード終端に接続端子を形成し、前記接続端子
    及び半田バンプ用端子上にAu皮膜を形成し、半導体パ
    ッケージ用基板を作製する工程。
  3. 【請求項3】少なくとも以下の工程を備えていることを
    特徴とする請求項1に記載の半導体パッケージ用基板の
    製造方法。 (a)絶縁基材の一方の面にランドを、他方の面に半田
    バンプ用端子を形成し、前記ランドと前記半田バンプ用
    端子を電気的に接続するビアホールを形成する工程。 (b)前記絶縁基材及び前記ランド上に所定厚の絶縁樹
    脂層を形成する工程。 (c)前記絶縁樹脂層の所定位置から所定角度でレーザ
    ービーム等を前記ランドに向けて照射し、前記絶縁樹脂
    層表面から前記ランドに達する導通リード用孔を形成す
    る工程。 (d)前記導通リード用孔をデスミア処理して、前記導
    通リード用孔内に電解めっきを行い、前記導通リード用
    孔内に導体層を形成し、前記ランドから前記絶縁樹脂層
    表面に達する導通リードを形成する工程。 (e)前記絶縁樹脂層表面を研磨して、前記絶縁樹脂層
    表面の前記導通リード終端に接続端子を形成し、前記接
    続端子及び半田バンプ用端子上にAu皮膜を形成し、半
    導体パッケージ用基板を作製する工程。
JP2001346192A 2001-11-12 2001-11-12 半導体パッケージ用基板及びその製造方法 Pending JP2003152133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001346192A JP2003152133A (ja) 2001-11-12 2001-11-12 半導体パッケージ用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001346192A JP2003152133A (ja) 2001-11-12 2001-11-12 半導体パッケージ用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003152133A true JP2003152133A (ja) 2003-05-23

Family

ID=19159405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001346192A Pending JP2003152133A (ja) 2001-11-12 2001-11-12 半導体パッケージ用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003152133A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344264B2 (en) 2008-06-25 2013-01-01 Panasonic Corporation Semiconductor device and manufacturing process thereof
JP2013522874A (ja) * 2010-03-08 2013-06-13 フォームファクター, インコーポレイテッド カスタマイズ層を有する配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344264B2 (en) 2008-06-25 2013-01-01 Panasonic Corporation Semiconductor device and manufacturing process thereof
JP2013522874A (ja) * 2010-03-08 2013-06-13 フォームファクター, インコーポレイテッド カスタマイズ層を有する配線基板
KR101851269B1 (ko) * 2010-03-08 2018-04-23 폼팩터, 인크. 맞춤 층들을 갖는 배선 기판

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI637672B (zh) 在芯片和基板之間的新型端接和連接
TW201232723A (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TWI505756B (zh) 印刷電路板及其製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US10098243B2 (en) Printed wiring board and semiconductor package
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US20130215586A1 (en) Wiring substrate
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
US20190246496A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2004311849A (ja) 配線基板およびその製造方法
TW201407731A (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US6632734B2 (en) Parallel plane substrate
US6713792B2 (en) Integrated circuit heat sink device including through hole to facilitate communication
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2003179316A (ja) 放熱性に優れたプリント配線板の構造
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2005072061A (ja) 配線基板およびその製造方法
JP2003152133A (ja) 半導体パッケージ用基板及びその製造方法
JP2003243831A (ja) 配線基板およびその製造方法
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法