KR100509974B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100509974B1
KR100509974B1 KR10-1998-0029091A KR19980029091A KR100509974B1 KR 100509974 B1 KR100509974 B1 KR 100509974B1 KR 19980029091 A KR19980029091 A KR 19980029091A KR 100509974 B1 KR100509974 B1 KR 100509974B1
Authority
KR
South Korea
Prior art keywords
clearance
metal layer
layer
via hole
substrate
Prior art date
Application number
KR10-1998-0029091A
Other languages
English (en)
Other versions
KR20000008964A (ko
Inventor
김학균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1998-0029091A priority Critical patent/KR100509974B1/ko
Publication of KR20000008964A publication Critical patent/KR20000008964A/ko
Application granted granted Critical
Publication of KR100509974B1 publication Critical patent/KR100509974B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material

Abstract

본 발명은 인쇄회로기판의 제조 방법으로서, 클리어런스 비아가 겹치는 것을 억제하고, 클리어런스 비아의 크기를 조절하기 위하여, 클리어런스 비아로 형성될 그라운드/파워 층의 클리어런스 비아로 형성될 부분에 그라운드/파워 층의 구성재료인 구리 금속층에 대하여 선택적인 식각능력을 갖는 클리어런스 금속층이 형성된 기판을 준비하고, 클리어런스 금속층을 관통하는 비아 홀을 뚫고, 비아 홀 내벽에 노출된 클리어런스 금속층을 선택적으로 식각하여 클리어런스 비아를 형성한다. 클리어런스 비아를 절연성 수지로 메운 이후에 비아 홀 내벽에 노출된 회로 배선층을 전기적으로 연결하기 위하여 비아 홀 내벽에 도금층을 형성하는 공정을 포함하는 인쇄회로기판의 제조 방법을 제공한다. 특히, 비아 홀을 형성한 이후에 클리어런스를 형성하기 때문에, 클리어런스 금속층의 식각 조건을 조절하여 클리어런스의 크기를 용이하게 조절할 수 있다. 그리고, 인접한 비아 홀 사이의 클리어런스 비아의 크기를 작게 조절함으로써 그라운드/파워 층에서의 인접한 클리어런스 비아의 겹치는 현상을 방지할 수 있기 때문에, 인쇄회로기판의 각 지점에서의 임피던스 값이 균일하게 유지될 수 있다. 한편, 클리어런스 금속층으로 니켈(Ni)을 사용하는 것이 바람직하다.

Description

인쇄회로기판의 제조방법{Method for manufacturing PCB}
본 발명은 인쇄회로기판의 제조 방법에 관한 것으로, 더욱 상세하게는 비아 홀에 형성되는 클리어런스의 크기를 조절할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판(Printed Circuit Board; PCB)을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다.
한편, 인쇄회로기판은 전기적 시스템(electronic system)의 각종 보드로도 광범위하게 사용이 되면서 반도체 소자와 함께 전기적 시스템을 구성하는데 있어서 중요한 역할을 담당하고 있다. 한편, 급격하게 고속도, 고집적화 되어가고 있는 집적회로는 반도체 소자의 패키징에서 입출력 단자의 수의 증가를 가져왔고, 이로 인하여 BGA 타입의 패키지의 볼 수의 증가와 함께 패키징 기판으로 사용되고 있는 인쇄회로기판의 회로 배선의 밀도는 계속하여 증가되고 있다.
도 1에 도시된 바와 같이 통상적인 인쇄회로기판(10)은 기판 몸체(14)에 다층의 금속층(21)이 형성된 구조를 갖는데, 통상적으로 배선층(23, 25, 27), 그라운드 층(29) 및 파워 층(도시 안됨)을 포함하는 금속층(21)이 형성된 단위 기판을 적층하여 형성하게 되며, 금속층의 구성 재료로 구리(Cu)를 사용한다. 그리고, 상하 금속층(21) 사이의 전기적 연결은 비아 홀(12; via hole)을 통하여 이루어진다. 이러한 비아 홀 중에서 그라운드 층(29; ground layer)과 연결이 되지 않는 비아 홀(12)을 형성할 경우에, 그 비아 홀(12)이 형성될 그라운드 층(29)을 식각하여 비아 홀(12)보다 큰 직경의 클리어런스 비아(16; clearance via)를 미리 형성시켜 놓는다.
클리어런스 비아(16)는 비아 홀의 홀 랜드(23a, 27a; hole land)의 크기(a)보다 2배 내지 3배 더 크게 형성된다. 이렇게 형성하는 이유는, 인쇄회로기판(10) 제조시 비아 홀(12)을 뚫는 드릴링(drilling) 공정의 정확도의 한계와, 비아 홀(12)과 전기적으로 연결되지 않은 그라운드 층(29)과 비아 홀(12) 사이에 일정한 정도의 절연저항 신뢰성을 확보하기 위해서이다. 즉, 기판 몸체(14) 상하부면의 마주보는 방향에 형성된 홀 랜드(23a, 27a)를 뚫어 비아 홀(12)을 형성할 때, 비아 홀(12)의 중심이 어느 정도 기준점에서 벗어나더라도 클리어런스 비아(16)가 비아 홀(12)보다 크게 형성되어 있기 때문에, 비아 홀(12)과 그라운드 층(29) 사이에 일정한 거리를 유지하여 절연저항을 확보할 수 있다. 한편, 클리어런스 비아(16)는 인쇄회로기판(10)을 제조하는 단계에서 기판 몸체(14)의 재질로 채워지며, 본 실시예에 따른 설명에서는 그라운드 층(29)에 클리어런스 비아(16)가 형성된 구조를 설명하였지만, 특정 비아 홀과 파워 층(power layer)을 연결하지 않는 경우에도 파워 층에 클리어런스 비아를 형성한다. 도면부호 b는 클리어런스(16)의 크기를 나타낸다.
그러나, 비아 랜드(23)보다 2배 내지 3배나 넓은 클리어런스 비아(16)를 형성해야 하기 때문에, 비아 홀(12) 사이의 간격이 좁아지는 경우, 즉 도 2에 도시된 바와 같이 홀 랜드(23a, 27a) 사이의 간격이 좁아져 인접한 클리어런스 비아(16) 사이에 겹쳐는 부분(17)이 생길 수 있다. 특히, 볼 사이의 간격이 좁은 파인피치(Fine Pitch) BGA 패키지 유형에 사용되는 인쇄회로기판에서 심하게 나타난다. 도면부호 10a, 10b, 10c는 인쇄회로기판을 이루는 단위 기판을 나타내며, 가운데 있는 단위 기판(10a)이 그라운드 층(49)이 형성되는 단위 기판(10a)이다.
그리고, 클리어런스 비아(16)가 겹치는 부분(17)에는 그라운드 층(29)이 존재하기 않는 빈 공간이 형성되기 때문에, 클리어런스 비아(16)가 겹치는 부분(17)에서는 그라운드 영역을 형성하지 못하여 인접한 배선층의 임피던스 값이 원래의 값에서 벗어나며, 클리어런스 비아(16)가 겹치는 빈도에 따라서 임피던스 값의 변동이 크게 일어날 수 있다.
또한, 종래와 같이 클리어런스 비아를 형성할 경우에, 인쇄회로기판의 배선의 미세피치화로 인하여 비아 홀이 밀집되는 부분에서의 클리어런스 비아의 겹치는 빈도는 더욱 증가할 것으로 기대된다. 이렇게 될 경우, 밀집된 비아 홀 영역에서는 그라운드 층이 존재하지 않기 때문에, 그라운드 층의 존재의 실효성이 없어진다.
따라서, 본 발명의 목적은 클리어런스 비아가 겹치는 것을 억제하여 비아 홀 사이에 비아 홀과 이격된 금속층이 존재할 수 있는 인쇄회로기판의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 클리어런스 비아의 크기를 조절할 수 잇는 인쇄회로기판의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 클리어런스를 갖는 인쇄회로기판의 제조 방법으로서, (a) 기판 몸체에 금속층이 형성된 다수의 단위 기판을 적층하여 형성된 기판으로서, 단위 기판 중에서 클리어런스를 형성할 특정 단위 기판의 특정 금속층에 특정 금속층과는 선택적인 식각능력을 갖는 클리어런스 금속층을 형성한 기판을 준비하는 단계와; (b) 클리어런스 금속층을 관통하고, 금속층을 전기적으로 연결하기 위한 비아 홀을 형성하는 단계와; (c) 클리어런스 금속층을 금속층에 대하여 선택적으로 식각하여 비아 홀의 내벽 안쪽으로 클리어런스 비아를 형성하는 단계와; (d) 클리어런스 비아를 절연성 수지로 메워 클리어런스를 형성하는 단계; 및 (e) 비아 홀 내벽에 노출된 금속층을 전기적으로 연결하기 위하여 비아 홀 내벽을 도금하여 도금층을 형성하는 단계;를 포함하며, 클리어런스는 특정 금속층과 비아 홀에 형성된 도금층을 전기적으로 절연시키는 것을 특징으로 하는 인쇄회로기판의 제조 방법을 제공한다.
본 발명에 따른 금속층은, 기판 몸체 상부에 형성되는 상부 배선층과, 기판 몸체 내부에 형성되는 내부 배선층 및 기판 몸체 하부에 형성되는 하부 배선층을 포함하는 회로 배선층과, 기판 몸체 내부에 형성되는 그라운드 층을 포함하며, 그라운드 층이 특정 금속층인 것을 특징으로 한다.
본 발명에 따른 제조 방법에 있어서, (a) 단계에서 클리어런스 금속층을 형성하는 단계는 (a1) 기판 몸체 상부에 그라운드 층이 형성된 단위 기판을 준비하는 단계와, (a2) 그라운드 층상에 포토레지스트를 도포하고, 클리어런스 비아로 형성될 그라운드 층상의 포토레지스트를 현상하여 윈도우를 형성하는 단계와, (a3) 윈도우에 노출된 그라운드 층을 식각하여 홈을 형성하는 단계와, (a4) 홈에 그라운드 층과는 선택적인 식각능력을 갖는 클리어런스 금속층을 형성하는 단계 및 (a5) 포토레지스트를 제거하는 단계를 포함한다.
본 발명의 제조 방법에 따른 (a4) 단계는, 홈에 무전해 도금 방법으로 니켈의 매개 금속층을 형성하는 단계와, 매개 금속층 상에 전해 도금 방법으로 홈을 메우는 니켈의 클리어런스 금속층을 형성하는 단계를 포함한다.
본 발명의 제조 방법에 따른 (c) 단계에서, 클리어런스 비아는 클리어런스 금속층 내부에 형성되는 것이 바람직하다.
본 발명의 제조 방법에 따른 (d) 단계의 절연성 수지는, 에폭시 계열의 플라스틱 수지이며, 유체 상태의 플라스틱 수지를 모세관 현상을 이용하여 클리어런스 비아를 메우게 된다. 그리고, (d) 단계 이후에 비아 홀의 내벽에 형성된 절연성 수지를 과망간산을 사용하여 제거하는 단계를 진행하는 것이 바람직하다.
또한, 본 발명에 따른 금속층은 파워 층을 더 포함하며, 파워 층이 클리어런스가 형성된 특정 금속층인 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 인쇄회로기판의 제조 방법의 실시예를 나타내는 공정 흐름도이다. 그리고, 도 4 내지 도 13은 도 3에 나타난 제조 방법의 각 단계들을 보여주는 단면들이다. 도 3 내지 도 13을 참조하여 본 발명에 따른 제조 방법의 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성 요소를 나타낸다.
본 실시예의 제조 공정은 단위 기판(도 8의 30a)을 형성하는 단계로부터 시작된다. 단위 기판은 기판 몸체와, 기판 몸체 상부에 형성된 금속층으로 구성되며, 금속층은 기판 몸체의 상부에 열압착된 금속 박막을 사진석판술을 이용하여 배선층으로 형성한다. 금속 박막으로는 구리 박막(Cu foil)을 주로 사용하고, 기판 몸체의 재질로는 금속층 사이의 층간 절연층 역할을 하는 FR-4 계통의 프리그레그(prepreg)를 사용한다.
한편, 도 4 내지 도 8은 단위 기판 중에서 그라운드 층(49)이 형성된 단위 기판(30a)의 제조 공정(71)을 도시하고 있다.
도 4에 도시된 바와 같이, 기판 몸체(34) 상부에 그라운드 층(49)이 형성된 반제품 상태의 단위 기판을 준비한 상태에서, 클리어런스 비아로 형성될 그라운드 층(49)을 식각하기 위하여 그라운드 층(49) 상부에 포토레지스트(61; photoresist)를 도포하고, 클리어런스 비아로 형성될 그라운드 층(49) 상의 포토레지스트(61)를 현상하여 윈도우(63; window)를 형성한다.
다음으로 도 5에 도시된 바와 같이, 윈도우(63) 상에 노출된 그라운드 층(49)을 식각하여 기판 몸체(34)의 상부면이 노출될 수 있도록 홈(48)을 형성한다. 홈(48)은 비아 랜드(도 10의 43a, 47a)의 넓이(c)의 2배 내지 3배 정도의 넓이를 갖도록 형성하는 것이 바람직하다.
다음으로 그라운드 층(49)에 형성된 홈(48)에 클리어런스 금속층(50)을 형성하기 위하여, 도 6에 도시된 바와 같이 홈(48)에 클리어런스 금속층(50)을 이루는 금속(53)이 잘 형성될 수 있도록 매개 금속층(51)을 형성하고, 도 7에 도시된 바와 같이 홈(48)을 금속(53)으로 매워 클리어런스 금속층(50)을 형성한다. 한편, 클리어런스 금속층(50)의 재질로는 화학적 식각 공정에서 주위의 배선층인 구리에 비해서 선택비가 높은 금속 예를 들면 니켈(Ni)을 사용하는 것이 바람직하다. 따라서, 본 발명의 실시예에서는 매개 금속층(51)인 니켈(Ni)을 무전해 도금 방법으로 형성하고, 클리어런스 금속층(50)은 니켈(Ni)을 전기 도금 방법으로 형성한다.
다음으로, 그라운드 층(49) 상부의 포토레지스트(61)를 제거하여 도 8에 도시된 바와 같은 단위 기판(30a)의 제조를 완료하게 된다.
한편, 본 발명의 실시예에서는 그라운드 층(49)에 클리어런스 금속층(50)을 형성하는 공정을 설명하였지만, 파워 층에 클리어런스 금속층을 형성하는 공정 또한 전술된 공정과 동일하다.
전술된 공정에 의해 제조된 단위 기판(30a)과, 금속층(41)이 형성된 단위 기판을 적층하여 도 9에 도시된 바와 같은 반제품 상태의 다층의 금속층(41)이 형성된 기판을 형성한다.(72) 기판은 기판 몸체(34)와, 다층의 금속층(41)으로 구성된다. 금속층(41)은 전기적 통로의 역할을 하는 회로 배선층(43, 45, 47)과, 그라운드 영역을 형성하는 그라운드 층(49) 및 전원을 공급하는 파워 층(도시안됨)으로 구성된다. 회로 배선층(43, 45, 47)은 기판 몸체(34) 상부의 상부 배선층(43)과, 기판 몸체(34) 내부에 형성되는 내부 배선층(45) 및 기판 몸체 하부의 하부 배선층(47)으로 구성된다. 그라운드 층(49)은 기판 몸체(34) 내부에 형성된다. 그리고, 상부 배선층(43) 및 하부 배선층(47)은 서로 대칭되는 위치에 비아 홀을 뚫을 수 있는 원판 형태의 홀 랜드(43a, 47a)가 형성되어 있다.
다음으로 도 10에 도시된 바와 같이, 상부 배선층(43)과 내부 배선층(45) 및 하부 배선층(47)을 전기적으로 연결하는 비아 홀(32)을 형성하기 위하여 드릴링 방법으로 상부 및 하부 배선층(43, 47)의 서로 대칭되는 위치의 홀 랜드(43a, 47a)를 관통하는 구멍을 뚫는다.(73) 비아 홀(32) 내벽에 기판 몸체(34) 내부에 형성된 내부 배선층(45)이 노출되며, 비아 홀(32)은 그라운드 층의 클리어런스 금속층(50) 사이를 관통하여 형성되기 때문에, 클리어런스 금속층(50) 또한 비아 홀(32) 내벽에 노출된다.
한편, 종래에는 단위 기판을 제조하는 단계에서 클리어런스 비아를 형성하지만, 본 발명에서는 비아 홀(32)을 형성한 이후에 클리어런스 비아(도 11의 57)를 형성하게 된다. 따라서, 비아 홀의 내벽에 노출되는 그라운드 층을 그대로 노출시킬 경우에 다른 배선층과 재질이 동일한 그라운드 층만을 비아 홀의 내벽 안쪽으로 식각하여 클리어런스 비아를 형성하는 것이 용이하지 않기 때문에, 전술된 바와 같이 구리와는 선택적인 식각 능력을 갖는 클리어런스 금속층(50)을 형성한 것이다. 즉, 도 11에 도시된 바와 같이, 클리어런스 금속층(50)인 니켈은 구리에 비하여 선택비가 크기 때문에, 식각 공정에서 클리어런스 금속층(50)이 비아 홀(32)의 내벽에 노출된 배선층(41)에 비하여 빠르게 식각되어 비아 홀(32) 내벽 안쪽으로 클리어런스 금속층(50)이 식각되어 클리어런스 비아(57)를 형성한다.(74) 이때, 클리어런스 금속층(50)이 식각되는 정도는 식각 환경의 조건을 바꿔줌으로써 조절이 가능하며, 클리어런스 비아(57)는 비아 홀(32)의 내벽에서 그라운드 층(49) 사이의 클리어런스 금속층(50) 내부에 형성하는 것이 바람직하다. 더욱 바람직하게는 비아 홀(32)의 상부 및 하부에 형성된 비아 랜드(43a, 47a)의 직경에 근접하게 클리어런스 비아(57)를 형성하는 것이다.
다음으로 도 12에 도시된 바와 같이 클리어런스 비아(도 11의 57)를 높은 절연저항을 갖는 절연성 수지로 메워 클리어런스(59)를 형성한다.(75) 즉, 액체 상태의 절연성 수지를 비아 홀(32)에 공급하게 되면, 모세관 현상에 의해 비아 홀(32)로 들어간 절연성 수지는 클리어런스 비아(도 11의 57)를 메우게 된다. 절연성 수지로는 에폭시 계열의 플라스틱 수지를 사용하는 것이 바람직하다. 그리고, 비아 홀(32)의 내벽에 형성된 절연성 수지는 도금 공정을 진행하기 위하여 제거하게 된다. 본 발명의 실시예에서는 과망간산을 사용하여 비아 홀(32)의 내벽에 형성된 절연성 수지를 제거한다.
다음으로 도 13에 도시된 바와 같이 비아 홀(32)의 내벽을 구리와 같은 도전성 금속으로 도금하여 도금층(38)을 형성(76)함으로써, 인쇄회로기판(30)의 제조 공정은 완료한다. 도금 방법으로 무전해 도금 방법을 사용하는 것이 바람직하며, 비아 홀(32)에 형성된 도금층(38)은 상부 배선층(43)과 내부 배선층(45) 및 하부 배선층(49)을 전기적으로 연결한다.
따라서, 그라운드 층(49)과 도금층(38) 사이에는 절연층인 클리어런스(59)가 형성되어 그라운드 층(49)은 비아 홀(32)과 전기적으로 절연된다. 그리고, 그라운드 층(49)과 연결된 클리어런스 금속층(50)이 비아 홀(32) 주위에 형성되어 비아 홀(32)을 통하여 전달되는 신호에 노이즈가 발생되는 것을 억제한다. 클리어런스(59) 외측의 클리어런스 금속층(50)은 그라운드 층(49)과 전기적으로 연결되어 그라운드 영역을 구축한다.
그리고, 본 발명의 실시예에서는 그라운드 층에 클리어런스를 형성하는 공정을 설명하였지만, 파워 층에 클리어런스를 형성하는 공정 또한 전술된 공정과 동일하기 때문에 상세한 설명은 생략한다.
한편, 본 발명에서는 비아 홀(32)에 각기 대응하여 클리어런스 금속층(50)을 형성하였지만, 비아 홀이 세밀하게 밀집되어 있다면, 비아 홀이 밀집된 부분의 전체에 배선층을 식각하여 클리어런스 금속층을 형성하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
따라서, 본 발명의 구조를 따르면 인접한 비아 홀 사이의 클리어런스 비아의 크기를 작게 조절함으로써 그라운드/파워 층에서의 인접한 클리어런스 비아가 겹치는 현상을 방지할 수 있기 때문에, 그라운드 층의 경우 비아 홀 사이에 그라운드 영역을 할 수 있고, 파워 층의 경우 비아 홀과 전기적으로 절연되어 인쇄회로기판의 각 지점에서의 임피던스 값을 균일하게 유지할 수 있다.
그리고, 비아 홀을 형성한 이후에 클리어런스 비아를 형성하기 때문에, 클리어런스 금속층의 식각 조건을 조절하여 클리어런스 비아의 크기를 용이하게 조절할 수 있다.
도 1은 종래기술에 따른 인쇄회로기판을 나타내는 단면도,
도 2는 클리어런스 비아가 겹친 인쇄회로기판을 개략적으로 나타내는 도면,
도 3은 본 발명에 따른 인쇄회로기판의 제조 방법의 실시예를 나타내는 공정 흐름도,
도 4 내지 도 13은 도 3에 도시된 제조 방법의 각 단계들을 보여주는 도면으로서,
도 4 내지 도 8은 클리어런스 금속층이 형성된 단위 기판의 제조단계를 보여주는 단면도,
도 9는 복수의 단위 기판이 적층된 상태를 보여주는 단면도,
도 10은 비아 홀을 형성하는 단계를 보여주는 단면도,
도 11은 클리어런스 금속층을 선택적으로 식각하여 클리어런스 비아를 형성하는 단계를 보여주는 단면도,
도 12는 선택적으로 식각된 부분에 절연성 물질로 채워 클리어런스를 형성하는 단계를 보여주는 단면도,
도 13은 비아 홀의 내부를 도금하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
30 : 인쇄회로기판 32 : 비아 홀
34 : 기판 몸체 38 : 도금층
41 : 금속층 43 : 상부 배선층
45 : 내부 배선층 47 : 하부 배선층
49 : 그라운드 층 50 : 클리어런스 금속층
59 : 클리어런스 61 : 포토레지스트

Claims (9)

  1. 클리어런스를 갖는 인쇄회로기판의 제조 방법으로서,
    (a) 기판 몸체에 금속층이 형성된 다수의 단위 기판을 적층하여 형성된 기판으로서, 상기 단위 기판 중에서 클리어런스를 형성할 단위 기판의 금속층에 상기 금속층과는 선택적인 식각능력을 갖는 클리어런스 금속층을 형성한 기판을 준비하는 단계와;
    (b) 상기 클리어런스 금속층을 관통하고, 상기 금속층을 전기적으로 연결하기 위한 비아 홀을 형성하는 단계와;
    (c) 상기 클리어런스 금속층을 상기 금속층에 대하여 선택적으로 식각하여 상기 비아 홀의 내벽 안쪽으로 클리어런스 비아를 형성하는 단계와;
    (d) 상기 클리어런스 비아를 절연성 수지로 메워 클리어런스를 형성하는 단계; 및
    (e) 상기 비아 홀 내벽에 노출된 상기 금속층을 전기적으로 연결하기 위하여 상기 비아 홀 내벽을 도금하여 도금층을 형성하는 단계;를 포함하며,
    상기 클리어런스는 상기 금속층과 상기 비아 홀에 형성된 도금층과 전기적으로 절연시키는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  2. 제 1항에 있어서, 상기 금속층은,
    상기 기판 몸체 상부에 형성되는 상부 배선층과, 상기 기판 몸체 내부에 형성되는 내부 배선층 및 상기 기판 몸체 하부에 형성되는 하부 배선층을 포함하는 회로 배선층; 및
    상기 기판 몸체 내부에 형성되는 그라운드 층;으로 구성되며,
    상기 그라운드 층이 상기 클리어런스를 형성할 단위 기판의 금속층인 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  3. 제 2항에 있어서, 상기 (a) 단계에서 클리어런스 금속층을 형성하는 단계는
    (a1) 상기 기판 몸체 상부에 상기 그라운드 층이 형성된 단위 기판을 준비하는 단계와;
    (a2) 상기 그라운드 층상에 포토레지스트를 도포하고, 클리어런스 비아로 형성될 상기 그라운드 층상의 상기 포토레지스트를 현상하여 윈도우를 형성하는 단계와;
    (a3) 상기 윈도우에 노출된 상기 그라운드 층을 식각하여 홈을 형성하는 단계와;
    (a4) 상기 홈에 상기 그라운드 층과는 선택적인 식각능력을 갖는 클리어런스 금속층을 형성하는 단계; 및
    (a5) 상기 포토레지스트를 제거하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  4. 제 3항에 있어서, 상기 (a4) 단계는,
    상기 홈에 무전해 도금 방법으로 니켈의 매개 금속층을 형성하는 단계와, 상기 매개 금속층 상에 전해 도금 방법으로 상기 홈을 메우는 니켈의 클리어런스 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  5. 제 2항에 있어서, 상기 금속층은 파워 층을 더 포함하며, 상기 파워 층이 상기 클리어런스를 형성할 단위 기판의 금속층인 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  6. 제 1항에 있어서, 상기 (c) 단계에서 클리어런스 비아는 상기 클리어런스 금속층 내부에 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  7. 제 1항에 있어서, 상기 (d) 단계의 절연성 수지는 에폭시 계열의 플라스틱 수지이며, 유체 상태의 상기 플라스틱 수지를 모세관 현상을 이용하여 상기 클리어런스 비아를 메우는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  8. 제 1항에 있어서, 상기 (d) 단계 이후에 상기 비아 홀의 내벽에 형성된 절연성 수지를 과망간산을 사용하여 제거하는 단계를 진행하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  9. 제 1항에 있어서, 상기 (e) 단계는 무전해 도금 방법으로 구리 도금층을 상기 비아 홀의 내벽에 형성하는 특징으로 하는 인쇄회로기판의 제조방법.
KR10-1998-0029091A 1998-07-20 1998-07-20 인쇄회로기판의 제조방법 KR100509974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0029091A KR100509974B1 (ko) 1998-07-20 1998-07-20 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0029091A KR100509974B1 (ko) 1998-07-20 1998-07-20 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20000008964A KR20000008964A (ko) 2000-02-15
KR100509974B1 true KR100509974B1 (ko) 2005-11-16

Family

ID=19544597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0029091A KR100509974B1 (ko) 1998-07-20 1998-07-20 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100509974B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708042B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860001680A (ko) * 1984-07-24 1986-03-20 미다 가쓰시게 다층 인쇄회로기판(多層印刷回路基板)
JPH02215178A (ja) * 1989-02-16 1990-08-28 Nec Corp プリント配線板
JPH0341795A (ja) * 1989-07-07 1991-02-22 Fujitsu Ltd 金属板入り多層プリント基板の構造
JPH05152763A (ja) * 1991-11-28 1993-06-18 Toshiba Corp 多層配線板の形成方法
JPH08264963A (ja) * 1995-03-27 1996-10-11 Nippon Avionics Co Ltd メタルコア・プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860001680A (ko) * 1984-07-24 1986-03-20 미다 가쓰시게 다층 인쇄회로기판(多層印刷回路基板)
JPH02215178A (ja) * 1989-02-16 1990-08-28 Nec Corp プリント配線板
JPH0341795A (ja) * 1989-07-07 1991-02-22 Fujitsu Ltd 金属板入り多層プリント基板の構造
JPH05152763A (ja) * 1991-11-28 1993-06-18 Toshiba Corp 多層配線板の形成方法
JPH08264963A (ja) * 1995-03-27 1996-10-11 Nippon Avionics Co Ltd メタルコア・プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20000008964A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
US6914322B2 (en) Semiconductor device package and method of production and semiconductor device of same
US8709940B2 (en) Structure of circuit board and method for fabricating the same
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US7087988B2 (en) Semiconductor packaging apparatus
US7377033B2 (en) Method of making circuitized substrate with split conductive layer and information handling system utilizing same
KR20070065789A (ko) 회로판 및 그 제조방법
WO1997023123A1 (en) A ball grid array integrated circuit package that has vias located within the solder pads
KR20160013706A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
JP3577421B2 (ja) 半導体装置用パッケージ
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
KR100550298B1 (ko) 병렬 평면 기판
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
US20090077799A1 (en) Circuit board structure with capacitor embedded therein and method for fabricating the same
KR100509974B1 (ko) 인쇄회로기판의 제조방법
JP2001308484A (ja) 回路基板及びその製造方法
JP2010519769A (ja) 高速メモリパッケージ
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR20020095497A (ko) 비아 홀 랜드 위에 형성된 접속 패드를 갖는인쇄회로기판과 그 제조 방법
KR200257974Y1 (ko) 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판
KR20060101024A (ko) 인쇄회로기판
KR20000032827A (ko) 다층 회로기판의 접점부 형성방법
JPH07211812A (ja) 多層リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee