KR20060101024A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20060101024A
KR20060101024A KR1020050022845A KR20050022845A KR20060101024A KR 20060101024 A KR20060101024 A KR 20060101024A KR 1020050022845 A KR1020050022845 A KR 1020050022845A KR 20050022845 A KR20050022845 A KR 20050022845A KR 20060101024 A KR20060101024 A KR 20060101024A
Authority
KR
South Korea
Prior art keywords
layer
printed circuit
circuit board
via hole
clearance
Prior art date
Application number
KR1020050022845A
Other languages
English (en)
Inventor
라윤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050022845A priority Critical patent/KR20060101024A/ko
Publication of KR20060101024A publication Critical patent/KR20060101024A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명의 실시예에 의한 인쇄회로기판은, 내부에 임피던스 패턴이 구비되거나, 외부 부품과 전기적으로 연결되는 배선층과, 인쇄회로기판의 접지를 수행하는 그라운드 층 및 인쇄회로기판에 소정의 전원을 인가하는 전원층이 각각 형성된 단위기판이 다층 구조로 형성된 인쇄회로기판에 있어서, 상기 단위기판 간의 전기적 연결을 수행하는 비아홀과; 상기 배선층에서 상기 비아홀을 둘러싸도록 형성된 랜드와; 상기 그라운드층 및/또는 전원층에서 상기 비아홀을 둘러싸도록 형성된 클리어런스가 포함되어 구성됨을 특징으로 한다.
이와 같은 본 발명에 의하면, 그라운드층 및/또는 전원층에 형성되는 클리어런스가 겹치는 것을 방지하여, 인접한 배선층의 임피던스값을 일정하게 유지하면서 비아홀 사이에 비아홀과 이격된 금속 패턴이 존재할 수 있다는 장점이 있다.

Description

인쇄회로기판{Printed Circuit Board}
도 1은 종래의 인쇄회로기판을 나타내는 단면도.
도 2a 및 도 2b는 종래의 인쇄회로기판에 형성되는 비아홀, 랜드 및 클리어런스를 나타내는 단면도 및 정면도.
도 3은 클리어런스가 겹친 인쇄회로기판을 개략적으로 나타낸 도면.
도 4는 본 발명의 실시예에 의한 인쇄회로기판을 나타내는 단면도.
도 5a 및 도 5b는 본 발명의 실시예에 의한 인쇄회로기판에 형성되는 비아홀, 랜드 및 클리어런스를 나타내는 단면도 및 정면도.
<도면의 주요 부분에 대한 부호의 설명>
400 : 인쇄회로기판 410 : 배선층
420 : 그라운드층 430 : 전원층
402 : 비아홀 404 : 랜드
406 : 클리어런스
본 발명은 인쇄회로기판에 관한 것으로, 특히 다층구조로 이루어지는 인쇄회 로기판에서 각 층의 비아 및 랜드, 클리언런스 구조에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 있으며, 높은 신뢰성을 갖는 제품을 저렴하게 제조하고 있다.
이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 주의 하나가 바로 패키지 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array, BGA) 패키지이다.
상기 BGA 패키지는 통상적인 플라스틱 패키지에 비하여 모기판에 대한 실장면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점이 있다.
BGA 패키지는 기존의 플라스틱 패키지와는 달리 리드 프레임 대신에 인쇄회로기판(PCB)을 사용한다. 상기 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면을 솔더볼들을 배치할 수 있는 영역으로 제공할 수 있기 때문에 모기판에 대한 실장 밀도 면에서 유리하다.
한편, 상기 인쇄회로기판은 전기적 시스템의 각종 보드로도 광범위하게 사용되면서 반도체 소자와 함께 전기적 시스템을 구성하는데 중요한 역할을 담당하고 있다.
한편, 급격하게 고속도, 고집적화 되어가고 있는 집적회로는 반도체 소자의 패키징에서 입출력 단자의 수 증가를 가져왔고, 이로 인하여 BGA 타입 패키지의 볼 수 증가와 함께 패키징 기판으로 사용되고 있는 인쇄회로기판의 회로 배선의 밀도는 계속 증가되고 있다.
도 1은 종래의 인쇄회로기판을 나타내는 단면도이다.
도 1을 참조하면, 종래의 인쇄회로기판(100)은 기판 몸체에 다층의 금속층이 형성된 구조를 갖는데, 통상적으로 배선층(110), 그라운드층(120), 전원층(130)을 포함하는 금속층이 형성된 단위기판을 적층하여 형성하게 되며, 금속층의 구성 재료로 구리(Cu)를 사용한다.
도 1에 도시된 바와 같이 부품 A(140)의 신호가 인쇄회로기판의 패드를 거쳐 인쇄회로기판의 제 1층으로 전달되면, 상기 제 1층에 형성된 제 1비아홀(102)을 통해 다른 층으로 전달되고, 제 4층에 구비된 전도성 패턴을 통해 제 2비아홀(102')로 전달되어 최종 신호가 전달되고자 하는 다는 부품으로 상기 신호가 인가된다.
즉, 상하 금속층 사이의 전기적 연결은 비아홀(102) 및 랜드(104)을 통하여 이루어진다. 이러한 비아홀(102) 중에서 그라운드층(120) 및/또는 전원층(130)과 연결이 되지 않는 비아홀(102)을 형성할 경우에 상기 비아홀(102)에 형성될 그라운드층(120) 및/또는 전원층(130)을 식각하여 랜드(104)보다 큰 직경의 클리어런스(106)를 미리 형성시켜 놓는다.
상기 클리어런스(106)는 상기 비아홀의 랜드(104) 크기보다 2배 내지 3배 더 크게 형성되는데, 이는 인쇄회로기판 제조시 비아홀(102)을 뚫는 드릴링 공정의 정확도 한계와, 비아홀(102)과 전기적으로 연결되지 않는 그라운드층(120) 및/ 또는 전원층(130)과 비아홀(102) 사이에 일정한 정도의 절연저항 신뢰성을 확보하기 위해서이다.
즉, 기판 몸체 상하부면의 마주보는 방향에 형성된 랜드(104)를 뚫어 비아홀(102)을 형성할 때, 상기 비아홀(102)을 중심이 어느 정도 기준점에서 벗어나더라 도 클리어런스(106)가 비아홀(102)보다 크게 형성되어 있기 때문에 비아홀(102)과 그라운드층(120) 및/또는 전원층(130) 사이에 일정한 거리를 유지하여 절연저항을 확보할 수 있다. 한편, 클리어런스(106)는 인쇄회로기판을 제조하는 단계에서 기판 몸체의 재질로 채워질 수 있다.
도 2a 및 도 2b는 종래의 인쇄회로기판에 형성되는 비아홀(102), 랜드(104) 및 클리어런스(106)를 나타내는 단면도 및 정면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 상기 비아홀(102)은 각 층마다 형성된 랜드(104)의 중앙부를 뚫어 형성되는 것이고, 상기 클리어런스(106)는 그라운드층 및/또는 전원층에 구비되는 것으로 상기 비아홀의 랜드(104) 크기보다 2배 내지 3배 더 크게 형성되고 절연물질이 채워진다.
즉, 종래의 인쇄회로기판은 도 2a와 같이 인쇄회로기판의 최상층에서 마지막 층까지 랜드(104)가 구성되어 있으며, 상기 랜드(104)의 중앙부를 뚫어 비아홀(102)이 형성된다.
또한, 상기 그라운드층 및/또는 전원층에는 상기 비아홀의 랜드(104) 크기보다 2배 내지 3배 더 크게 형성된 클리어런스(106)가 구비된다.
그러나, 종래의 인쇄회로기판의 경우 상기 랜드(104)보다 2배 내지 3배나 넓은 클리어런스(106)를 형성해야 하기 때문에 비아홀(102) 사이의 간격이 좁아지는 경우 즉, 도 3에 도시된 바와 같이 랜드(23a, 27a) 사이의 간격이 좁아져 인접한 클리어런스(16) 사이에 겹쳐지는 부분(17)이 생길 수 있다.
특히 볼 사이의 간격이 좁은 파인피치(fine pitch) BGA 패키지 유형에 사용 되는 인쇄회로기판에서 상기 클리어런스가 겹치는 현상이 심하게 나타난다.
도면부호 10a, 10b, 10c는 인쇄회로기판을 이루는 단위 기판을 나타내며, 가운데 있는 단위기판(10a)이 그라운드층 또는 전원층이 형성되는 기판이다.
또한, 일 예로 그라운드층(49)이 형성된 기판(10a)에서 클리어린스가 겹치는 부분(17)에서는 그라운드층이 존재하지 않는 빈 공간이 형성되기 때문에 클리어런스가 겹치는 부분에서는 그라운드 영역을 형성하지 못하여 인접한 배선층의 임피던스값이 원래의 값에서 벗어나며, 클리어런스가 겹치는 빈도에 따라 임피던스 값의 변동이 크게 일어날 수 있다.
또한, 종래와 같이 클리어런스를 형성할 경우에, 인쇄회로기판 배선의 미세 피치화로 인해 비아홀이 밀집되는 부분에서는 클리어런스의 겹치는 빈도는 더욱 증가할 것으로 예상되며, 이와 같이 밀집한 비아홀 영역에서는 그라운드층이 존재하지 않기 때문에 그라운드층 존재의 실효성이 없어지게 되는 단점이 있다.
본 발명은 다층구조로 이루어지는 인쇄회로기판에 있어서, 그라운드층 및/또는 전원층에 형성되는 클리어런스가 겹치는 것을 방지하여, 인접한 배선층의 임피던스값을 일정하게 유지하면서 비아홀 사이에 비아홀과 이격된 금속 패턴이 존재할 수 있는 인쇄회로기판을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 인쇄회로기판은, 내부에 임피던스 패턴이 구비되거나, 외부 부품과 전기적으로 연결되는 배선층과, 인 쇄회로기판의 접지를 수행하는 그라운드 층 및 인쇄회로기판에 소정의 전원을 인가하는 전원층이 각각 형성된 단위기판이 다층 구조로 형성된 인쇄회로기판에 있어서, 상기 단위기판 간의 전기적 연결을 수행하는 비아홀과; 상기 배선층에서 상기 비아홀을 둘러싸도록 형성된 랜드와; 상기 그라운드층 및/또는 전원층에서 상기 비아홀을 둘러싸도록 형성된 클리어런스가 포함되어 구성됨을 특징으로 한다.
여기서, 상기 인쇄회로기판은, 제 1배선층, 그라운드층, 제 2배선층, 제 3배선층, 전원층, 제 4배선층이 각각 형성된 단위기판이 순차적으로 적층되어 형성되며, 상기 그라운드층 및/또는 전원층에는 랜드가 형성되지 않음을 특징으로 한다.
또한, 상기 비아홀의 내부 벽면은 전도성 재질로 도금처리 됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 4는 본 발명의 실시예에 의한 인쇄회로기판을 나타내는 단면도이다.
도 4를 참조하면, 본 발명의 실시예에 의한 인쇄회로기판은 기판 몸체에 다층의 금속층이 형성된 구조를 갖는데, 통상적으로 배선층(410), 그라운드층(420), 전원층(430)을 포함하는 금속층이 형성된 단위기판을 적층하여 형성한다.
종래의 경우 상기 인쇄회로기판의 상하 금속층 사이의 전기적 연결은 비아홀 및 랜드을 통하여 이루어지는 것으로, 각 층마다 비아홀 및 랜드가 형성되어 있었으며, 그라운드층 및/또는 전원층 즉, 제 2층 및/또는 제 5층과 연결이 되지 않는 비아홀을 형성할 경우에 상기 비아홀에 형성될 그라운드 및/또는 전원층을 식각하 여 상기 랜드 크기의 2배 내지 3배 직경을 갖는 클리어런스가 형성되었다.
그러나, 이러한 종래 구조는 그라운드층 및/또는 전원층 역할을 수행하는 상기 제 2층 및/또는 제 5층에 상기 랜드보다 2배 내지 3배나 넓은 클리어런스를 형성해야 하기 때문에 비아홀 사이의 간격이 좁아지는 경우 즉, 도 3에 도시된 바와 같이 랜드 사이의 간격이 좁아져 인접한 클리어런스 사이에 겹쳐지는 부분이 생길 수 있으며, 상기 클리어린스가 겹치는 부분에서는 인접한 배선층의 임피던스값이 원래의 값에서 벗어나, 클리어런스가 겹치는 빈도에 따라 임피던스 값의 변동이 크게 일어날 수 있다는 문제가 있었다.
이를 극복하기 위하여 본 발명에 의한 인쇄회로기판은, 도 4에 도시된 바와 같이 그라운드층(420) 및/또는 전원층(430) 역할을 수행하는 상기 제 2층 및/또는 제 5층에 랜드(404)가 형성되지 않음을 특징으로 한다.
여기서, 상기 제 2층 및/또는 제 5층의 랜드를 형성하지 않는 경우에도 인쇄회로기판 제조시에 비아홀(402)을 도금 처리하여 형성하게 되면, 각 층의 전기적 연결이 이루어지기 때문에 전혀 문제되지 않는다.
이와 같이 상기 그라운드층(420) 및/또는 전원층(430) 역할을 수행하는 상기 제 2층 및/또는 제 5층에 랜드(404)가 형성되지 않게 되면, 상기 제 2층 및/또는 제 5층에 클리어런스(406)를 형성함에 있어, 비아홀 사이의 간격이 좁아지는 경우에도 상기 클리어런스(406) 사이가 겹쳐지는 것을 방지할 수 있게 된다.
따라서, 종래의 인쇄회로기판의 단점인 상기 클리어린스가 겹치는 부분에서는 인접한 배선층의 임피던스값이 원래의 값에서 벗어나, 클리어런스가 겹치는 빈 도에 따라 임피던스 값의 변동이 크게 일어날 수 있다는 문제를 극복할 수 있는 것이다.
상기 구조를 갖는 본 발명의 실시예에 의한 인쇄회로기판은 도 4에 도시된 바와 같이 부품 A(440)의 신호가 인쇄회로기판의 패드를 거쳐 인쇄회로기판의 제 1층으로 전달되면, 상기 제 1층에 형성된 제 2비아홀(402')을 통해 다른 층으로 전달되고, 제 3층 또는 제 4층에 구비된 임피던스 패턴(412)을 통해 제 1비아홀(402)로 전달되어 최종 신호가 전달되고자 하는 다는 부품으로 상기 신호가 인가된다.
단, 본 발명은 상기 인쇄회로기판의 금속층 사이의 전기적 연결이 랜드(404)가 아닌 도금처리된 비아홀(402)에 의해 이루어짐을 특징으로 한다.
또한, 상기 비아홀(402) 중에서 그라운드층(420) 및/또는 전원층(430)과 연결이 되지 않는 비아홀(402)을 형성할 경우에 상기 비아홀에 형성될 그라운드층(420) 및/또는 전원층(430)을 식각하여 비아홀(402)보다 큰 직경의 클리어런스(406)를 형성함에 있어 상기 층에는 랜드(404)가 형성되지 않으므로, 볼 사이의 간격이 좁은 파인피치(fine pitch) BGA 패키지 유형에 사용되는 인쇄회로기판의 경우에도 상기 층에 형성되는 클리어런스(406)가 겹치는 현상을 극복할 수 있게 된다.
도 5a 및 도 5b는 본 발명의 실시예에 의한 인쇄회로기판에 형성되는 비아홀, 랜드 및 클리어런스를 나타내는 단면도 및 정면도이다.
도 5a 및 도 5b에 도시된 바와 같이, 상기 비아홀(402)은 그라운드층 및/또는 전원층을 제외한 각 층마다 형성된 랜드(404)의 중앙부를 뚫어 형성되는 것으로, 본 발명의 경우 뚫어진 비아홀(402) 벽면이 도금처리 되기 때문에 상기 랜드 (404)가 형성되지 않은 층에도 전기적으로 연결된다.
또한, 상기 클리어런스(406)는 그라운드층 및/또는 전원층에 구비되는 것으로 상기 비아홀(402)의 크기보다 2배 내지 3배 더 크게 형성된다.
본 발명의 경우 상기 그라운드층 및/또는 전원층에는 랜드(404)가 형성되지 않기 때문에 도 5b에 도시된 바와 같이 상기 제 2층 및/또는 제 5층에 클리어런스(106)를 형성함에 있어, 비아홀(402) 사이의 간격이 좁아지는 경우에도 상기 클리어런스(406) 사이가 겹쳐지는 것을 방지할 수 있게 된다.
따라서, 종래의 인쇄회로기판의 단점인 상기 클리어린스가 겹치는 부분에서는 인접한 배선층의 임피던스값이 원래의 값에서 벗어나, 클리어런스가 겹치는 빈도에 따라 임피던스 값의 변동이 크게 일어날 수 있다는 문제를 극복할 수 있는 것이다.
이와 같은 본 발명에 의하면, 그라운드층 및/또는 전원층에 형성되는 클리어런스가 겹치는 것을 방지하여, 인접한 배선층의 임피던스값을 일정하게 유지하면서 비아홀 사이에 비아홀과 이격된 금속 패턴이 존재할 수 있다는 장점이 있다.

Claims (4)

  1. 내부에 임피던스 패턴이 구비되거나, 외부 부품과 전기적으로 연결되는 배선층과, 인쇄회로기판의 접지를 수행하는 그라운드 층 및 인쇄회로기판에 소정의 전원을 인가하는 전원층이 각각 형성된 단위기판이 다층 구조로 형성된 인쇄회로기판에 있어서,
    상기 단위기판 간의 전기적 연결을 수행하는 비아홀과;
    상기 배선층에서 상기 비아홀을 둘러싸도록 형성된 랜드와;
    상기 그라운드층 및/또는 전원층에서 상기 비아홀을 둘러싸도록 형성된 클리어런스가 포함되어 구성됨을 특징으로 하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 인쇄회로기판은, 제 1배선층, 그라운드층, 제 2배선층, 제 3배선층, 전원층, 제 4배선층이 각각 형성된 단위기판이 순차적으로 적층되어 형성됨을 특징으로 하는 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 그라운드층 및/또는 전원층에는 랜드가 형성되지 않음을 특징으로 하는 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 비아홀의 내부 벽면은 전도성 재질로 도금처리 됨을 특징으로 하는 인쇄회로기판.
KR1020050022845A 2005-03-18 2005-03-18 인쇄회로기판 KR20060101024A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050022845A KR20060101024A (ko) 2005-03-18 2005-03-18 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050022845A KR20060101024A (ko) 2005-03-18 2005-03-18 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20060101024A true KR20060101024A (ko) 2006-09-22

Family

ID=37632398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022845A KR20060101024A (ko) 2005-03-18 2005-03-18 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20060101024A (ko)

Similar Documents

Publication Publication Date Title
KR101514539B1 (ko) 전자부품 내장기판
US7732913B2 (en) Semiconductor package substrate
KR101420543B1 (ko) 다층기판
US20160155694A1 (en) Reduced pth pad for enabling core routing and substrate layer count reduction
US20040150114A1 (en) Multi-chip electronic package having laminate carrier and method of making same
TWI536882B (zh) 具電源/接地球墊陣列的印刷電路板
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US20160086885A1 (en) Package substrate
JP2005072311A (ja) キャパシタ、多層配線基板及び半導体装置
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
TW201528884A (zh) 線路板及電子總成
JP2009170941A (ja) キャパシタ実装配線基板
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US8063481B2 (en) High-speed memory package
KR102295103B1 (ko) 회로기판 및 회로기판 조립체
KR20060101024A (ko) 인쇄회로기판
KR100509974B1 (ko) 인쇄회로기판의 제조방법
JP2020013917A (ja) 配線基板
JP4380167B2 (ja) 多層配線板および半導体デバイス

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination