TWI536882B - 具電源/接地球墊陣列的印刷電路板 - Google Patents

具電源/接地球墊陣列的印刷電路板 Download PDF

Info

Publication number
TWI536882B
TWI536882B TW104135991A TW104135991A TWI536882B TW I536882 B TWI536882 B TW I536882B TW 104135991 A TW104135991 A TW 104135991A TW 104135991 A TW104135991 A TW 104135991A TW I536882 B TWI536882 B TW I536882B
Authority
TW
Taiwan
Prior art keywords
power
ground
ball
printed circuit
circuit board
Prior art date
Application number
TW104135991A
Other languages
English (en)
Other versions
TW201618615A (zh
Inventor
張聖明
劉嘉惠
林詩傑
陳君萍
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201618615A publication Critical patent/TW201618615A/zh
Application granted granted Critical
Publication of TWI536882B publication Critical patent/TWI536882B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

具電源/接地球墊陣列的印刷電路板
本發明係有關於印刷電路板技術，特別是有關於一種改良的電源/接地球墊陣列(power/ground ball pad array)，應用於印刷電路板上，可以降低微電子系統中的電路板層級IR壓降(board-level IR drop)。
已知，積體電路(IC)元件通常包括一經過封裝的IC晶片。IC晶片包括在半導體晶圓上以微影等製程圖案化的導電及絕緣材料製成的電路結構。封裝體可以支撐和保護IC晶片，並提供IC晶片內的電路結構和外部電路板之間的電連接。幾種已知用來容納IC晶片的封裝類型，例如，球柵陣列(BGA)、針柵陣列(PGA)、塑料引線晶片載體(plastic leaded chip carrier)、塑料四邊扁平封裝等等。
BGA封裝可以實現更高性能的應用。BGA封裝具有呈陣列排列的錫球或凸塊位於封裝體底面，再透過這些錫球或凸塊陣列作為外部接點，代替過去所使用的導線架技術。由於半導體封裝體的背面可以全部用於與電路板的連接，如此可以增加輸入/輸出接墊(I/O pad)的數量。近年來，為了支援更高的功能性，BGA封裝的接點數已大幅增加。
隨著系統的複雜性和操作速度的提高，積體電路的功耗急劇增加。另外，隨著半導體製程技術的演進，IC供應電源電壓不可避免的繼續下降。降低供應電源電壓通常伴隨著元件雜訊容限的降低，這使得元件更容易受到電源雜訊影響。上述雜訊包括現今配電系統中固有的頻率相關分佈式寄生導致的動態交流電壓波動(dynamic AC voltage fluctuation)，以及直流電壓降(IR壓降)。
在微電子系統中，系統IR壓降可大致被區分為三個層面：晶片、封裝及電路板。由於晶片上電源格柵的精細特徵尺寸造成阻抗損失嚴重，因此晶片上的IR壓降已被廣泛研究。相比之下，封裝和電路板層級的IR壓降則尚未受到許多注意。由於增加的電流需求和降低的電源電壓的雜訊容限，封裝和電路板層級IR壓降已對高速裝置的操作造成顯著影響。
晶片外通道阻值的增加可歸因於幾個因素。在多層IC封裝如BGA封裝，電源的分佈從植球到晶片連接凸點通常遍歷許多層。這些路徑比在電路板上短得多；然而，封裝的電源和接地面通常需要更多的不規則形狀以容納晶片的I/O分線，通常不允許填滿整個平面。許多封裝還包含許多電源域，但可用於這些電源域分佈的層數非常有限。
因此，電源分佈常見包含複雜的形狀及其他非理想的佈線。印刷電路板也有自己本身的問題。在大型而複雜印刷電路板上，電源分佈系統有遍歷數英尺的平面及繞線以到達遠端元件。因此，遠端元件將看到一個較大的電壓降。因為如此長的分佈路徑，設計上有可能提供不足夠的電壓給某些元件。因此，對於高電流且低電壓的設計，將包括封裝和電路板IR壓降考慮到系統的總雜訊預算中是非常重要的。
本發明的主要目的在提供一種改良的印刷電路板，具有新穎的電源/接地球墊陣列，其能夠減少微電子系統的電路板層級IR壓降。
根據一實施例，本發明批露一種印刷電路板，包含有一層疊核心，包含有至少一內部導電層；一增層，設於該層疊核心上，包含有一上層導電層；複數個微導孔，設於該增層中，用以電連接該上層導電層與該內部導電層；以及一電源/接地球墊陣列，位於該上層導電層中，該電源/接地球墊陣列包含有複數個電源球墊及複數個接地球墊，排列成具有一固定球墊節距P的陣列，其中該電源/接地球墊陣列包含有一4-球墊單元區域，該4-球墊單元區域僅包括單一個該接地球墊以及三個該電源球墊，或僅包括單一個該電源球墊及三個該接地球墊。其中該4-球墊單元區域為一矩形區域，且其面積大小為2Px2P。
根據另一實施例，本發明批露一種印刷電路板，包含有一層疊核心，包含有至少一內部導電層；一增層，設於該層疊核心上，包含有一上層導電層，複數個微導孔，設於該增層中，用以電連接該上層導電層與該內部導電層；一電源網，位於該上層導電層，該電源網包含有複數個電源球墊，彼此互連並排列成一梳狀圖案；以及一接地網，鄰近該電源網，並與該電源網以叉指狀耦合在一起，其中該接地網包含有複數個接地球墊，彼此互連並排列成一倒置的梳狀圖案，使得該接地網與該電源網互相交指。
根據又另一實施例，本發明批露一種印刷電路板，包含有一層疊核心，包含有至少一內部導電層；一增層，設於該層疊核心上，包含有一上層導 電層；複數個微導孔，設於該增層中，用以電連接該上層導電層與該內部導電層；一電源網，位於該上層導電層，該電源網包含有複數個電源球墊，彼此互連並排列成一階層圖案；以及一接地網，鄰近該電源網，並與該電源網耦合在一起，其中該接地網包含有複數個接地球墊，彼此互連並排列成一階層圖案。
無庸置疑的，該領域的技術人士讀完接下來本發明較佳實施例的詳細描述與圖式後，均可了解本發明的目的。
1‧‧‧微電子系統
2a‧‧‧4-球墊單元區域
2a’‧‧‧區域
2b‧‧‧4-球墊單元區域
3a‧‧‧4-球墊單元區域
3a’、3b’、3c’‧‧‧區域
3b‧‧‧4-球墊單元區域
3c‧‧‧4-球墊單元區域
10‧‧‧BGA封裝
20‧‧‧高密度多層印刷電路板
20a‧‧‧封裝安裝面
30‧‧‧電源網
40‧‧‧接地網
110‧‧‧覆晶晶片
112‧‧‧凸塊
114‧‧‧底膠
116‧‧‧成型模蓋
120‧‧‧封裝基板
122‧‧‧錫球
200‧‧‧球墊
210‧‧‧層疊核心
212、214‧‧‧增層
220a、220b‧‧‧微通孔
230a‧‧‧埋入導孔
230b‧‧‧電鍍通孔
252、254‧‧‧防焊阻劑
252a、254a‧‧‧防焊阻劑開口
302‧‧‧電源球墊(球墊)
302a~302j‧‧‧電源球墊
310、320‧‧‧電源走線
330a、330b、330c‧‧‧雷射鑽孔微通孔
402‧‧‧接地球墊(球墊)
402a~402g‧‧‧接地球墊
410、420‧‧‧接地走線
430a、430b‧‧‧雷射鑽孔微通孔
610‧‧‧電源面
630a、630b‧‧‧機械鑽孔埋入導孔
710‧‧‧接地面
730a‧‧‧機械鑽孔埋入導孔
P‧‧‧球墊節距
所附圖式提供對於此實施例更深入的了解，並納入此說明書成為其中一部分。這些圖式與描述，用來說明一些實施例的原理。
第1圖為依據本發明實施例所繪示的一微電子系統的橫截面示意圖。
第2圖為依據本發明實施例所繪示的一高密度多層印刷電路板的部分截面示意圖。
第3圖例示第2圖中高密度多層印刷電路板頂層(L1)的部分電源/接地球墊上視示意。
第4圖例示出高密度多層印刷電路板的第二層(L2)的部分導孔配置平面圖，其中第3圖所示的區域大致與第4圖所示的區域對齊。
第5圖放大繪示第3圖中的兩個相鄰的球墊單元區域。
第6圖為根據本發明另一個實施例所繪示的高密度多層印刷電路板的第一層(L1)中部分電源/接地球墊陣列上視示意圖。
第7圖例示出高密度多層印刷電路板的第二層(L2)的部分導孔配置平面圖，其中第6圖所示的區域大致與第7圖所示的區域對齊。
接下來的詳細敘述請參照相關圖式所示內容，用來說明可依據本發明具體實行的實施例。這些實施例提供足夠的細節，可使此領域中的技術人員充分了解並具體實行本發明。在不悖離本發明的範圍內，可做結構上的修改，並應用在其他實施例上。
此外，以下的說明中，不同實例中可能會有重複附圖標記和/或文字。這樣的重複只是為了簡化並能清楚說明本發明，並非為了指出各種實施例和/或所討論的各種配置之間的關係。
另外，以下的說明中，若牽涉到一第一結構特徵位於一第二結構特徵上方或上面，包括在不同實施例中，所指的是，該第一結構特徵及該第二結構特徵可以是彼此直接接觸，或者不直接接觸。
本文中所用的術語，其目的僅於描述具體實施例，並非意在限制本 發明。如本文所用，單數形式“一”、“一個”和“該”也可包括複數形式，除非上下文另外明確指出。應進一步理解，開放式術語“包括”和/或“包含”，在本說明書中使用時，特定所陳述的結構特徵、整數、步驟、操作、元件和/或部件的存在，但亦不排除其它額外結構特徵、整數、步驟、操作、元件、部件，和/或其組合的存在。
球柵陣列(BGA)封裝，例如覆晶BGA封裝、引線接合BGA或扇出晶圓級封裝(Fan-Out WLP)，隨著製程朝次微米發展，其技術複雜性越來越高，而晶片上電壓(on-die voltage)也不斷降低。相比於IC部件和封裝面的接近，因為在封裝層面的訊號和電壓較大，鄰近效應對積體電路操作影響越來越受重視。
高的IR壓降導致功耗增加和信號時脈速度降低。因此，有必要在本技術領域提供一改進的印刷電路板(PCB)上的電源/接地球墊陣列，其能夠減少微電子系統的電路板級IR壓降。
第1圖例示一微電子系統1的橫截面圖，其包括一BGA封裝10，安裝在一高密度多層印刷電路板(PCB)20的頂表面上。舉例來說，BGA封裝10可以是覆晶BGA封裝，但不限於此。應該理解的是，其它類型的BGA封裝，例如，打線BGA封裝、扇出(Fan-Out)封裝等也可使用。根據本發明實施例，例如，BGA封裝10包括一個覆晶晶片110安裝在封裝基板120的第一側(晶片側)。例如，根據本發明實施例，覆晶晶片110可以是行動電話平台的中央處理器(CPU)或系統單晶片(System-On-a-Chip,SOC)。
應該理解的是，BGA封裝10還可以包括其他晶片或晶片封裝，從而 形成一系統級封裝(SiP)、一封裝上封裝(PoP)等。
通常，在覆晶BGA封裝中，覆晶晶片110的倒置“上”表面的導電端子係以可回焊凸塊112直接焊接到封裝基板120表面對應的晶片接合區域內的焊墊上。然後，BGA封裝10再利用焊錫凸塊或錫球122耦合到印刷電路板20。
BGA封裝10還可以包括覆晶晶片110與封裝基板120之間的底膠114。底膠114可以是特別設計的工程環氧樹脂，填滿覆晶晶片110與封裝基板120之間的間隙，且環繞著凸塊112。它的目的是控制焊點中覆晶晶片110與封裝基板120熱膨脹係數上的差異所引起的應力。一經固化，底膠114可以吸收應力，降低了凸塊112上的應變，大大增加封裝成品的壽命。應該理解的是，在某些情況下，底膠114可以省略。BGA封裝10可以進一步包括一成型模蓋116，為了保護的目的，其至少包覆了覆晶晶片110。
錫球122可包括電源錫球及接地錫球(未明確示出)所構成的陣列，它們通常設置在BGA封裝10底面的約略中心區域。應當理解，還可能另提供有多個電源網和接地網。這些電源錫球和接地錫球對準並與印刷電路板20的封裝安裝面20a上相應的球墊200相接合。
第2圖例示高密度多層印刷電路板20的部分截面示意圖。例如，高密度多層印刷電路板20可以是高密度互連(HDI)電路板，其具有4至10]層，例如，HDI-1、HDI-2、HDI-3、HDI-4或ELIC(各層互連)印刷電路板。僅用於說明目的，第2圖描繪了6層(1+4+1)印刷電路板。然而，應該理解的是，本發明可以適用於其它類型的印刷電路板。
如第2圖所示，高密度多層印刷電路板20包括一個層疊核心210及增層212和214，增層212和214將層疊核心210夾於其中。增層212和214可以利用任何本領域中已知的樹脂增層方法及金屬化製程形成在層疊核心210上。例如，增層212和214可以包括BT樹脂和電鍍銅層。在增層212中可以形成多個微通孔220a以電連接頂部導電層(L1或第一層)與層疊核心210的內部導電層(L2或第二層)。在增層214中可以形成多個微通孔220b以電連接底部導電層(L6或第六層)與層疊核心210的內部導體層(L5或第五層)。微通孔220a及微通孔220b可以用雷射鑽孔技術形成，且其直徑大小約在例如0.05至0.2mm之間的範圍內。
第2圖中另例示一用於互連的埋入導孔(buried through via)230a貫穿所述層疊核心210的整個厚度。例如，埋入導孔230a可以填充有環氧樹脂。圖中另例示一用於連接組件接腳的電鍍通孔(PTH)230b，貫穿6層印刷電路板的整個厚度。埋入導孔230a與電鍍通孔230b的可利用機械鑽孔技術形成，並且可以具有較大的孔直徑，例如介於0.25至0.5mm之間的範圍內。根據本發明實施例，底部(L6)導電層可以作為一接地面，但不限於此。
通常情況下，防焊阻劑252可以塗覆在增層212上，以保護頂部導電層(L1)，而防焊阻劑254可塗覆在增層214，以保護底部導電層(L6)。防焊阻劑開口252a和254a可以分別形成在防焊阻劑252和254中，以暴露出相應的錫球焊墊200。
但是應當理解，可以根據設計需求而採用各種不同的印刷電路板標準參數(例如，層、堆疊及導孔類型等)。例如，印刷電路板標準參數可包括層 數(如6、8或10層)，層疊設定(如高密度互連HDI-1或HDI-2)，和導孔類型(錯開導孔或層疊導孔)，例如，HDI-1代表1+4+1的6層印刷電路板，而HDI-2代表了1+1+2+1+1的6層印刷電路板。此外，印刷電路板標準參數可包括一個部件設置參數，表示如電容或電阻等元件，可以組裝成為一單面或一雙面印刷電路板。
第3圖及第4圖。第3圖例示第2圖中高密度多層印刷電路板頂層(L1)的部分電源/接地球墊上視示意。第4圖例示出高密度多層印刷電路板的第二層(L2)的部分導孔配置平面圖，其中第3圖所示的區域大致與第4圖所示的區域對齊。根據本發明實施例，所示電源/接地球墊陣列係位於晶片封裝10正下方的一晶片封裝安裝區域內。
如第3圖所示，在所例示的晶片封裝安裝區域內的高密度多層印刷電路板的第一層(L1)中提供有一個電源網30及接地網40。電源網30包括多個以梳狀圖案互連排列的電源球墊302。電源球墊302透過電源走線310與電源走線320互連在一起。例如，電源走線310可以沿第一方向延伸，且電源走線320可以沿著第二方向延伸。第一方向可以垂直於第二方向。
晶片封裝(在該圖中未示出)上的電源錫球可以對準並接合到對應的電源球墊302。根據本發明實施例，四到六個電源球墊302可以一起由單個電源走線310沿所述第一方向互連，且每個電源走線320可沿所述第二方向互連三個電源球墊，例如，電源球墊302b、302c和302d。
接地網40被佈置在靠近電源網30的位置，並交指方式與電源網30耦合。接地網40包括多個接地球墊402相互連接並排列成一個倒置的梳形圖案，故 使得接地網40能與梳形的電源網30互相交指。提供這樣的呈叉指組態的電源網30與接地網40是有利的，因為這樣的安排使得電源/地感應線圈(power/ground inductive loop)變小，因此有較小的交流電壓降(AC IR drop)。
同樣地，接地球墊402是通過接地走線410和接地走線420互連在一起。所述接地走線410可以沿第一方向延伸，所述接地走線420可以沿著第二方向延伸。晶片封裝上的接地錫球可以對準並接合到對應的接地球墊402。根據本發明實施例，四到六個接地球墊402可沿所述第一方向一起由單個接地走線410互連，而每個接地走線420可沿著第二方向互連三個接地球墊，例如，接地球墊402b、402c、402d。
根據本發明實施例，電源球墊302和接地墊球402可以被佈置成一個具有固定球墊節距(ball pad pitch)的陣列。所述球墊節距被定義為兩個相鄰的球墊中間點之間的距離。所述球墊節距可以介於0.2毫米(mm)至0.6毫米的範圍，例如，0.4毫米，但不限於此。
在第3圖中，以虛線繪示出一個2×4球墊單元矩陣。所述的2x4球墊單元矩陣包括多個4-球墊單元區域2a與多個4-球墊單元區域2b。兩個相鄰的球墊單元區域2a和2b被放大繪示於第5圖中。根據本發明實施例，各個4-球墊單元區域2a和2b均具有大約2Px2P的矩形形狀，其中P代表球墊節距。根據本發明實施例，每個4-球墊單元區域2a包括一個末端接地球墊，例如，接地球墊402d，以及三個電源球墊，例如，電源球墊302a、302b、302c。
根據本發明實施例，4-球墊單元區域2a的三個電源球墊中，只有兩個 電源球墊，例如，電源球墊302b、302c，能夠通過各自的雷射鑽孔微通孔330a和330b互連到下層的電源面610。如第4圖所示，對應到第3圖中的4-球墊單元區域2a的區域2a’只可以容納兩個雷射鑽孔微通孔330a和330b以及一個機械鑽孔埋入導孔630a，其中機械鑽孔埋入導孔630a可將所例示的高密度多層印刷電路板中的第二層(L2)的電源面610與下方層互連。
根據本發明實施例，每個4-球墊單元區域2b包括一個末端電源球墊，例如，電源球墊302d，和三個接地球墊，例如，接地球墊402a、402b、402c。根據本發明實施例中，4-球墊單元區域2b的三個接地球墊中，只有兩個接地球墊，例如，接地球墊402b和402c，通過各自的雷射鑽孔微通孔430a和430b互連到下層的接地面710。如第4圖所示，對應於第3圖中球墊單元區域2b的區域2b'只能容納兩個雷射鑽孔微通孔430a和430b以及一個機械鑽孔埋入導孔730a，其中機械鑽孔埋入導孔730a可將所例示的高密度多層印刷電路板中的第二層(L2)的接地面710與下方層互連。
請參閱第6圖和第7圖。第6圖為依據本發明另一個實施例所繪示的高密度多層印刷電路板的第一層(L1)中部分電源/接地球墊陣列上視示意圖，其中，相同的區域、層、或元件仍沿用相同的數字編號。第7圖例示出高密度多層印刷電路板的第二層(L2)的部分導孔配置平面圖，其中第6圖所示的區域大致與第7圖所示的區域對齊。根據本發明實施例，所示電源/接地球墊陣列係位於晶片封裝10正下方的一晶片封裝安裝區域內。
如第6圖所示，同樣地，在例示的高密度多層印刷電路板的晶片封裝安裝區域內提供至少一個電源網30及至少一個接地網40位於第一層(L1)。電源 網30包括多個以階層階梯形(in cascade in a ladder form)互連並排列在一起的電源球墊302。電源球墊302經由電源走線310和電源走線320相互連接在一起。
根據本發明實施例，例如，各電源走線310可以沿第一方向延伸，而每個電源走線320可以沿著第二方向延伸。第一方向可以垂直於第二方向。根據本發明實施例，每個電源走線310可以沿著第一方向連接兩個至三個電源球墊302，例如，電源球墊302b、302c、302d，而每個電源走線310可以沿第二方向連接兩個電源球墊302，例如，電源球墊302d、302e。
根據本發明實施例，接地網40被佈置在鄰近電源網30的位置。接地網40包括多個以階層階梯形(in cascade in a ladder form)互連並排列在一起的接地球墊402。根據本發明實施例，電源網30和接地網40基本上被佈置成一電源一接地(1P1G)交織狀的電源/接地繞線組態。
同樣地，接地球墊402是通過接地走線410及接地走線420互連在一起。所述接地走線410可以沿第一方向延伸，而所述接地走線420可以沿著第二方向延伸。晶片封裝上的接地錫球可以對準並接合到對應的接地球墊402。根據本發明實施例，一個單一接地走線410可沿著第一方向相互連接三個接地球墊402，例如，接地球墊402b、402c、402d，每個接地走線420可以沿著第二方向連接兩個接地球墊，例如，接地球墊402a、402b。
根據本發明實施例，電源球墊302和接地球墊402可以被佈置成一個具有固定球墊節距的陣列。球墊節距定義為兩個相鄰的球墊兩個中間點之間的距離。球墊節距可以介於0.2毫米至0.6毫米的範圍內，例如，0.4毫米，但不限於 此。
在第6圖中，以虛線表示一個2×2球墊單元矩陣。所示2×2球墊單元矩陣包括一個4-球墊單元區域3a、一個4-球墊單元區域3b，以及一個4-球墊單元區域3c。根據本發明實施例，每個4-球墊單元區域3a~3c皆為矩形且面積大小約為2Px2P，其中P是如前面所提到的球墊節距。根據本發明實施例，2×2球墊單元矩陣包括16個球墊302和402，包括9個電源球墊302b~302j以及7個接地球墊402a~402g。
根據本發明實施例，每個4-球墊單元區域3a僅包括一個電源球墊302，例如，電源球墊302b，以及三個接地球墊402，例如，接地球墊402a、402b、402c。根據本發明實施例，在4-球墊單元區域3a的三個接地球墊402中只有一個接地球墊，例如，接地球墊402a，通過雷射鑽孔微通孔430a互連到下層的接地面710。4-球墊單元區域3a中的電源球墊302b是通過雷射鑽孔微通孔330a互連到下層的電源面610。
請參考第7圖，對應於第6圖中的4-球墊單元區域3a的區域3a，只能容納兩個雷射鑽孔微通孔330a及430a，並且只有一個機械鑽孔埋入導孔630a，其中機械鑽孔埋入導孔630a可將所例示的高密度多層印刷電路板中的第二層(L2)的電源面610與下方層互連。
根據本發明實施例，每個4-球墊單元區域3b僅包括一個接地球墊402，例如，接地球墊402g，以及三個電源球墊302，例如，電源球墊302f、302g、302h。根據本發明實施例，在4-球墊單元區域3b的三個電源球墊302中，只有兩 個電源球墊，例如，電源球墊302f和302g，通過各自的雷射鑽孔微通孔330b和330c互連到下層的接地面710。請簡要參考第7圖，對應於第6圖的4-球墊單元區域3b的區域3b’只能容納兩個雷射鑽孔微通孔330b和330c以及一個機械鑽孔埋入導孔630b，其中機械鑽孔埋入導孔630b可將所例示的高密度多層印刷電路板中的第二層(L2)的電源面610與下方層互連。
根據本發明實施例，每個4-球墊單元區域3c包括兩個電源球墊302，例如，電源球墊302i、302j，以及兩個接地球墊402，例如，接地球墊402e、402f。根據本發明實施例，在4-球墊單元區3c的兩個接地球墊402中，只有一個接地球墊，例如，接地球墊402e，可以通過雷射鑽孔微通孔430b互連到下層的接地面710。如第7圖所示，對應於第6圖的球墊單元區域3c的區域3c’只能容納一個雷射鑽孔微通孔430b，只有一個機械鑽孔埋入導孔730a，其中機械鑽孔埋入導孔730a可將所例示的高密度多層印刷電路板中的第二層(L2)的接地面710與下方層互連。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
2a‧‧‧4-球墊單元區域
2b‧‧‧4-球墊單元區域
302‧‧‧電源球墊(球墊)
302a~302d‧‧‧電源球墊
330a、330b‧‧‧雷射鑽孔微通孔
402‧‧‧接地球墊(球墊)
402a~402d‧‧‧接地球墊
430a、430b‧‧‧雷射鑽孔微通孔
P‧‧‧球墊節距

Claims (22)

  1. 一種印刷電路板，包含有：一層疊核心，包含有至少一內部導電層；一增層，設於該層疊核心上，包含有一上層導電層；複數個微通孔，設於該增層中，用以電連接該上層導電層與該內部導電層；以及一球墊陣列，位於該上層導電層中，該球墊陣列包含有複數個電源球墊及複數個接地球墊，排列成具有一固定球墊節距P的陣列，其中該球墊陣列包含有一4-球墊單元區域，該4-球墊單元區域僅包括單一個該接地球墊以及三個該電源球墊，或僅包括單一個該電源球墊及三個該接地球墊。
  2. 如申請專利範圍第1項所述的印刷電路板，其中該4-球墊單元區域為一矩形區域，且其面積大小為2Px2P。
  3. 如申請專利範圍第1項所述的印刷電路板，其中另包含有一防焊阻劑設於該增層上。
  4. 如申請專利範圍第3項所述的印刷電路板，其中該防焊阻劑中設有複數個防焊阻劑開口，以分別暴露出相應的該接地球墊以及該電源球墊。
  5. 如申請專利範圍第1項所述的印刷電路板，其中該層疊核心包含有2至8層的該內部導電層。
  6. 如申請專利範圍第1項所述的印刷電路板，其中該微通孔的通孔直徑介於0.05至0.2毫米之間。
  7. 如申請專利範圍第1項所述的印刷電路板，其中該單一個該接地球墊係為一接地網中的一末端接地球墊。
  8. 如申請專利範圍第1項所述的印刷電路板，其中該單一個該電源球墊係為一電源網中的一末端電源球墊。
  9. 一種印刷電路板，包含有：一層疊核心，包含有至少一內部導電層；一增層，設於該層疊核心上，包含有一上層導電層；複數個微通孔，設於該增層中，用以電連接該上層導電層與該內部導電層；一電源網，位於該上層導電層，該電源網包含有複數個電源球墊，彼此互連並排列成一梳狀圖案；以及一接地網，鄰近該電源網，並與該電源網以叉指狀耦合在一起，其中該接地網包含有複數個接地球墊，彼此互連並排列成一倒置的梳狀圖案，使得該接地網與該電源網互相交指。
  10. 如申請專利範圍第9項所述的印刷電路板，其中該複數個電源球墊以及該複數個接地球墊排列成具有一固定球墊節距P的陣列。
  11. 如申請專利範圍第9項所述的印刷電路板，其中該複數個電源球墊彼此經由一第一電源走線以及一第二電源走線互連在一起。
  12. 如申請專利範圍第11項所述的印刷電路板，其中該第一電源走線沿著一第一方向延伸，該第二電源走線沿著一第二方向延伸，其中該第一方向垂直於該第二方向。
  13. 如申請專利範圍第12項所述的印刷電路板，其中四到六個該電源球墊係經由該第一電源走線沿所述第一方向互連，而該第二電源走線係沿所述第二方向互連三個該電源球墊。
  14. 如申請專利範圍第12項所述的印刷電路板，其中該複數個接地球墊彼此經由一第一接地走線以及一第二接地走線互連在一起。
  15. 如申請專利範圍第14項所述的印刷電路板，其中該該第一接地走線沿著該第一方向延伸，該第二接地走線沿著該第二方向延伸。
  16. 如申請專利範圍第15項所述的印刷電路板，其中四到六個該接地球墊係經由該第一接地走線沿所述第一方向互連，而該第二接地走線係沿所述第二方向互連三個該接地球墊。
  17. 如申請專利範圍第9項所述的印刷電路板，其中該微通孔係為雷射鑽孔微通孔，其通孔直徑介於0.05至0.2毫米之間。
  18. 如申請專利範圍第17項所述的印刷電路板，其中該複數個電源球墊及該複數個接地球墊排列成具有一固定球墊節距的陣列，該陣列包含有一4-球墊 單元區域，該4-球墊單元區域僅包括單一個該接地球墊以及三個該電源球墊，或僅包括單一個該電源球墊及三個該接地球墊。
  19. 如申請專利範圍第18項所述的印刷電路板，其中在該4-球墊單元區域中，所述的三個該電源球墊中僅有兩個係分別經由對應的兩個該微通孔與下方該內部導電層的電源面互連。
  20. 如申請專利範圍第18項所述的印刷電路板，其中在該4-球墊單元區域中，所述的三個該接地球墊中僅有兩個係分別經由對應的兩個該微通孔與下方該內部導電層的接地面互連。
  21. 一種印刷電路板，包含有：一層疊核心，包含有至少一內部導電層；一增層，設於該層疊核心上，包含有一上層導電層；複數個微通孔，設於該增層中，用以電連接該上層導電層與該內部導電層；一電源網，位於該上層導電層，該電源網包含有複數個電源球墊，彼此互連並排列成一階層圖案；以及一接地網，鄰近該電源網，並與該電源網耦合在一起，其中該接地網包含有複數個接地球墊，彼此互連並排列成一階層圖案。
  22. 如申請專利範圍第21項所述的印刷電路板，其中該複數個電源球墊及該複數個接地球墊排列成具有一固定球墊節距的陣列。
TW104135991A 2014-11-14 2015-11-02 具電源/接地球墊陣列的印刷電路板 TWI536882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462080019P 2014-11-14 2014-11-14
US14/860,718 US9609749B2 (en) 2014-11-14 2015-09-22 Printed circuit board having power/ground ball pad array

Publications (2)

Publication Number Publication Date
TW201618615A TW201618615A (zh) 2016-05-16
TWI536882B true TWI536882B (zh) 2016-06-01

Family

ID=54359967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135991A TWI536882B (zh) 2014-11-14 2015-11-02 具電源/接地球墊陣列的印刷電路板

Country Status (4)

Country Link
US (3) US9609749B2 (zh)
EP (1) EP3021647B1 (zh)
CN (1) CN105609479B (zh)
TW (1) TWI536882B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102769A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 전자 장치의 노이즈 감소 장치
US11502030B2 (en) * 2016-09-02 2022-11-15 Octavo Systems Llc System and method of assembling a system
TWI677065B (zh) * 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
WO2020059041A1 (ja) * 2018-09-19 2020-03-26 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
TWI698157B (zh) * 2019-01-02 2020-07-01 瑞昱半導體股份有限公司 主控元件及電路基板
CN111430323B (zh) * 2019-01-09 2021-12-10 瑞昱半导体股份有限公司 主控元件及电路基板
US11004783B2 (en) 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板
CN114080104B (zh) * 2020-08-19 2022-09-27 荣耀终端有限公司 电路板组件及电子设备
CN114864525B (zh) * 2022-07-08 2022-10-21 之江实验室 适用于晶上集成的晶圆基板标准集成区域布线结构与方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239746A (en) * 1991-06-07 1993-08-31 Norton Company Method of fabricating electronic circuits
TW348366B (en) 1995-10-18 1998-12-21 Formfactor Inc Method of removably mounting electronic components to a circuit board, and sockets formed by the methods
US6198635B1 (en) 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6278264B1 (en) 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
KR100348820B1 (ko) * 2000-12-28 2002-08-17 삼성전자 주식회사 고속 반도체 칩 패키지 및 이에 사용되는 기판
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP4079699B2 (ja) 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
TWI286826B (en) 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
JP3708082B2 (ja) 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
US7157646B2 (en) 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP2007165857A (ja) 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法
EP2238612B1 (en) * 2008-01-30 2013-03-13 Innovent Technologies, Llc Method and apparatus for manufacture of via disk
JP2010183042A (ja) * 2009-02-09 2010-08-19 Sony Corp 配線基板
US8119931B1 (en) * 2009-02-27 2012-02-21 Altera Corporation Differential vertical structure for high density, low layer count packages
JP2011029287A (ja) 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
WO2012021750A1 (en) * 2010-08-11 2012-02-16 Crystal Solar, Inc. Mwt architecture for thin si solar cells
US9549459B2 (en) * 2012-01-27 2017-01-17 Panasonic Intellectual Property Management Co., Ltd. Multilayer printed circuit board
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
EP2645830B1 (en) * 2012-03-29 2014-10-08 Atotech Deutschland GmbH Method for manufacture of fine line circuitry
US9035194B2 (en) 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9345137B2 (en) * 2013-11-04 2016-05-17 Lattice Semiconductor Corporation Partially depopulated interconnection arrays for packaged semiconductor devices and printed circuit boards

Also Published As

Publication number Publication date
US9883591B2 (en) 2018-01-30
US20160143140A1 (en) 2016-05-19
CN105609479A (zh) 2016-05-25
US20170156208A1 (en) 2017-06-01
EP3021647B1 (en) 2019-08-21
TW201618615A (zh) 2016-05-16
US10194530B2 (en) 2019-01-29
US20180116051A1 (en) 2018-04-26
US9609749B2 (en) 2017-03-28
EP3021647A1 (en) 2016-05-18
CN105609479B (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
TWI536882B (zh) 具電源/接地球墊陣列的印刷電路板
US7378733B1 (en) Composite flip-chip package with encased components and method of fabricating same
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US6613606B1 (en) Structure of high performance combo chip and processing method
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US8134841B2 (en) Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment
US20090236750A1 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US6537857B2 (en) Enhanced BGA grounded heatsink
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
KR100959859B1 (ko) 전자부품 내장 기판 형성방법
US20070284717A1 (en) Device embedded with semiconductor chip and stack structure of the same
JP2008153482A (ja) インターポーザ基板を備えた半導体パッケージ
JP2020013917A (ja) 配線基板
US20220328394A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
US20040124541A1 (en) Flip chip package
JP6105773B2 (ja) 半導体装置
KR100836657B1 (ko) 전자 패키지 및 그 제조방법
JP2000260893A (ja) 半導体パッケージおよびその製造方法
KR20060101024A (ko) 인쇄회로기판