CN105609479B - 具有电源/接地球垫阵列的印刷电路板 - Google Patents

具有电源/接地球垫阵列的印刷电路板 Download PDF

Info

Publication number
CN105609479B
CN105609479B CN201510777662.4A CN201510777662A CN105609479B CN 105609479 B CN105609479 B CN 105609479B CN 201510777662 A CN201510777662 A CN 201510777662A CN 105609479 B CN105609479 B CN 105609479B
Authority
CN
China
Prior art keywords
ball
printed circuit
circuit board
ground connection
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510777662.4A
Other languages
English (en)
Other versions
CN105609479A (zh
Inventor
张圣明
刘嘉惠
林诗杰
陈君萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105609479A publication Critical patent/CN105609479A/zh
Application granted granted Critical
Publication of CN105609479B publication Critical patent/CN105609479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明实施例提供了一种印刷电路板，具有新颖的电源/接地球垫阵列，从而能够减少微电子系统的电路板层级IR压降。其中，该印刷电路板包含有:层叠核心，包含有至少一内部导电层；增层，设置在该层叠核心上，包含有上层导电层；多个微通孔，设置在该增层中，用于该上层导电层与该内部导电层之间的电连接；以及电源/接地球垫阵列，位于该上层导电层中，该电源/接地球垫阵列包含有多个电源球垫及多个接地球垫，排列成具有固定球垫节距P的阵列；其中，该电源/接地球垫阵列包含有4‑球垫单元区域，该4‑球垫单元区域仅包括单一个该接地球垫以及三个该电源球垫，或仅包括单一个该电源球垫及三个该接地球垫。

Description

具有电源/接地球垫阵列的印刷电路板
技术领域
本发明有关于印刷电路板技术，尤其有关于一种改良的电源/接地球垫阵列(power/ground ball pad array)，应用于印刷电路板上，可以降低微电子系统中的电路板层级IR压降(board-level IR drop)。
背景技术
已知，集成电路(IC)组件通常包括经过封装的IC芯片。IC芯片包括在半导体晶圆上以微影等工艺图案化的导电及绝缘材料制成的电路结构。封装体可以支撑和保护IC芯片，并提供IC芯片内的电路结构和外部电路板之间的电连接。几种已知用来容纳IC芯片的封装类型，例如，球栅阵列(BGA)、针栅阵列(PGA)、塑料引线芯片载体(plastic leadedchip carrier)、塑料四边扁平封装等等。
BGA封装可以实现更高性能的应用。BGA封装具有位于封装体底面的呈阵列排列的锡球或凸块，再透过这些锡球或凸块阵列作为外部接点，代替过去所使用的导线架技术。由于半导体封装体的背面可以全部用于与电路板的连接，如此可以增加输入/输出接垫(I/Opad)的数量。近年来，为了支持更高的功能性，BGA封装的接点数已大幅增加。
随着系统的复杂性和操作速度的提高，集成电路的功耗急剧增加。另外，随着半导体工艺技术的演进，IC供应电源电压不可避免的继续下降。降低供应电源电压通常伴随着组件噪声容限的降低，这使得组件更容易受到电源噪声影响。上述噪声包括现今配电系统中固有的频率相关分布式寄生导致的动态交流电压波动(dynamic AC voltagefluctuation)，以及直流电压降(IR压降)。
在微电子系统中，系统IR压降可大致被区分为三个层面：芯片、封装及电路板。由于芯片上电源格栅的精细特征尺寸造成阻抗损失严重，因此芯片上的IR压降已被广泛研究。相比之下，封装和电路板层级的IR压降则尚未受到许多注意。由于增加的电流需求和降低的电源电压的噪声容限，封装和电路板层级IR压降已对高速装置的操作造成显著影响。
芯片外信道阻值的增加可归因于几个因素。在多层IC封装如BGA封装，电源的分布从植球到芯片连接凸点通常遍历许多层。这些路径比在电路板上短得多；然而，封装的电源和接地面通常需要更多的不规则形状以容纳芯片的I/O分线，通常不允许填满整个平面。许多封装还包含许多电源域，但可用于这些电源域分布的层数非常有限。
因此，电源分布常见包含复杂的形状及其他非理想的布线。印刷电路板也有自己本身的问题。在大型而复杂印刷电路板上，电源分布系统有遍历数英尺的平面及绕线以到达远程组件。因此，远程组件将看到一个较大的电压降。因为如此长的分布路径，设计上有可能提供不足够的电压给某些组件。因此，对于高电流且低电压的设计，将包括封装和电路板IR压降考虑到系统的总噪声预算中是非常重要的。
发明内容
有鉴于此，本发明实施例提供了一种印刷电路板，具有新颖的电源/接地球垫阵列，其能够减少微电子系统的电路板层级IR压降。
本发明提供了一种印刷电路板，包含有:
层叠核心，包含有至少一内部导电层；
增层，设置在该层叠核心上，包含有上层导电层；
多个微通孔，设置在该增层中，用以该上层导电层与该内部导电层之间的电连接；以及
电源/接地球垫阵列，位于该上层导电层中，该电源/接地球垫阵列包含有多个电源球垫及多个接地球垫，排列成具有固定球垫节距P的阵列；
其中，该电源/接地球垫阵列包含有4-球垫单元区域，该4-球垫单元区域仅包括单一个该接地球垫以及三个该电源球垫，或仅包括单一个该电源球垫及三个该接地球垫。
其中，该4-球垫单元区域为矩形区域，且面积大小为2Px2P。
其中，另包含有设置在该增层上的防焊阻剂。
其中，该防焊阻剂中设有多个防焊阻剂开口，以分别暴露出相应的该接地球垫以及该电源球垫。
其中，该层叠核心包含有2至8层的该内部导电层。
其中，该微通孔的通孔直径介于0.05至0.2毫米之间。
其中，该单一个该接地球垫为接地网中的末端接地球垫。
其中，该单一个该电源球垫为电源网中的末端电源球垫。
本发明提供了一种印刷电路板，包含有:
层叠核心，包含有至少一内部导电层；
增层，设置在该层叠核心上，包含有上层导电层；
多个微通孔，设置在该增层中，用于该上层导电层与该内部导电层之间的电连接；
电源网，位于该上层导电层，该电源网包含有多个电源球垫，彼此互连并排列成梳状图案；以及
接地网，邻近该电源网，并与该电源网以叉指状耦合在一起，其中该接地网包含有多个接地球垫，彼此互连并排列成梳状图案，使得该接地网与该电源网互相交指。
其中，该多个电源球垫以及该多个接地球垫排列成具有固定球垫节距P的阵列。
其中，该多个电源球垫彼此经由第一电源走线以及第二电源走线互连在一起。
其中，该第一电源走线沿着第一方向延伸，该第二电源走线沿着第二方向延伸，其中该第一方向垂直于该第二方向。
其中，四到六个该电源球垫经由该第一电源走线沿所述第一方向互连，而该第二电源走线沿所述第二方向互连三个该电源球垫。
其中，该多个接地球垫彼此经由第一接地走线以及第二接地走线互连在一起。
其中，该第一接地走线沿着该第一方向延伸，该第二接地走线沿着该第二方向延伸。
其中，四到六个该接地球垫经由该第一接地走线沿所述第一方向互连，而该第二接地走线沿所述第二方向互连三个该接地球垫。
其中，该微通孔为激光钻孔微通孔，其通孔直径介于0.05至0.2毫米之间。
其中，该多个电源球垫及该多个接地球垫排列成具有固定球垫节距的阵列，该阵列包含有4-球垫单元区域，该4-球垫单元区域仅包括单一个该接地球垫以及三个该电源球垫，或仅包括单一个该电源球垫及三个该接地球垫。
其中，在该4-球垫单元区域中，所述的三个该电源球垫中仅有两个分别经由对应的两个该微通孔与下方该内部导电层的电源面互连。
其中，在该4-球垫单元区域中，所述的三个该接地球垫中仅有两个分别经由对应的两个该微通孔与下方该内部导电层的接地面互连。
本发明提供了一种印刷电路板，包含有:
层叠核心，包含有至少一内部导电层；
增层，设置在该层叠核心上，包含有上层导电层；
多个微通孔，设置在该增层中，用于该上层导电层与该内部导电层之间的电连接；
电源网，位于该上层导电层，该电源网包含有多个电源球垫，彼此互连并排列成阶层图案；以及
接地网，邻近该电源网，并与该电源网耦合在一起，其中该接地网包含有多个接地球垫，彼此互连并排列成阶层图案。
其中，该多个电源球垫及该多个接地球垫排列成具有固定球垫节距的阵列。
其中，该阵列包含有第一4-球垫单元区域、第二4-球垫单元区域和第三4-球垫单元区域；
其中，该第一4-球垫单元区域仅包括单一个该电源球垫和三个该接地球垫，该第二4-球垫单元区域仅包括一个该接地球垫以及三个该电源球垫，该第三4-球垫单元区域仅包括两个该接地球垫以及两个该电源球垫。
其中，在该第一4-球垫单元区域中，所述的三个该接地球垫中仅有一个经由对应的该微通孔与下方该内部导电层的电源面互连；
在该第二4-球垫单元区域中，所述的三个该电源球垫中仅有两个分别经由对应的两个该微通孔与下方该内部导电层的电源面互连；
在该第三4-球垫单元区域中，所述的两个该接地球垫中仅有一个经由对应的该微通孔与下方该内部导电层的电源面互连。
本发明实施例的有益效果是：
本发明实施例，通过改进电源/接地球垫的布置，从而能够减少微电子系统的电路板层级IR压降。
附图说明
图1为依据本发明实施例所绘示的微电子系统的横截面示意图；
图2为依据本发明实施例所绘示的高密度多层印刷电路板的部分截面示意图；
图3例示图2中高密度多层印刷电路板顶层(L1)的部分电源/接地球垫上视示意；
图4例示出高密度多层印刷电路板的第二层(L2)的部分导孔配置平面图，其中图3所示的区域大致与图4所示的区域对齐；
图5放大绘示图3中的两个相邻的球垫单元区域；
图6为根据本发明另一个实施例所绘示的高密度多层印刷电路板的第一层(L1)中部分电源/接地球垫阵列上视示意图；
图7例示出高密度多层印刷电路板的第二层(L2)的部分导孔配置平面图，其中图6所示的区域大致与图7所示的区域对齐。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，以下的说明中，不同实例中可能会有重复的附图标记和/或文字。这样的重复只是为了简化并能清楚说明本发明，并非为了指出各种实施例和/或所讨论的各种配置之间的关系。
另外，以下的说明中，若牵涉到第一结构特征位于第二结构特征上方或上面，包括在不同实施例中，所指的是，该第一结构特征及该第二结构特征可以是彼此直接接触，或者不直接接触。
本文中所用的术语，其目的仅于描述具体实施例，并非意在限制本发明。如本文所用，单数形式“一”、“一个”和“该”也可包括复数形式，除非上下文另外明确指出。应进一步理解，开放式术语“包括”和/或“包含”，在本说明书中使用时，特定所陈述的结构特征、整数、步骤、操作、组件和/或部件的存在，但亦不排除其它额外结构特征、整数、步骤、操作、组件、部件，和/或其组合的存在。
球栅阵列(BGA)封装，例如覆晶BGA封装、引线接合BGA或扇出晶圆级封装(Fan-OutWLP)，随着工艺向次微米发展，其技术复杂性越来越高，而芯片上电压(on-die voltage)也不断降低。相比于IC部件和封装面的接近，因为在封装层面的信号和电压较大，邻近效应对集成电路操作影响越来越受重视。
高的IR压降导致功耗增加和信号频率速度降低。因此，有必要在本技术领域提供一种改进的印刷电路板(PCB)上的电源/接地球垫阵列，其能够减少微电子系统的电路板级IR压降。
图1例示微电子系统1的横截面图，其包括：BGA封装10，安装在高密度多层印刷电路板(PCB)20的顶表面上。举例来说，BGA封装10可以是覆晶BGA封装，但不限于此。应该理解的是，其它类型的BGA封装，例如，打线BGA封装、扇出(Fan-Out)封装等也可使用。根据本发明实施例，例如，BGA封装10包括一个覆晶芯片110安装在封装基板120的第一侧(芯片侧)。例如，根据本发明实施例，覆晶芯片110可以是移动电话平台的中央处理器(CPU)或系统单芯片(System-On-a-Chip,SOC)。
应该理解的是，BGA封装10还可以包括其他芯片或芯片封装，从而形成系统级封装(SiP)、封装上封装(PoP)等。
通常，在覆晶BGA封装中，覆晶芯片110的倒置“上”表面的导电端子是以可回焊凸块112直接焊接到封装基板120表面对应的芯片接合区域内的焊垫上。然后，BGA封装10再利用焊锡凸块或锡球122耦合到印刷电路板20。
BGA封装10还可以包括：覆晶芯片110与封装基板120之间的底胶114。底胶114可以是特别设计的工程环氧树脂，填满覆晶芯片110与封装基板120之间的间隙，且环绕着凸块112。它的目的是控制焊点中覆晶芯片110与封装基板120热膨胀系数上的差异所引起的应力。一经固化，底胶114可以吸收应力，降低了凸块112上的应变，大大增加封装成品的寿命。应该理解的是，在某些情况下，底胶114可以省略。BGA封装10可以进一步包括成型模盖116，为了保护的目的，其至少包覆了覆晶芯片110。
锡球122可包括电源锡球及接地锡球(未明确示出)所构成的阵列，它们通常设置在BGA封装10底面的约略中心区域。应当理解，还可能另提供有多个电源网和接地网。这些电源锡球和接地锡球对准并与印刷电路板20的封装安装面20a上相应的球垫200相接合。
图2例示高密度多层印刷电路板20的部分截面示意图。例如，高密度多层印刷电路板20可以是高密度互连(HDI)电路板，其具有4至10层，例如，HDI-1、HDI-2、HDI-3、HDI-4或ELIC(各层互连)印刷电路板。仅用于说明目的，图2描绘了6层(1+4+1)印刷电路板。然而，应该理解的是，本发明可以适用于其它类型的印刷电路板。
如图2所示，高密度多层印刷电路板20包括一个层叠核心210及增层212和214，增层212和214将层叠核心210夹于其中。增层212和214可以利用任何本领域中已知的树脂增层方法及金属化工艺形成在层叠核心210上。例如，增层212和214可以包括BT树脂(bismaleimide-triazine resin)和电镀铜层。在增层212中可以形成多个微通孔220a以电连接顶部导电层(L1或第一层)与层叠核心210的内部导电层(L2或第二层)。在增层214中可以形成多个微通孔220b以用于底部导电层(L6或第六层)与层叠核心210的内部导电层(L5或第五层)之间的电连接。微通孔220a及微通孔220b可以用激光钻孔技术形成，且其直径大小约在例如0.05mm～0.2mm之间的范围内。
图2中另例示用于互连的埋入导孔(buried through via)230a贯穿所述层叠核心210的整个厚度。例如，埋入导孔230a可以填充有环氧树脂。图中另例示用于连接组件接脚的电镀通孔(PTH)230b，贯穿6层印刷电路板的整个厚度。埋入导孔230a与电镀通孔230b可利用机械钻孔技术形成，并且可以具有较大的孔直径，例如介于0.25mm～0.5mm之间的范围内。根据本发明实施例，底部(L6)导电层可以作为接地面，但不限于此。
通常情况下，防焊阻剂252可以涂覆在增层212上，以保护顶部导电层(L1)，而防焊阻剂254可涂覆在增层214，以保护底部导电层(L6)。防焊阻剂开口252a和254a可以分别形成在防焊阻剂252和254中，以暴露出相应的锡球焊垫200。
但是应当理解，可以根据设计需求而采用各种不同的印刷电路板标准参数(例如，层、堆栈及导孔类型等)。例如，印刷电路板标准参数可包括层数(如6、8或10层)，层叠设定(如高密度互连HDI-1或HDI-2)，和导孔类型(错开导孔或层叠导孔)，例如，HDI-1代表1+4+1的6层印刷电路板，而HDI-2代表了1+1+2+1+1的6层印刷电路板。此外，印刷电路板标准参数可包括一个部件设置参数，表示如电容或电阻等组件，可以组装成为单面或双面印刷电路板。
图3及图4。图3例示图2中高密度多层印刷电路板顶层(L1)的部分电源/接地球垫上视示意。图4例示出高密度多层印刷电路板的第二层(L2)的部分导孔配置平面图，其中图3所示的区域大致与图4所示的区域对齐。根据本发明实施例，所示电源/接地球垫阵列位于芯片封装10正下方的芯片封装安装区域内。
如图3所示，在所例示的芯片封装安装区域内的高密度多层印刷电路板的第一层(L1)中提供有一个电源网30及接地网40。电源网30包括多个以梳状图案互连排列的电源球垫302。电源球垫302透过电源走线310与电源走线320互连在一起。例如，电源走线310可以沿第一方向延伸，且电源走线320可以沿着第二方向延伸。第一方向可以垂直于第二方向。
芯片封装(在该图中未示出)上的电源锡球可以对准并接合到对应的电源球垫302。根据本发明实施例，四到六个电源球垫302可以一起由单个电源走线310沿所述第一方向互连，且每个电源走线320可沿所述第二方向互连三个电源球垫，例如，电源球垫302b、302c和302d。
接地网40被布置在靠近电源网30的位置，并以交指(interdigitated)方式与电源网30耦合。接地网40包括多个接地球垫402相互连接并排列成一个梳形图案(例如倒置的梳形图案)，故使得接地网40能与梳形的电源网30互相交指。提供这样的呈叉指组态的电源网30与接地网40是有利的，因为这样的安排使得电源/接地感应线圈(power/groundinductive loop)变小，因此有较小的交流电压降(AC IR drop)。
同样地，接地球垫402是通过接地走线410和接地走线420互连在一起。所述接地走线410可以沿第一方向延伸，所述接地走线420可以沿着第二方向延伸。芯片封装上的接地锡球可以对准并接合到对应的接地球垫402。根据本发明实施例，四到六个接地球垫402可沿所述第一方向一起由单个接地走线410互连，而每个接地走线420可沿着第二方向互连三个接地球垫，例如，接地球垫402b、402c、402d。
根据本发明实施例，电源球垫302和接地垫球402可以被布置成一个具有固定球垫节距(ball pad pitch)的阵列。所述球垫节距被定义为两个相邻的球垫中间点之间的距离。所述球垫节距可以介于0.2mm(毫米)～0.6mm的范围，例如，0.4mm，但不限于此。
在图3中，以虚线绘示出一个2×4球垫单元矩阵。所述的2x4球垫单元矩阵包括多个4-球垫单元区域2a与多个4-球垫单元区域2b。两个相邻的球垫单元区域2a和2b被放大绘示于图5中。根据本发明实施例，各个4-球垫单元区域2a和2b均具有大约2Px2P的矩形形状，其中P代表球垫节距。根据本发明实施例，每个4-球垫单元区域2a包括一个末端接地球垫，例如，接地球垫402d，以及三个电源球垫，例如，电源球垫302a、302b、302c。
根据本发明实施例，4-球垫单元区域2a的三个电源球垫中，只有两个电源球垫，例如，电源球垫302b、302c，能够通过各自的激光钻孔微通孔330a和330b互连到下层的电源面610。如图4所示，对应到图3中的4-球垫单元区域2a的区域2a’只可以容纳两个激光钻孔微通孔330a和330b以及一个机械钻孔埋入导孔630a，其中机械钻孔埋入导孔630a可将所例示的高密度多层印刷电路板中的第二层(L2)的电源面610与下方层互连。
根据本发明实施例，每个4-球垫单元区域2b包括一个末端电源球垫，例如，电源球垫302d，和三个接地球垫，例如，接地球垫402a、402b、402c。根据本发明实施例中，4-球垫单元区域2b的三个接地球垫中，只有两个接地球垫，例如，接地球垫402b和402c，通过各自的激光钻孔微通孔430a和430b互连到下层的接地面710。如图4所示，对应于图3中球垫单元区域2b的区域2b'只能容纳两个激光钻孔微通孔430a和430b以及一个机械钻孔埋入导孔730a，其中机械钻孔埋入导孔730a可将所例示的高密度多层印刷电路板中的第二层(L2)的接地面710与下方层互连。
请参阅图6和图7。图6为依据本发明另一个实施例所绘示的高密度多层印刷电路板的第一层(L1)中部分电源/接地球垫阵列上视示意图，其中，相同的区域、层、或组件仍沿用相同的数字编号。图7例示出高密度多层印刷电路板的第二层(L2)的部分导孔配置平面图，其中图6所示的区域大致与图7所示的区域对齐。根据本发明实施例，所示电源/接地球垫阵列位于芯片封装10正下方的芯片封装安装区域内。
如图6所示，同样地，在例示的高密度多层印刷电路板的芯片封装安装区域内提供至少一个电源网30及至少一个接地网40位于第一层(L1)。电源网30包括多个以阶层阶梯形(in cascade in a ladder form)互连并排列在一起的电源球垫302。电源球垫302经由电源走线310和电源走线320相互连接在一起。
根据本发明实施例，例如，各电源走线310可以沿第一方向延伸，而每个电源走线320可以沿着第二方向延伸。第一方向可以垂直于第二方向。根据本发明实施例，每个电源走线310可以沿着第一方向连接两个至三个电源球垫302，例如，电源球垫302b、302c、302d，而每个电源走线310可以沿第二方向连接两个电源球垫302，例如，电源球垫302d、302e。
根据本发明实施例，接地网40被布置在邻近电源网30的位置。接地网40包括多个以阶层阶梯形(in cascade in a ladder form)互连并排列在一起的接地球垫402。根据本发明实施例，电源网30和接地网40基本上被布置成一电源一接地(1P1G)交织状的电源/接地绕线组态。
同样地，接地球垫402是通过接地走线410及接地走线420互连在一起。所述接地走线410可以沿第一方向延伸，而所述接地走线420可以沿着第二方向延伸。芯片封装上的接地锡球可以对准并接合到对应的接地球垫402。根据本发明实施例，一个单一接地走线410可沿着第一方向相互连接三个接地球垫402，例如，接地球垫402b、402c、402d，每个接地走线420可以沿着第二方向连接两个接地球垫，例如，接地球垫402a、402b。
根据本发明实施例，电源球垫302和接地球垫402可以被布置成一个具有固定球垫节距的阵列。球垫节距定义为两个相邻的球垫两个中间点之间的距离。球垫节距可以介于0.2mm～0.6mm的范围内，例如，0.4mm，但不限于此。
在图6中，以虚线表示一个2×2球垫单元矩阵。所示2×2球垫单元矩阵包括一个4-球垫单元区域3a、一个4-球垫单元区域3b，以及一个4-球垫单元区域3c。根据本发明实施例，每个4-球垫单元区域3a～3c皆为矩形且面积大小约为2Px2P，其中P是如前面所提到的球垫节距。根据本发明实施例，2×2球垫单元矩阵包括16个球垫302和402，包括9个电源球垫302b～302j以及7个接地球垫402a～402g。
根据本发明实施例，每个4-球垫单元区域3a仅包括一个电源球垫302，例如，电源球垫302b，以及三个接地球垫402，例如，接地球垫402a、402b、402c。根据本发明实施例，在4-球垫单元区域3a的三个接地球垫402中只有一个接地球垫，例如，接地球垫402a，通过激光钻孔微通孔430a互连到下层的接地面710。4-球垫单元区域3a中的电源球垫302b是通过激光钻孔微通孔330a互连到下层的电源面610。
请参考图7，对应于图6中的4-球垫单元区域3a的区域3a'只能容纳两个激光钻孔微通孔330a及430a，并且只有一个机械钻孔埋入导孔630a，其中机械钻孔埋入导孔630a可将所例示的高密度多层印刷电路板中的第二层(L2)的电源面610与下方层互连。
根据本发明实施例，每个4-球垫单元区域3b仅包括一个接地球垫402，例如，接地球垫402g，以及三个电源球垫302，例如，电源球垫302f、302g、302h。根据本发明实施例，在4-球垫单元区域3b的三个电源球垫302中，只有两个电源球垫，例如，电源球垫302f和302g，通过各自的激光钻孔微通孔330b和330c互连到下层的接地面710。请简要参考图7，对应于图6的4-球垫单元区域3b的区域3b’只能容纳两个激光钻孔微通孔330b和330c以及一个机械钻孔埋入导孔630b，其中机械钻孔埋入导孔630b可将所例示的高密度多层印刷电路板中的第二层(L2)的电源面610与下方层互连。
根据本发明实施例，每个4-球垫单元区域3c包括两个电源球垫302，例如，电源球垫302i、302j，以及两个接地球垫402，例如，接地球垫402e、402f。根据本发明实施例，在4-球垫单元区3c的两个接地球垫402中，只有一个接地球垫，例如，接地球垫402e，可以通过激光钻孔微通孔430b互连到下层的接地面710。如图7所示，对应于图6的球垫单元区域3c的区域3c’只能容纳一个激光钻孔微通孔430b，只有一个机械钻孔埋入导孔730a，其中机械钻孔埋入导孔730a可将所例示的高密度多层印刷电路板中的第二层(L2)的接地面710与下方层互连。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (25)

1.一种印刷电路板，其特征在于，包含有:
层叠核心，包含有至少一内部导电层；
增层，设置在该层叠核心上，且包含有上层导电层；
多个微通孔，设置在该增层中，用于该上层导电层与该内部导电层之间的电连接；以及
电源/接地球垫阵列，位于该上层导电层中，该电源/接地球垫阵列包含有多个电源球垫及多个接地球垫，排列成具有固定球垫节距P的阵列；
其中，该电源/接地球垫阵列包含有4-球垫单元区域，该4-球垫单元区域仅包括单一个该接地球垫以及三个该电源球垫，或仅包括单一个该电源球垫及三个该接地球垫。
2.如权利要求1所述的印刷电路板，其特征在于，该4-球垫单元区域为矩形区域，且面积大小为2Px2P。
3.如权利要求1所述的印刷电路板，其特征在于，另包含有设置在该增层上的防焊阻剂。
4.如权利要求3所述的印刷电路板，其特征在于，该防焊阻剂中设有多个防焊阻剂开口，以分别暴露出相应的该电源/接地球垫。
5.如权利要求1所述的印刷电路板，其特征在于，该层叠核心包含有2至8层的该内部导电层。
6.如权利要求1所述的印刷电路板，其特征在于，该微通孔的通孔直径介于0.05至0.2毫米之间。
7.如权利要求1所述的印刷电路板，其特征在于，该4-球垫单元区域的该单一个接地球垫为接地网中的末端接地球垫。
8.如权利要求1所述的印刷电路板，其特征在于，该4-球垫单元区域的该单一个该电源球垫为电源网中的末端电源球垫。
9.一种印刷电路板，其特征在于，包含有:
层叠核心，包含有至少一内部导电层；
增层，设置在该层叠核心上，包含有上层导电层；
多个微通孔，设置在该增层中，用于该上层导电层与该内部导电层之间的电连接；
电源网，位于该上层导电层，该电源网包含有多个电源球垫，彼此互连并排列成梳状图案；以及
接地网，邻近该电源网，并与该电源网以叉指状耦合在一起，其中该接地网包含有多个接地球垫，彼此互连并排列成梳状图案，且该接地网与该电源网互相交指。
10.如权利要求9所述的印刷电路板，其特征在于，该多个电源球垫以及该多个接地球垫排列成具有固定球垫节距P的阵列。
11.如权利要求9所述的印刷电路板，其特征在于，该多个电源球垫彼此经由第一电源走线以及第二电源走线互连在一起。
12.如权利要求11所述的印刷电路板，其特征在于，该第一电源走线沿着第一方向延伸，该第二电源走线沿着第二方向延伸，其中该第一方向垂直于该第二方向。
13.如权利要求12所述的印刷电路板，其特征在于，四到六个该电源球垫经由该第一电源走线沿所述第一方向互连，而该第二电源走线沿所述第二方向互连三个该电源球垫。
14.如权利要求12所述的印刷电路板，其特征在于，该多个接地球垫彼此经由第一接地走线以及第二接地走线互连在一起。
15.如权利要求14所述的印刷电路板，其特征在于，该第一接地走线沿着该第一方向延伸，该第二接地走线沿着该第二方向延伸。
16.如权利要求15所述的印刷电路板，其特征在于，四到六个该接地球垫经由该第一接地走线沿所述第一方向互连，而该第二接地走线沿所述第二方向互连三个该接地球垫。
17.如权利要求9所述的印刷电路板，其特征在于，该微通孔为激光钻孔微通孔，其通孔直径介于0.05至0.2毫米之间。
18.如权利要求17所述的印刷电路板，其特征在于，该多个电源球垫及该多个接地球垫排列成具有固定球垫节距的阵列，该阵列包含有4-球垫单元区域，该4-球垫单元区域仅包括单一个该接地球垫以及三个该电源球垫，或仅包括单一个该电源球垫及三个该接地球垫。
19.如权利要求18所述的印刷电路板，其特征在于，在该4-球垫单元区域中，所述的三个该电源球垫中仅有两个分别经由对应的两个该微通孔与下方该内部导电层的电源面互连。
20.如权利要求18所述的印刷电路板，其特征在于，在该4-球垫单元区域中，所述的三个该接地球垫中仅有两个分别经由对应的两个该微通孔与下方该内部导电层的接地面互连。
21.一种印刷电路板，其特征在于，包含有:
层叠核心，包含有至少一内部导电层；
增层，设置在该层叠核心上，包含有上层导电层；
多个微通孔，设置在该增层中，用于该上层导电层与该内部导电层之间的电连接；
电源网，位于该上层导电层，该电源网包含有多个电源球垫，彼此互连并排列成阶层图案；以及
接地网，邻近该电源网，并与该电源网耦合在一起，其中该接地网包含有多个接地球垫，彼此互连并排列成阶层图案。
22.如权利要求21所述的印刷电路板，其特征在于，该多个电源球垫及该多个接地球垫排列成具有固定球垫节距的阵列。
23.如权利要求22所述的印刷电路板，其特征在于，该阵列包含有第一4-球垫单元区域、第二4-球垫单元区域和第三4-球垫单元区域；
其中，该第一4-球垫单元区域仅包括单一个该电源球垫和三个该接地球垫，该第二4-球垫单元区域仅包括一个该接地球垫以及三个该电源球垫，该第三4-球垫单元区域仅包括两个该接地球垫以及两个该电源球垫。
24.如权利要求23所述的印刷电路板，其特征在于，在该第一4-球垫单元区域中，所述的三个该接地球垫中仅有一个经由对应的该微通孔与下方该内部导电层的电源面互连；
在该第二4-球垫单元区域中，所述的三个该电源球垫中仅有两个分别经由对应的两个该微通孔与下方该内部导电层的电源面互连；
在该第三4-球垫单元区域中，所述的两个该接地球垫中仅有一个经由对应的该微通孔与下方该内部导电层的电源面互连。
25.一种微电子系统，其特征在于，包括：如权利要求1～24中任一项所述的印刷电路板以及集成电路封装，所述集成电路封装安装于所述印刷电路板上。
CN201510777662.4A 2014-11-14 2015-11-13 具有电源/接地球垫阵列的印刷电路板 Active CN105609479B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462080019P 2014-11-14 2014-11-14
US62/080,019 2014-11-14
US14/860,718 2015-09-22
US14/860,718 US9609749B2 (en) 2014-11-14 2015-09-22 Printed circuit board having power/ground ball pad array

Publications (2)

Publication Number Publication Date
CN105609479A CN105609479A (zh) 2016-05-25
CN105609479B true CN105609479B (zh) 2018-06-19

Family

ID=54359967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510777662.4A Active CN105609479B (zh) 2014-11-14 2015-11-13 具有电源/接地球垫阵列的印刷电路板

Country Status (4)

Country Link
US (3) US9609749B2 (zh)
EP (1) EP3021647B1 (zh)
CN (1) CN105609479B (zh)
TW (1) TWI536882B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102769A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 전자 장치의 노이즈 감소 장치
US11502030B2 (en) * 2016-09-02 2022-11-15 Octavo Systems Llc System and method of assembling a system
TWI677065B (zh) * 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
WO2020059041A1 (ja) * 2018-09-19 2020-03-26 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
TWI698157B (zh) * 2019-01-02 2020-07-01 瑞昱半導體股份有限公司 主控元件及電路基板
CN111430323B (zh) * 2019-01-09 2021-12-10 瑞昱半导体股份有限公司 主控元件及电路基板
US11004783B2 (en) 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板
CN114080104B (zh) * 2020-08-19 2022-09-27 荣耀终端有限公司 电路板组件及电子设备
CN114864525B (zh) * 2022-07-08 2022-10-21 之江实验室 适用于晶上集成的晶圆基板标准集成区域布线结构与方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101801154A (zh) * 2009-02-09 2010-08-11 索尼公司 电路板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239746A (en) * 1991-06-07 1993-08-31 Norton Company Method of fabricating electronic circuits
TW348366B (en) 1995-10-18 1998-12-21 Formfactor Inc Method of removably mounting electronic components to a circuit board, and sockets formed by the methods
US6198635B1 (en) 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6278264B1 (en) 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
KR100348820B1 (ko) * 2000-12-28 2002-08-17 삼성전자 주식회사 고속 반도체 칩 패키지 및 이에 사용되는 기판
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP4079699B2 (ja) 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
TWI286826B (en) 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
JP3708082B2 (ja) 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
US7157646B2 (en) 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP2007165857A (ja) 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法
US8242382B2 (en) * 2008-01-30 2012-08-14 Innovent Technologies, Llc Method and apparatus for manufacture of via disk
US8119931B1 (en) * 2009-02-27 2012-02-21 Altera Corporation Differential vertical structure for high density, low layer count packages
JP2011029287A (ja) 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
WO2012021750A1 (en) * 2010-08-11 2012-02-16 Crystal Solar, Inc. Mwt architecture for thin si solar cells
EP2808890A4 (en) * 2012-01-27 2015-08-19 Panasonic Corp MULTILAYER PRINTED CIRCUIT BOARD
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
EP2645830B1 (en) * 2012-03-29 2014-10-08 Atotech Deutschland GmbH Method for manufacture of fine line circuitry
US9035194B2 (en) 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9345137B2 (en) * 2013-11-04 2016-05-17 Lattice Semiconductor Corporation Partially depopulated interconnection arrays for packaged semiconductor devices and printed circuit boards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101801154A (zh) * 2009-02-09 2010-08-11 索尼公司 电路板

Also Published As

Publication number Publication date
US9883591B2 (en) 2018-01-30
US10194530B2 (en) 2019-01-29
US20160143140A1 (en) 2016-05-19
US9609749B2 (en) 2017-03-28
US20170156208A1 (en) 2017-06-01
CN105609479A (zh) 2016-05-25
TWI536882B (zh) 2016-06-01
EP3021647A1 (en) 2016-05-18
EP3021647B1 (en) 2019-08-21
TW201618615A (zh) 2016-05-16
US20180116051A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
CN105609479B (zh) 具有电源/接地球垫阵列的印刷电路板
US7378733B1 (en) Composite flip-chip package with encased components and method of fabricating same
US7279366B2 (en) Method for assembling semiconductor die packages with standard ball grid array footprint
US6532143B2 (en) Multiple tier array capacitor
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US9437548B2 (en) Chip package and method for manufacturing the same
CN103681588A (zh) 封装基板及其制法
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
CN106910732A (zh) 半导体封装
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
US6355978B1 (en) Package for accommodating electronic parts, semiconductor device and method for manufacturing package
CN1972554A (zh) 薄型化电路板结构
US20100127382A1 (en) Semiconductor device
KR20010090492A (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
KR20150116526A (ko) 패키지 적층 소자
EP4071792A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
CN100468729C (zh) 覆晶连接埋入式无源元件的集成电路装置及其制造方法
TWI400773B (zh) 具有至少部份封裝之電路裝置及其形成之方法
KR20070078954A (ko) 반도체 패키지용 기판 제조방법
KR20140120749A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant