KR20090084710A

KR20090084710A - 배선 회로 기판 및 그 제조 방법

Info

Publication number: KR20090084710A
Application number: KR1020090006953A
Authority: KR
Inventors: 야스토 이시마루; 히로후미 에베
Original assignee: 닛토덴코 가부시키가이샤
Priority date: 2008-01-31
Filing date: 2009-01-29
Publication date: 2009-08-05
Also published as: US8581110B2; TW200942092A; CN101499454B; EP2086295A2; CN101499454A; ATE528972T1; JP2009182228A; KR101536360B1; EP2086295B1; EP2086295A3; US20090194321A1

Abstract

절연층의 일면의 대략 중앙부에는 실장 영역이 마련된다. 실장 영역의 안쪽으로부터 바깥쪽으로 연장되도록 도체 패턴이 형성된다. 실장 영역의 주위에서, 도체 패턴을 덮도록 커버 절연층이 형성된다. 실장 영역 상에는, 도체 패턴의 단자부가 배치되고, 그 단자부에 전자 부품의 범프가 본딩된다. 절연층의 다른 면에는 예컨대 구리로 이루어지는 금속층이 마련된다. 금속층에는, 전자 부품에 대향하는 영역을 사이에 끼우도록 1쌍의 슬릿이 형성된다. 각 슬릿은 금속층을 복수의 영역으로 분단하지 않도록 형성된다.

Description

배선 회로 기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 배선 회로 기판 및 그 제조 방법에 관한 것이다.

종래, LSI(Large scale integration) 등의 전자 부품을 필름 형상의 기판에 실장하는 기술로서, COF(chip on film) 실장 기술이 있다. 일반적으로, COF용의 기판(이하, COF 기판이라고 부름)은 폴리이미드로 이루어지는 절연층과 구리로 이루어지는 도체 패턴의 2층 구조를 갖는다. 도체 패턴에는 단자부가 형성된다. 도체 패턴의 단자부에 전자 부품의 단자부(범프)가 본딩된다.

그러나, COF 기판의 파인 피치화 및 전자 부품의 고성능화에 따라, 구동시의 발열량이 많아진다. 그에 따라, 전자 부품의 오동작 등의 불량이 발생하는 일이 있다. 그 때문에, 방열을 충분히 하는 것이 중요하게 된다. 그래서, COF 기판의 이면(전자 부품이 본딩되지 않는 쪽의 면)에, 방열을 위한 금속층을 마련하는 것이 제안되고 있다.

예컨대, 일본 특허 공개 제2007-27682호 공보에 개시되는 테이프 배선 기판 에서는, 칩 실장 영역의 하부에 있어서, 베이스 필름의 하부면에 금속층이 형성되어 있다.

도 7은 금속층을 구비한 종래의 COF 기판의 모식적 단면도이다. 도 7의 COF 기판(200)에서는, 절연층(31)의 일면에 복수의 도체 패턴(32)이 마련되고, 다른 면에 금속층(33)이 마련되어 있다. 복수의 도체 패턴(32)의 단자부에는, 전자 부품(35)의 범프(35a)가 본딩된다.

이러한 구성에 의해, 금속층(33)을 통해서 전자 부품(35)의 열이 방산된다. 그러나, COF 기판(200) 상에 전자 부품(35)을 실장할 때, 또는 COF 기판(200)을 구부려서 사용할 때에, 금속층(33)의 일부에 국소적으로 가해지는 응력이 금속층(33)을 통해서 COF 기판(200)의 전체로 전파된다. 그 결과, COF 기판(200)이 전체적으로 만곡한 상태로 된다. 그에 따라, 도 7(b)에 나타내는 바와 같이, 도체 패턴(32)의 일부가 절연층(31)으로부터 박리하여 단선하거나, 전자 부품(35)의 범프(35a)가 도체 패턴(32)으로부터 박리하거나 한다. 그에 따라, 전자 부품(35)과 COF 기판(200)의 도체 패턴(32)과의 접속을 양호하게 유지할 수 없다.

본 발명의 목적은, 전자 부품과의 접속을 양호하게 유지하면서 방열성이 향 상된 배선 회로 기판 및 그 제조 방법을 제공하는 것이다.

(1) 본 발명의 일국면에 따른 배선 회로 기판은, 전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판으로서, 절연층과, 절연층의 일면에 형성되고, 전자 부품에 전기적으로 접속되는 도체 패턴과, 절연층의 다른 면에 형성되고, 개구부를 갖는 금속층을 구비하고, 개구부는, 실장 영역보다 바깥쪽의 금속층의 영역에 배치되고, 또한, 금속층이 분단되지 않도록 형성된 것이다.

이 배선 회로 기판에 있어서는, 절연층의 일면에 형성된 도체 패턴에 전자 부품이 접속된다. 전자 부품의 열은 절연층의 다른 면에 형성된 금속층을 통해서 방산된다. 그에 따라, 전자 부품의 오동작의 발생을 방지할 수 있다.

또한, 실장 영역보다 바깥쪽의 금속층의 영역에 개구부가 형성됨으로써, 전자 부품의 실장시 등에 배선 회로 기판의 일부에 국소적으로 가해지는 응력이 금속층을 통해서 배선 회로 기판의 전체로 전파되는 것이 억제된다. 그에 따라, 도체의 일부가 절연층으로부터 박리하여 단선하는 것, 및 전자 부품이 도체 패턴으로부터 박리하는 것이 방지된다. 그 결과, 도체 패턴과 전자 부품 사이에서 접속 불량이 발생하는 것이 방지된다.

또한, 금속층이 분단되지 않도록 개구부가 형성됨으로써, 금속층 내에서의 열의 전달 효율의 저하가 제어된다. 그에 따라, 금속층에 의한 방열성을 충분히 확보하면서 도체 패턴과 전자 부품의 접속을 양호하게 유지할 수 있다.

(2) 개구부는 실장 영역에 겹치는 금속층의 영역을 사이에 끼우도록 형성되어도 좋다.

이 경우, 실장 영역에 가해지는 응력이 금속층을 통해서 실장 영역의 바깥쪽의 영역으로 전파하는 것이 억제된다. 또한, 실장 영역의 바깥쪽으로 가해지는 응력이 금속층을 통해서 실장 영역으로 전파하는 것이 억제된다. 이에 따라, 간단한 구성으로 효율적으로 금속층 내에서의 응력의 전파를 억제할 수 있다.

(3) 개구부는 선형상의 슬릿을 포함하고, 슬릿의 일단부 및 타단부 중 적어도 한쪽은 금속층의 가장자리부로부터 이격해 있어도 좋다.

이 경우, 개구부가 선형상의 슬릿인 것에 의해, 금속층의 면적을 충분히 확보할 수 있다. 또한, 슬릿의 일단부 및 타단부 중 적어도 한쪽은 금속층의 가장자리부로부터 이격해 있기 때문에, 슬릿에 의해서 금속층이 분단되지 않는다. 따라서, 금속층에 의한 방열성을 충분히 확보하면서 슬릿에 의해 금속층 내에서의 응력의 전파를 충분히 억제할 수 있다.

(4) 실장 영역은 직사각형 형상을 갖고, 슬릿은 실장 영역의 서로 평행한 1쌍의 변의 한쪽 및 다른쪽을 따라 직선형 형상으로 각각 연장되는 제 1 및 제 2 슬릿을 포함해도 좋다.

이 경우, 간단한 구성으로 금속층에 의한 방열성을 확보하면서 금속층 내에서의 응력의 전파를 충분히 억제할 수 있다.

(5) 제 1 및 제 2 슬릿의 폭은 0.1mm보다 크고 2mm보다 작아도 좋다. 이 경우, 금속층 내에서의 응력의 전파를 보다 충분히 억제할 수 있다.

(6) 제 1 및 제 2 슬릿의 길이는 실장 영역의 1쌍의 변의 길이보다 1mm 이상 길어도 좋다. 이 경우, 금속층 내에서의 응력의 전파를 보다 충분히 억제할 수 있 다.

(7) 제 1 및 제 2 슬릿의 길이는 실장 영역의 1쌍의 변에 평행한 방향에서의 금속층 길이의 3분의 2 이하이어도 좋다. 이 경우, 금속층에 의한 방열성을 보다 충분히 확보할 수 있다.

(8) 제 1 및 제 2 슬릿과 실장 영역에 겹치는 금속층의 영역과의 거리는, 각각, 2mm보다 크고 5mm보다 작아도 좋다. 이 경우, 금속층에 의한 방열성을 충분히 확보하면서 금속층 내에서의 응력의 전파를 충분히 억제할 수 있다.

(9) 본 발명의 다른 국면에 따른 배선 회로 기판의 제조 방법은, 전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판의 제조 방법으로서, 절연층의 일면에, 전자 부품에 전기적으로 접속되는 도체 패턴을 형성하는 공정과, 절연층의 다른 면에, 개구부를 갖는 금속층을 형성하는 공정을 구비하고, 개구부는, 실장 영역보다 바깥쪽의 금속층의 영역에 배치되고, 또한, 금속층이 분단되지 않도록 형성되는 것이다.

이 배선 회로 기판의 제조 방법에 있어서는, 절연층의 일면에 도체 패턴이 형성되고, 절연층의 다른 면에 금속층이 형성된다. 이 경우, 도체 패턴에 접속된 전자 부품의 열이 금속층을 통해서 방산된다. 그에 따라, 전자 부품의 오동작의 발생을 방지할 수 있다.

또한, 실장 영역보다 바깥쪽의 금속층의 영역에 개구부가 형성됨으로써, 전자 부품의 실장시 등에 배선 회로 기판의 일부에 국소적으로 가해지는 응력이 금속층을 통해서 배선 회로 기판의 전체로 전파되는 것이 억제된다. 그에 따라, 도체 패턴의 일부가 절연층으로부터 박리되어 단선되는 것, 및 전자 부품이 도체 패턴으로부터 이격해 있는 것이 방지된다. 그 결과, 도체 패턴과 전자 부품 사이에서 접속 불량이 발생하는 것이 방지된다.

또한, 금속층이 분단되지 않도록 개구부가 형성됨으로써, 금속층 내에서의 열의 전달 효율의 저하가 억제된다. 그에 따라, 금속층에 의한 방열성을 충분히 확보하면서 도체 패턴과 전자 부품의 접속을 양호하게 유지할 수 있다.

본 발명에 의하면, 전자 부품의 열이 절연층의 다른 면에 형성된 금속층을 통해서 방산되기 때문에, 전자 부품의 오동작의 발생을 방지할 수 있다. 또한, 금속층에 의한 방열성을 충분히 확보하면서 도체 패턴과 전자 부품의 접속을 양호하게 유지할 수 있다.

이하, 본 발명의 일실시형태에 따른 배선 회로 기판 및 그 제조 방법에 대해서 도면을 참조하면서 설명한다. 또한, 본 실시형태에서는, 배선 회로 기판의 일례로서 COF(chip on film)용 기판(이하, COF 기판이라고 부름)에 대해서 설명한다.

(1) 구성

도 1은 본 실시형태에 따른 COF 기판의 단면도이고, 도 2는 본 실시형태에 따른 COF 기판의 평면도이다. 또한, 도 2(a)는 도 1에서의 COF 기판의 상면을 나타내고, 도 2(b)는 도 1에서의 COF 기판의 하면을 나타낸다. 또한, 도 2(a) 및 도 2(b)의 A-A선 단면이 도 1의 단면에 상당한다.

도 1 및 도 2에 나타내는 바와 같이, COF 기판(100)은 예를 들어 폴리이미드로 이루어지는 절연층(1)을 갖는다. 절연층(1)의 일면의 대략 중앙부에는, 실장 영역 S가 마련된다. 실장 영역 S의 안쪽으로부터 바깥쪽으로 연장되도록 도체 패턴(2)이 형성된다. 또한, 도체 패턴(2)은 전기 신호를 전송하기 위한 신호선과, 전기 신호를 전송하지 않는 더미선을 포함한다. 실장 영역 S의 주위에서, 도체 패턴(2)을 덮도록 커버 절연층(4)이 형성된다. 실장 영역 S 상에는, 도체 패턴(2)의 단자부(21)가 배치된다.

실장 영역 S에 겹치도록, 절연층(1) 상에 전자 부품(5)(예컨대, LSI(Large scale integration))이 실장된다. 구체적으로는, 전자 부품(5)의 범프(5a)(도 1)가 도체 패턴(2)의 단자부(21)에 본딩된다. 실장 영역 S의 형상은 평면에서 보아서 전자 부품(5)의 형상과 같게 설정된다. 본 예에서는, 직사각형 형상을 갖는 전자 부품(5)이 사용된다.

도 2(b)에 나타내는 바와 같이, 절연층(1)의 다른 면에는 예컨대 구리로 이루어지는 금속층(3)이 마련된다. 금속층(3)에는, 전자 부품(5)에 대향하는 영역을 사이에 끼우도록 1쌍의 슬릿(3a)이 형성된다.

각 슬릿(3a)은 금속층(3)을 복수의 영역으로 분단하지 않도록 형성된다. 즉, 각 슬릿(3a)의 일단 및 타단 중 적어도 한쪽은 금속층(3)의 4변으로부터 이격 해 있다.

이 COF 기판(100)에 있어서는, 전자 부품(5)으로부터 발생하는 열이 절연층(1)을 통해서 금속층(3)으로 전달되어 방산된다. 그 때문에, 전자 부품(5) 및 그 주위에 열이 체류하지 않기 때문에, 전자 부품(5)의 오작동이 발생하는 것이 방지된다.

(2) 슬릿의 상세한 형상

도 3은 금속층(3)에 형성되는 슬릿(3a)의 상세한 형상에 대해서 설명하기 위한 평면도이다. 이하의 설명에서, 전자 부품(5)에 대향하는 금속층(3)의 직사각형의 영역(도 3에 일점 쇄선으로 나타내는 영역)을 대향 영역 Sa이라고 칭하고, 대향 영역 Sa의 짧은 변 B1에 평행한 방향을 짧은 변 방향이라고 칭하고, 대향 영역 Sa의 긴 변 B2에 평행한 방향을 긴 변 방향이라고 칭한다. 또한, 대향 영역 Sa의 형상은 평면에서 보아서 전자 부품(5)의 형상과 동일하다.

도 3에서, 각 슬릿(3a)의 폭 W1은 0.1mm보다 크고 2mm보다 작은 것이 바람직하다. 또한, 각 슬릿(3a)은 짧은 변 방향에 평행한 것이 바람직하고, 각 슬릿(3a)의 길이 L1은 대향 영역 Sa의 짧은 변 B1의 길이 L2보다 1mm 이상 큰 것이 바람직하다. 또한, 각 슬릿(3a)의 길이 L1은 짧은 변 방향에서의 금속층(3)의 길이 L3의 3분의 2 이하인 것이 바람직하다.

또한, 짧은 변 방향에서의 각 슬릿(3a)의 일단부와 대향 영역 Sa와의 거리 D1, 및 짧은 변 방향에서의 각 슬릿(3a)의 타단부와 대향 영역 Sa와의 거리 D2는, 각각 0.5mm 이상인 것이 바람직하다. 또한, 각 슬릿(3a)과 대향 영역 Sa와의 긴 변 방향에서의 거리 D3는 2mm보다 크고 5mm보다 작은 것이 바람직하다.

(3) 제조 방법

다음에, 본 실시형태에 따른 COF 기판(100)의 제조 방법의 일례를 설명한다. 도 4 및 도 5는 본 실시형태에 따른 COF 기판(100)의 제조 방법에 대해서 설명하기 위한 공정 단면도이다. 또한, 도 4 및 도 5에 나타내는 단면은 도 2의 B-B선 단면에 상당한다.

도 4(a)에 나타내는 바와 같이, 폴리이미드 및 구리로 이루어지는 2층 기재를 준비한다. 이 2층 기재는 COF 기판(100)의 절연층(1) 및 금속층(3)에 상당한다.

먼저, 절연층(1)의 상면에 스퍼터링에 의해 금속 박막(도시하지 않음)을 형성한다. 그리고, 도 4(b)에 나타내는 바와 같이, 금속 박막 상에 도체 패턴(2)(도 1)의 반전 패턴을 갖는 드라이 필름 레지스트(12)를 형성한다. 반전 패턴은 드라이 필름 레지스트(12)에 노광 및 현상을 행함으로써 형성된다.

다음에, 도 4(c)에 나타내는 바와 같이, 절연층(1)의 노출 부분(금속 박막의 노출 부분)에 전해 도금에 의해 도체 패턴(2)을 형성한다. 그리고, 도 4(d)에 나타내는 바와 같이, 드라이 필름 레지스트(12)를 박리액에 의해서 제거하고, 또한, 드라이 필름 레지스트(12) 아래의 금속 박막의 영역을 에칭에 의해 제거한다.

계속해서, 전자 부품(5)과의 접속을 위한 표면 처리로서, 도체 패턴(2)의 표 면에 주석의 무전해 도금을 행한다. 그 후, 도 5(e)에 나타내는 바와 같이, 도체 패턴(2)의 소정의 영역을 덮도록 커버 절연층(4)을 형성한다.

다음에, 도 5(f)에 나타내는 바와 같이, 슬릿을 형성하는 영역을 제외하고 금속층의 하면에 드라이 필름 레지스트(13)를 형성한다. 그리고, 도 5(g)에 나타내는 바와 같이, 노출하는 금속층(3)의 부분을 에칭하여, 슬릿(3a)을 형성한다. 그 후, 도 5(h)에 나타내는 바와 같이, 박리액에 의해서 드라이 필름 레지스트(13)를 제거한다. 이렇게 해서, 본 실시형태에 따른 COF 기판(100)이 완성된다.

또한, 여기서는 도체 패턴(2)을 세미애디티브법에 의해 형성하는 예를 나타냈지만, 도체 패턴(2)을 서브트랙티브법에 의해 형성해도 좋다.

(4) 실시형태의 효과

본 실시형태에서는, 전자 부품(5)에 대향하는 영역을 사이에 끼우도록 금속층(3)에 1쌍의 슬릿(3a)이 형성된다. 그에 따라, 전자 부품(5)의 실장시 또는 COF 기판(100)의 절곡시 등에 있어서, COF 기판(100)의 일부에 국소적으로 가해지는 응력이 금속층(3)을 통해서 COF 기판(100)의 전체로 전파되는 것이 방지된다.

구체적으로는, 1쌍의 슬릿(3a)의 바깥쪽에서의 COF 기판(100)의 영역에 가해지는 응력이 1쌍의 슬릿(3a)의 안쪽에서의 COF 기판(100)의 영역으로 전파되는 것이 방지된다. 또한, 1쌍의 슬릿(3a)의 안쪽에서의 COF 기판(100)의 영역에 가해지는 응력이 1쌍의 슬릿(3a)의 바깥쪽에서의 COF 기판(100)의 영역에 전파되는 것이 방지된다. 그에 따라, 도체 패턴(2)의 일부가 절연층(1)으로부터 박리하여 단선하 는 것, 및 전자 부품(5)의 범프(5a)가 도체 패턴(2)의 단자부(21)로부터 이격하는 것이 방지된다.

또한, 슬릿(3a)에 의해서 금속층(3)이 분단되면, 금속층(3)에서의 열의 전달 효율이 저하되어, 방열성이 악화된다. 그래서, 본 실시형태에서는, 금속층(3)이 분단되지 않도록 슬릿(3a)이 형성된다. 그 때문에, 방열성을 악화시키지 않고, 응력의 전파를 억제할 수 있다.

이것들에 따라, 전자 부품(5)과 도체 패턴(2)의 접속을 양호하게 유지하면서 방열성을 충분히 향상시킬 수 있다.

(5) 실시예 및 비교예

상기의 COF 기판(100)에서, 슬릿(3a)의 폭 W1 및 길이 L1, 및 각 슬릿(3a)과 대향 영역 Sa와의 긴 변 방향에서의 거리 D3을 여러 가지의 값으로 설정하여(도 3 참조), COF 기판(100)과 전자 부품(5)과의 접속성 및 COF 기판(100)의 방열성을 조사하였다.

또한, 절연층(1)의 재료로서 폴리이미드를 이용하여, 도체 패턴(2) 및 금속층(3)의 재료로서 구리를 이용하였다. 또한, 절연층(1)의 두께를 35㎛로 하고, 금속층(3)의 두께를 15㎛로 하였다. 또한, 도체 패턴(2)의 각 신호선의 폭을 8㎛로 하고, 실장 영역 S에서 인접하는 신호선 사이의 거리를 12㎛로 하였다. 또한, 대향 영역 Sa의 짧은 변 B1의 길이 L2를 1.6mm로 하고, 대향 영역 Sa의 긴 변 B2의 길이 L4를 15.1mm로 하였다. 즉, 평면에서 보아서 1.6mm의 짧은 변 및 15.1mm의 긴 변을 갖는 전자 부품(5)을 이용하였다. 또한, 짧은 변 방향에서의 금속층(3)의 길이 L3을 15mm로 하였다.

(5-1) 실시예

실시예 1~10에서의 폭 W1, 길이 L1, L2, L3 및 거리 D3(도 3 참조)의 설정값을 표 1에 나타낸다.

표 1에 나타내는 바와 같이, 실시예 1~4에서는, 길이 L1 및 거리 D3을 각각 7mm 및 3mm로 설정하고, 폭 W1을 0.1mm, 0.2mm, 1mm 또는 15mm로 설정하였다. 실시예 5~8에서는, 폭 W1 및 거리 D3을 각각 1mm 및 3mm로 설정하고, 길이 L1을 1mm, 3mm, 10mm 또는 13mm로 설정하였다. 실시예 9, 10에서는, 폭 W1 및 길이 L1을 각각 1mm 및 7mm로 설정하고, 거리 D3을 3mm 또는 4mm로 설정하였다.

(5-2) 비교예

비교예 1, 2에서의 폭 W1, 길이 L1, L2, L3 및 거리 D3(도 3 참조)의 설정값을 표 2에 나타낸다.

표 2에 나타내는 바와 같이, 비교예 1에서는, 금속층(3)에 슬릿(3a)을 형성하지 않았다. 또한, 비교예 2에서는, 폭 W1 및 거리 D3을 각각 1mm 및 3mm로 설정하고, 또한, 금속층(3)을 분단하도록 슬릿(3a)을 형성하였다.

(5-3) 평가

실시예 1~8 및 비교예 1, 2의 COF 기판(100)에 있어서, 전자 부품(5)의 실장시에서의 도체 패턴(2)의 단선율 및 방열성의 양부를 조사하였다.

또한, 실장시의 툴 온도를 430℃로 하고, 스테이지 온도를 100℃로 하고, 실장 하중을 30N으로 하였다. 여기서, 툴 온도는 도체 패턴(2)의 단자부(21) 또는 전자 부품(5)의 범프(5a)의 가열 온도이고, 스테이지 온도는 전자 부품(5)의 실장시에 COF 기판(100)이 탑재되는 스테이지의 온도이다.

표 3에, 실시예 1~8 및 비교예 1, 2에서의 도체 패턴(2)의 단선율을 나타낸다.

표 3에 나타내는 바와 같이, 실시예 1~10에 있어서는, 비교예 1과 비교하여 단선율이 낮았다. 이에 따라, 금속층(3)에 슬릿(3a)이 형성되어 있는 경우에는, 슬릿(3a)이 형성되어 있지 않은 경우와 비교하여 도체 패턴(2)과 전자 부품(5)과의 접속이 양호하게 유지되는 것을 알 수 있었다.

또한, 실시예 1~8에 있어서는 전자 부품(5)의 열이 적절히 방산되었지만, 비교예 2에서는 전자 부품(5)의 열이 방산되지 않았다. 이에 따라, 금속층(3)이 슬릿(3a)에 의해서 분단되지 않는 경우에는, 금속층(3)이 슬릿(3a)에 의해서 분단되는 경우와 비교하여 양호한 방열성이 확보되는 것을 알 수 있었다.

또한, 실시예 1~4에 의해, 슬릿(3a)의 폭 W1이 0.2~1.5mm의 범위로 설정된 경우에는, 슬릿(3a)의 폭 W1이 1mm로 설정된 경우와 비교하여 도체 패턴(2)과 전자 부품(5)과의 접속이 보다 양호하게 유지되는 것을 알 수 있었다.

또한, 실시예 5~8에 의해, 슬릿(3a)의 길이 L1이 3~13mm의 범위로 설정된 경우에는, 슬릿(3a)의 길이 L1이 1mm로 설정된 경우와 비교하여 도체 패턴(2)과 전자 부품(5)과의 접속이 보다 양호하게 유지되는 것을 알 수 있었다.

또한, 실시예 9, 10에 의해, 각 슬릿(3a)과 대향 영역 Sa의 긴 변 방향에서의 거리 D3이 3~4mm의 범위로 설정된 경우에는, 도체 패턴(2)과 전자 부품(5)과의 접속이 양호하게 유지되는 것을 알 수 있었다.

(6) 슬릿의 변형예

금속층(3)에 형성되는 슬릿(3a)의 배치 및 형상은 상기의 예에 한정되지 않는다. 도 6은 금속층(3)에 형성되는 슬릿(3a)의 변형예를 나타내는 도면이다.

도 6(a)의 예에서는, 대향 영역 Sa를 사이에 끼우는 한쪽 및 다른쪽의 영역에 있어서, 금속층(3)의 한쪽의 긴 변으로부터 복수의 슬릿(6a)이 짧은 변 방향으로 소정의 길이로 연장되고, 금속층(3)의 다른쪽의 긴 변으로부터 복수의 슬릿(6b)이 짧은 변 방향으로 소정의 길이로 연장되어 있다. 슬릿(6a)과 슬릿(6b)은 서로 연속하지 않도록 교대로 배치되어 있다. 본 예에서도, 슬릿(6a, 6b)에 의해, 금속층(3) 내에서의 응력의 전파를 충분히 억제할 수 있다. 또한, 슬릿(6a, 6b)에 의해서 금속층(3)이 분단되지 않기 때문에, 방열성을 양호하게 유지할 수 있다.

도 6(b)의 예에서는, 대향 영역 Sa를 사이에 끼우는 한쪽 및 다른쪽의 영역에 있어서, 금속층(3)의 한쪽의 긴 변으로부터 복수의 슬릿(7a)이 짧은 변 방향으로 소정의 길이로 연장되고, 복수의 슬릿(7a)에 대응하도록 금속층(3)의 다른쪽의 긴 변으로부터 복수의 슬릿(7b)이 짧은 변 방향으로 소정의 길이로 연장되어 있다. 각 슬릿(7a)과 그것에 대응하는 슬릿(7b)은, 공통의 직선 상에서 서로 이격하도록 배치되어 있다. 인접하는 2쌍의 슬릿(7a, 7b) 사이에서 또한 짧은 변 방향의 중앙부의 영역에는, 슬릿(7c)이 형성되어 있다. 본 예에 있어서도, 슬릿(7a, 7b, 7c)에 의해, 금속층(3) 내에서의 압력의 전파를 충분히 억제할 수 있다. 또한, 슬릿(7a, 7b, 7c)에 의해서 금속층(3)이 분단되지 않기 때문에, 방열성을 양호하게 유지할 수 있다.

도 6(c)의 예에서는, 대향 영역 Sa를 사이에 끼우는 한쪽 및 다른쪽의 영역에 복수의 대략 원호 형상의 슬릿(8a) 및 슬릿(8b)이 각각 형성되어 있다. 슬릿(8a)과 슬릿(8b)은 대향 영역 Sa에 관해서 서로 대칭으로 형성되어 있다. 본 예에서도, 슬릿(8a, 8b)에 의해, 금속층(3) 내에서의 응력의 전파를 충분히 억제할 수 있다. 또한, 슬릿(8a, 8b)에 의해서 금속층(3)이 분단되지 않기 때문에, 방열성을 양호하게 유지할 수 있다.

슬릿의 위치, 수 및 형상은 이것들에 한정되지 않고, 전자 부품(5)의 형상 또는 크기 등에 따라, 적절히 변경해도 좋다. 또한, 선형상의 슬릿 대신에, 원형상 또는 삼각형 형상 등의 다른 형상을 갖는 개구부가 금속층(3)에 형성되어도 좋다.

(7) 청구항의 각 구성요소와 실시형태의 각 요소와의 대응

이하, 청구항의 각 구성요소와 실시형태의 각 요소와의 대응의 예에 대해서 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.

상기 실시형태에서는, COF 기판(100)이 배선 회로 기판의 예이고, 슬릿(3a, 6a, 6b, 7a, 7b, 7c, 8a, 8b)이 개구부의 예이고, 슬릿(3a)이 제 1 및 제 2 슬릿의 예이다.

청구항의 각 구성요소로서, 청구항에 기재되어 있는 구성 또는 기능을 갖는 다른 여러 가지의 요소를 이용할 수도 있다.

(8) 다른 실시형태

절연층(1)의 재료는 폴리이미드에 한정되지 않고, 폴리에틸렌테레프탈레이트, 폴리에터나이트릴, 폴리에터설폰 등의 다른 절연 재료를 이용해도 좋다. 또한, 도체 패턴(2)의 재료는 구리에 한정되지 않고, 구리 합금, 금, 알루미늄 등의 다른 금속 재료를 이용해도 좋다.

금속층(3)의 재료는 구리에 한정되지 않는다. 단, 예컨대 구리, 금, 은 또는 알루미늄 등의 열전도율이 높은 금속을 이용하는 것이 바람직하다.

본 발명은 플렉서블 배선 회로 기판, 리지드 배선 회로 기판 등의 여러 가지의 배선 회로 기판에 적용할 수 있다. 또한, 전자 부품(5)으로서는, LSI에 한정되지 않고, 콘덴서 등의 다른 전자 부품을 이용해도 좋다.

도 1은 본 실시형태에 따른 COF 기판의 단면도,

도 2는 본 실시형태에 따른 COF 기판의 평면도,

도 3은 금속층(3)에 형성되는 슬릿의 상세한 형상에 대해서 설명하기 위한 평면도,

도 4는 본 실시형태에 따른 COF 기판의 제조 방법에 대해서 설명하기 위한 공정 단면도,

도 5는 본 실시형태에 따른 COF 기판의 제조 방법에 대해서 설명하기 위한 공정 단면도,

도 6은 금속층에 형성되는 슬릿의 변형예를 나타내는 도면,

도 7은 금속층을 구비한 종래의 COF 기판의 모식적 단면도.

도면의 주요 부분에 대한 부호의 설명

100: COF 기판 1: 절연층

2 : 도체 패턴 3: 금속층

4: 커버 절연층 5: 전자 부품

21: 단자부 S: 실장 영역

Claims

전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판으로서,

절연층과,

상기 절연층의 일면에 형성되고, 상기 전자 부품에 전기적으로 접속되는 도체 패턴과,

상기 절연층의 다른 면에 형성되고, 개구부를 갖는 금속층

을 구비하고,

상기 개구부는 상기 실장 영역보다 바깥쪽의 상기 금속층의 영역에 배치되고, 또한, 상기 금속층이 분단되지 않도록 형성된

배선 회로 기판.
제 1 항에 있어서,

상기 개구부는 상기 실장 영역에 겹치는 상기 금속층의 영역을 사이에 끼우도록 형성되는 배선 회로 기판.
제 1 항에 있어서,

상기 개구부는 선형상의 슬릿을 포함하고, 상기 슬릿의 일단부 및 타단부 중 적어도 한쪽은 상기 금속층의 가장자리부로부터 이격해 있는 배선 회로 기판.
제 3 항에 있어서,

상기 실장 영역은 직사각형 형상을 갖고,

상기 슬릿은 상기 실장 영역의 서로 평행한 1쌍의 변의 한쪽 및 다른쪽을 따라 직선 형상으로 각각 연장되는 제 1 및 제 2 슬릿을 포함하는

배선 회로 기판.
제 4 항에 있어서,

상기 제 1 및 제 2 슬릿의 폭은 0.1mm보다 크고 2mm보다 작은 배선 회로 기판.
제 4 항에 있어서,

상기 제 1 및 제 2 슬릿의 길이는 상기 실장 영역의 상기 1쌍의 변의 길이보다 1mm 이상 긴 배선 회로 기판.
제 4 항에 있어서,

상기 제 1 및 제 2 슬릿의 길이는 상기 실장 영역의 상기 1쌍의 변에 평행한 방향에서의 상기 금속층의 길이의 3분의 2 이하인 배선 회로 기판.
제 4 항에 있어서,

상기 제 1 및 제 2 슬릿과 상기 실장 영역에 겹치는 상기 금속층의 영역간의 거리는, 각각 2mm보다 크고 5mm보다 작은 배선 회로 기판.
전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판의 제조 방법으로서,

절연층의 일면에, 상기 전자 부품에 전기적으로 접속되는 도체 패턴을 형성하는 공정과,

상기 절연층의 다른 면에, 개구부를 갖는 금속층을 형성하는 공정

을 구비하고,

상기 개구부는 상기 실장 영역보다 바깥쪽의 상기 금속층의 영역에 배치되고, 또한, 상기 금속층이 분단되지 않도록 형성되는

배선 회로 기판의 제조 방법.