CN101499454A - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN101499454A
CN101499454A CNA2009100019755A CN200910001975A CN101499454A CN 101499454 A CN101499454 A CN 101499454A CN A2009100019755 A CNA2009100019755 A CN A2009100019755A CN 200910001975 A CN200910001975 A CN 200910001975A CN 101499454 A CN101499454 A CN 101499454A
Authority
CN
China
Prior art keywords
metal level
circuit board
slit
electronic unit
installation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100019755A
Other languages
English (en)
Other versions
CN101499454B (zh
Inventor
石丸康人
江部宏史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101499454A publication Critical patent/CN101499454A/zh
Application granted granted Critical
Publication of CN101499454B publication Critical patent/CN101499454B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种配线电路基板及其制造方法，在绝缘层的一个面的大致中央部设置有安装区域。以从安装区域的内侧向外侧延伸的方式形成导体图案。在安装区域的周围，以覆盖导体图案的方式形成覆盖绝缘层。在安装区域上配置导体图案的端子部，该端子部与电子部件的凸部接合。在绝缘层的另一个面上设置例如由铜构成的金属层。在金属层中以夹着与电子部件相对的区域的方式形成一对缝隙。各缝隙以不将金属层切断为多个区域的方式形成。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
现有技术中，存在将LSI(Large scale integration：大规模集成电路)等电子部件安装在膜状的基板上的技术，即COF(chip on film)安装技术。一般来说，COF用的基板(以下称为COF基板)具有由聚酰亚胺构成的绝缘层和由铜构成的导体图案的双层结构。在导体图案中形成端子部。电子部件的端子部(凸部)与导体图案的端子部接合。
但是，伴随COF基板的微间距化和电子部件的高性能化，驱动时的发热量变大。由此，可能产生电子部件的误动作等缺陷。因此，进行充分的散热是很重要的。对此，提出了在COF基板的背面(未接合电子部件的一侧的面)设置用于散热的金属层的方法。
例如在日本特开2007-27682号公报中公开的带状配线基板中，在芯片安装区域的下部，在基膜的下部面上形成金属层。
图7是具有金属层的现有的COF基板的示意截面图。在图7的COF基板200中，在绝缘层31的一个面上设置有导体图案32，在另一个面上设置有金属层33。在导体图案32的端子部接合有电子部件35的凸部35a。
根据这样的结构，通过金属层33使电子部件35的热发散。但是，在COF基板200上安装电子部件35时，或者将COF基板200弯曲使用时，局部地施加在金属层33的一部分上的应力通过金属层33向COF基板200整体传播。其结果，COF基板200整体变为弯曲的状态。由此，如图7(b)所示，导体图案32的一部分从绝缘层31剥离，产生断线，或者电子部件35的凸部35a从导体图案32脱离。由此，不能够良好地维持电子部件35和COF基板200的导体图案32的连接。
发明内容
本发明的目的在于提供一种能够在良好地维持与电子部件的连接的同时提高散热性的配线电路基板及其制造方法。
(1)本发明的一个方面的配线电路基板是具有用于安装电子部件的安装区域的配线电路基板，其包括：绝缘层；形成在绝缘层的一个面上、并将要与电子部件电连接的导体图案；和形成在绝缘层的另一个面上、并具有开口部的金属层，开口部配置在比安装区域更靠外侧的金属层的区域中，并且以不切断金属层的方式形成。
在该配线电路基板，电子部件与形成在绝缘层的一个面上的导体图案连接。电子部件的热通过形成在绝缘层的另一个面上的金属层发散。由此，能够防止电子部件的误动作的发生。
此外，通过在比安装区域更靠外侧的金属层的区域中形成开口部，能够抑制在安装电子部件等时，局部施加在配线电路基板的一部分上的应力通过金属层向配线电路基板的整体传播。由此，能够防止导体图案的一部分从绝缘层剥离而断线，防止电子部件从导体图案脱离。其结果，能够防止在导体图案和电子部件之间产生的连接不良。
此外，通过以不切断金属层的方式形成开口部，能够抑制金属层内的热的传导效率的降低。由此，能够在充分确保金属层的散热性的同时良好地维持导体图案与电子部件的连接。
(2)开口部也可以以夹着与安装区域重合的金属层的区域的方式形成。
在此情况下，能够抑制施加在安装区域上的应力通过金属层向安装区域的外侧的区域传播。此外，能够抑制施加在安装区域的外侧的应力通过金属层向安装区域传播。由此，能够通过简单的结构高效地抑制金属层内的应力的传播。
(3)也可以是，开口部包括线状的缝隙，缝隙的一个端部和另一个端部中至少一方与金属层的边缘部分隔开距离。
在此情况下，通过使开口部为线状的缝隙，能够充分地确保金属层的面积。此外，缝隙的一个端部和另一个端部中至少一方与金属层的边缘部分隔开距离，因此，不会由于缝隙而切断金属层。从而，能够在充分确保金属层的散热性的同时利用缝隙充分地抑制金属层内的应力的传播。
(4)安装区域具有矩形形状，缝隙也可以包括沿着安装区域的相互平行的一对边的一方和另一方分别直线状延伸的第一和第二缝隙。
在此情况下，能够通过简单的结构在确保金属层的散热性的同时充分地抑制金属层内的应力的传播。
(5)第一和第二缝隙的宽度也可以大于0.1mm小于2mm。在此情况下，能够充分地抑制金属层内的应力的传播。
(6)第一和第二缝隙的长度也可以比安装区域的一对边的长度长1mm以上。在此情况下，能够充分地抑制金属层内的应力的传播。
(7)第一和第二缝隙的长度也可以为与安装区域的一对边平行的方向上的金属层的长度的三分之二以下。在此情况下，能够充分地确保金属层的散热性。
(8)第一和第二缝隙与金属层的区域的距离也可以分别大于2mm小于5mm，该金属层的区域与安装区域重合。在此情况下，能够在充分确保金属层的散热性的同时充分地抑制金属层内的应力的传播。
(9)本发明的另一方面的配线电路基板的制造方法是具有用于安装电子部件的安装区域的配线电路基板的制造方法，其包括：在绝缘层的一个面上形成将要与电子部件电连接的导体图案的工序；和在绝缘层的另一个面上形成具有开口部的金属层的工序，开口部配置在比安装区域更靠外侧的金属层的区域中，并且以不切断金属层的方式形成。
在该配线电路基板的制造方法中，在绝缘层的一个面上形成导体图案，在绝缘层的另一个面上形成金属层。在此情况下，与导体图案连接的电子部件的热能够通过金属层发散。由此，能够防止电子部件的误动作的发生。
此外，通过在比安装区域更靠外侧的金属层的区域形成开口部，在安装电子部件等时，能够抑制局部地施加在配线电路基板的一部分上的应力通过金属层向配线电路基板的整体传播。由此，能够防止导体图案的一部分从绝缘层剥离而断线，防止电子部件从导体图案脱离。其结果，能够防止在导体图案和电子部件之间产生连接不良。
此外，通过以不切断金属层的方式形成开口部，能够抑制金属层内的热的传导效率的降低。由此，能够在充分确保金属层的散热性的同时良好地维持导体图案与电子部件的连接。
根据本发明，电子部件的热通过形成在绝缘层的另一个面上的金属层发散，由此能够防止电子部件的误动作的发生。此外，能够在充分确保金属层的散热性的同时良好地维持导体图案与电子部件的连接。
附图说明
图1是本实施方式的COF基板的截面图。
图2是本实施方式的COF基板的平面图。
图3是用于说明形成在金属层3中的缝隙的详细形状的平面图。
图4是用于说明本实施方式的COF基板的制造方法的工序截面图。
图5是用于说明本实施方式的COF基板的制造方法的工序截面图。
图6是表示形成在金属层中的缝隙的变形例的图。
图7是具有金属层的现有的COF基板的示意截面图。
具体实施方式
以下，参照附图对本发明的一个实施方式的配线电路基板及其制造方法进行说明。而且，在本实施方式中，作为配线电路基板的一个例子，对COF(chip on film)用的基板(以下称为COF基板)进行说明。
(1)结构
图1为本实施方式的COF基板的截面图，图2为本实施方式的COF基板的平面图。其中，图2(a)表示图1的COF基板的上表面，图2(b)表示图1的COF基板的下表面。此外，图2(a)和图2(b)的A-A截面相当于图1的截面。
如图1和图2所示，COF基板100具有例如由聚酰亚胺构成的绝缘层1。在绝缘层1的一个面的大致中央部设置有安装区域S。导体图案2以从安装区域S的内侧向外侧延伸的方式形成。其中，导体图案2包括用于传送电信号的信号线、和不传送电信号的虚设(dummy)线。在安装区域S的周围，以覆盖导体图案2的方式形成覆盖绝缘层4。在安装区域S上配置有导体图案2的端子部21。
以与安装区域S重合的方式在绝缘层1上安装电子部件5(例如LSI(Large scale integration)。具体地说，电子部件5的凸部5a(图1)与导体图案2的端子部21接合。安装区域S的形状设定为与平面观察时的电子部件5的形状等同。在本例中，能够使用具有长方形的形状的电子部件5。
如图2(b)所示，在绝缘层1的另一个面上设置有例如由铜构成的金属层3。在金属层3中，以夹着与电子部件5相对的区域的方式形成有一对缝隙3a。
各缝隙3a以不将金属层3切断为多个区域的方式形成。即，各缝隙3a的一端和另一端中至少一方与金属层3的四边隔开距离。
在该COF基板100，由电子部件5产生的热通过绝缘层1被传递至金属层3而发散。因此，在电子部件5和其周围热量不会滞留，由此能够防止电子部件5的误动作的发生。
(2)缝隙的详细形状
图3是用于说明形成在金属层3中的缝隙3a的详细形状的平面图。在以下的说明中，将与电子部件5相对的金属层3的矩形的区域(在图3中以点划线表示的区域)称为相对区域Sa，将与相对区域Sa的短边B1平行的方向称为短边方向，将与相对区域Sa的长边B2平行的方向称为长边方向。其中，相对区域Sa的形状与平面观察时的电子部件5的形状相同。
在图3中，优选各缝隙3a的宽度W1大于0.1mm小于2mm。此外，优选各缝隙3a与短边方向平行，优选各缝隙3a的长度L1比相对区域Sa的短边B1的长度L2长1mm以上。此外，优选各缝隙3a的长度L1为短边方向上的金属层3的长度L3的三分之二以下。
此外，优选短边方向上的各缝隙3a的一个端部与相对区域Sa的距离D1、以及短边方向上的各缝隙3a的另一个端部与相对区域Sa的距离D2，分别为0.5mm以上。此外，优选各缝隙3a与相对区域Sa在长边方向上的距离D3大于2mm小于5mm。
(3)制造方法
接着，对本实施方式的COF基板100的制造方法的一个例子进行说明。图4和图5是用于说明本实施方式的COF基板100的制造方法的工序截面图。其中，图4和图5所示的截面相当于图2的B-B截面。
如图4(a)所示，准备由聚酰亚胺和铜构成的双层基材。该双层基材相当于COF基板100的绝缘层1和金属层3。
首先，在绝缘层1的上表面通过溅射形成金属薄膜(未图示)。而后，如图4(b)所示，在金属薄膜上形成具有导体图案2(图1)的反转图案的干膜抗蚀剂12。反转图案通过对干膜抗蚀剂12进行曝光和显影而形成。
接着，如图4(c)所示，在绝缘层1的露出部分(金属薄膜的露出部分)上通过电解镀形成导体图案2。然后，如图4(d)所示，利用剥离液除去干膜抗蚀剂12，并且通过蚀刻除去干膜抗蚀剂12下的金属薄膜的区域。
接着，作为为了与电子部件5连接的表面处理，对导体图案2的表面进行无电解镀锡。之后如图5(e)所示，以覆盖导体图案2的规定区域的方式形成覆盖绝缘层4。
接着，如图5(f)所示，在除去形成缝隙的区域的金属层的下表面上形成干膜抗蚀剂13。然后，如图5(g)所示，蚀刻露出的金属层3的部分，形成缝隙3a。之后，如图5(h)所示，利用剥离液除去干膜抗蚀剂13。如上所述，完成本实施方式的COF基板100。
另外，在此处表示了通过半加法形成导体图案2的例子，但也可以通过削减法形成导体图案2。
(4)实施方式的效果
在本实施方式中，以夹着与电子部件5相对的区域的方式在金属层3中形成一对缝隙3a。由此，在安装电子部件35时或者COF基板100弯曲等时，能够防止局部地施加在COF基板100的一部分上的应力通过金属层3向COF基板100的整体传播。
具体地说，能够防止施加在一对缝隙3a的外侧的COF基板100的区域上的应力向一对缝隙3a的内侧的COF基板100的区域传播。此外，能够防止施加在一对缝隙3a的内侧的COF基板100的区域上的应力向一对缝隙3a的外侧的COF基板100的区域传播。由此，能够防止导体图案2的一部分从绝缘层1剥离而断线，防止电子部件5的凸部5a从导体图案2的端子部21a脱离。
另外，如果由于缝隙3a金属层3被切断，则金属层3的热的传导效率下降，散热性恶化。因此，在本实施方式中，缝隙3a以不切断金属层3的方式形成。因此，能够不使得散热性恶化地抑制应力的传播。
由此，能够在良好地维持电子部件5与导体图案2的连接的同时充分地提高散热性。
(5)实施例和比较例
在上述的COF基板100中，将缝隙3a的宽度W1和长度L1以及各缝隙3a与相对区域Sa在长边方向上的距离D3设定为各种值(参照图3)，并调查COF基板100与电子部件5的连接性以及COF基板100的散热性。
其中，作为绝缘层1的材料使用聚酰亚胺，作为导体图案2和金属层3的材料使用铜。此外，设绝缘层1的厚度为35μm，金属层3的厚度为15μm。此外，设导体图案2的各信号线的宽度为8μm，在安装区域S中相邻的信号线间的距离为12μm。此外，设相对区域Sa的短边B1的长度L2为1.6mm，相对区域Sa的长边B2的长度L4为15.1mm。即，使用在平面观察时具有1.6mm的短边和15.1mm的长边的电子部件5。此外，设短边方向上的金属层3的长度L3为15mm。
(5-1)实施例
表1表示了实施例1～10中的宽度W1，长度L1、L2、L3和距离D3(参照图3)的设定值。
[表1]
 
实施例1  实施例2  实施例3  实施例4  实施例5  实施例6  实施例7  实施例8  实施例9  实施例10
W1[mm] 0.1 0.2 1 1.5 1 1 1 1 1 1
L1[mm] 7 7 7 7 1 3 10 13 7 7
L2[mm] 1.6 1.6 1.6 1.6 1.6 1.6 1.6 1.6 1.6 1.6
L3[mm] 15 15 15 15 15 15 15 15 15 15
D3[mm] 3 3 3 3 3 3 3 3 3 4
如表1所示，在实施例1～4中，将长度L1和距离D3分别设为7mm和3mm，将宽度W1设为0.1mm、0.2mm、1mm或者1.5mm。在实施例5～8中，将宽度W1和距离D3分别设为1mm或者3mm，将长度L1设为1mm、3mm、10mm或者13mm。在实施例9、10中，将宽度W1和长度L1分别设为1mm和7mm，将距离D3设为3mm或者4mm。
(5-2)比较例
表2表示了比较例1、2中的宽度W1，长度L1、L2、L3和距离D3(参照图3)的设定值。
[表2]
 
比较例1 比较例2
W1[mm] 0 1
L1[mm] 0 15
L2[mm] 1.6 1.6
L3[mm] 15 15
D3[mm] 0 3
如表2所示，在比较例1中，在金属层3中未形成缝隙3a。此外，在比较例2中，将宽度W1和距离D3分别设定为1mm和3mm，并且以切断金属层3的方式形成缝隙3a。
(5-3)评价
在实施例1～8和比较例1、2的COF基板100中，调查安装电子部件5时的导体图案2的断线率和散热性是否良好。
另外，设安装时的工具温度为430℃，载置台温度为100℃，安装荷重为30N。此处，工具温度为导体图案2的端子部21或者电子部件5的凸部5a的加热温度，载置台温度为安装电子部件5时载置COF基板100的载置台的温度。
表3表示了实施例1～8和比较例1、2中的导体图案2的断线率。
[表3]
 
实施例1  实施例2  实施例3  实施例4  实施例5  实施例6  实施例7  实施例8  实施例9  实施例10 比较例1  比较例2 
断线率[％]   40 0 0 0 30 0 0 0 0 0 90 0
如表3所示，在实施例1～10中，与比较例1相比断线率低。由此可知，与不形成缝隙3a的情况相比，在金属层3中形成缝隙3a能够良好地维持导体图案2与电子部件5的连接。
此外，在实施例1～8中电子部件5的热被适当地发散，在比较例2中电子部件5的热没有被发散。由此，可知与金属层3被缝隙3a切断的情况相比，金属层3不被缝隙3a切断能够确保良好的散热性。
此外，根据实施例1～4，可知与将缝隙3a的宽度W1设定为1mm的情况相比，将缝隙3a的宽度W1设定为0.2～1.5mm的范围能够更加良好地维持导体图案2与电子部件5的连接。
此外，根据实施例5～8，可知与将缝隙3a的长度L1设定为1mm的情况相比，将缝隙3a的长度L1设定为3～13mm的范围能够更加良好地维持导体图案2与电子部件5的连接。
此外，根据实施例9、10，可知在将各缝隙3a与相对区域Sa在长边方向上的距离D3设定为3～4mm的范围的情况下，能够良好地维持导体图案2与电子部件5的连接。
(6)缝隙的变形例
形成在金属层3中的缝隙3a的配置和形状不限于上述示例。图6是表示形成在金属层3中的缝隙3a的变形例的图。
在图6(a)的示例中，在夹着相对区域Sa的一方和另一方的区域中，多个缝隙6a从金属层3的一个长边开始在短边方向上延伸规定的长度，多个缝隙6b从金属层3的另一个长边开始在短边方向上延伸规定的长度。缝隙6a和缝隙6b以相互不连接的方式交替地配置。在本例中，也能够利用缝隙6a、6b充分地抑制金属层3内的应力的传播。此外，金属层3未被缝隙6a、6b切断，因此能够良好地维持散热性。
在图6(b)的示例中，在夹着相对区域Sa的一方和另一方的区域中，多个缝隙7a从金属层3的一个长边开始在短边方向上延伸规定的长度，多个缝隙7b以与多个缝隙7a对应的方式从金属层3的另一个长边开始在短边方向上延伸规定的长度。各缝隙7a和与其对应的缝隙7b以互相分离的方式配置在共同的直线上。在相邻的两对缝隙7a、7b之间且为短边方向的中央部的区域，形成有缝隙7c。在本例中，也能够利用缝隙7a、7b、7c充分地抑制金属层3内的应力的传播。此外，金属层3未被缝隙7a、7b、7c切断，因此能够良好地维持散热性。
在图6(c)的示例中，在夹着相对区域Sa的一方和另一方的区域中分别形成有多个大致圆弧状的缝隙8a和缝隙8b。缝隙8a和缝隙8b形成为关于相对区域Sa相互对称。在本例中，也能够利用缝隙8a、8b充分地抑制金属层3内的应力的传播。此外，金属层3未被缝隙8a、8b切断，因此能够良好地维持散热性。
缝隙的位置、数量和形状并不限定于此，也可以根据电子部件5的形状或者大小适当地变化。此外，还可以代替线状的缝隙，在金属层3中形成具有圆形或者三角形等其他形状的开口部。
(7)权利要求的各结构要素与实施方式的各要素的对应
以下，对权利要求的各结构要素和实施方式的各要素的对应的例子进行说明，但本发明不限于下述示例。
在上述实施方式中，COF基板100为配线电路基板的示例，缝隙3a、6a、6b、7a、7b、7c、8a、8b为开口部的示例，缝隙3a为第一和第二缝隙的示例。
作为权利要求的各结构要素，还能够使用具有权利要求所记载的结构或者功能的其他各种要素。
(8)其他实施方式
绝缘层1的材料不限于聚酰亚胺，还可以使用聚对苯二甲酸乙酯、聚醚腈(polyether nitrile)、聚醚砜(polyether sulfone)等其他的绝缘材料。此外，导体图案2的材料不限于铜，还可以使用铜合金、金、铝等其他的金属材料。
金属层3的材料不限于铜。但是，优选使用铜、金、银或者铝等导热效率高的金属。
本发明能够适用于柔性配线电路基板、刚性配线电路基板等各种配线电路基板。此外，作为电子部件5，不限于LSI，还可以使用电容器等其他的电子部件。

Claims (9)

1.一种配线电路基板，其具有用于安装电子部件的安装区域，该配线电路基板的特征在于，包括：
绝缘层；
形成在所述绝缘层的一个面上、且将要与所述电子部件电连接的导体图案；和
形成在所述绝缘层的另一个面上、且具有开口部的金属层，
所述开口部配置在比所述安装区域更靠外侧的所述金属层的区域中，并且以不切断所述金属层的方式形成。
2.如权利要求1所述的配线电路基板，其特征在于：
所述开口部以夹着与所述安装区域重合的所述金属层的区域的方式形成。
3.如权利要求1所述的配线电路基板，其特征在于：
所述开口部包括线状的缝隙，所述缝隙的一个端部和另一个端部中至少一方与所述金属层的边缘部分隔开距离。
4.如权利要求3所述的配线电路基板，其特征在于：
所述安装区域具有矩形的形状，
所述缝隙包括沿着所述安装区域的相互平行的一对边的一方和另一方分别直线状延伸的第一和第二缝隙。
5.如权利要求4所述的配线电路基板，其特征在于：
所述第一和第二缝隙的宽度大于0.1mm小于2mm。
6.如权利要求4所述的配线电路基板，其特征在于：
所述第一和第二缝隙的长度比所述安装区域的所述一对边的长度长1mm以上。
7.如权利要求4所述的配线电路基板，其特征在于：
所述第一和第二缝隙的长度为与所述安装区域的所述一对边平行的方向上的所述金属层的长度的三分之二以下。
8.如权利要求4所述的配线电路基板，其特征在于：
所述第一、第二缝隙与所述金属层的区域的距离分别大于2mm小于5mm，该金属层的区域与所述安装区域重合。
9.一种配线电路基板的制造方法，该配线电路基板具有用于安装电子部件的安装区域，该配线电路基板的制造方法的特征在于，包括：
在绝缘层的一个面上形成将要与所述电子部件电连接的导体图案的工序；和
在所述绝缘层的另一个面上形成具有开口部的金属层的工序，
所述开口部配置在比所述安装区域更靠外侧的所述金属层的区域中，并且以不切断所述金属层的方式形成。
CN2009100019755A 2008-01-31 2009-01-24 配线电路基板及其制造方法 Expired - Fee Related CN101499454B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008021273A JP2009182228A (ja) 2008-01-31 2008-01-31 配線回路基板およびその製造方法
JP2008021273 2008-01-31
JP2008-021273 2008-01-31

Publications (2)

Publication Number Publication Date
CN101499454A true CN101499454A (zh) 2009-08-05
CN101499454B CN101499454B (zh) 2012-11-07

Family

ID=40637836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100019755A Expired - Fee Related CN101499454B (zh) 2008-01-31 2009-01-24 配线电路基板及其制造方法

Country Status (7)

Country Link
US (1) US8581110B2 (zh)
EP (1) EP2086295B1 (zh)
JP (1) JP2009182228A (zh)
KR (1) KR101536360B1 (zh)
CN (1) CN101499454B (zh)
AT (1) ATE528972T1 (zh)
TW (1) TW200942092A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250472A (zh) * 2010-11-05 2013-08-14 贺利氏材料工艺有限及两合公司 多层基片的芯片整合式镀通孔

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5466966B2 (ja) * 2010-02-16 2014-04-09 新藤電子工業株式会社 配線板、半導体装置、半導体モジュール及びディスプレイ装置
KR101444883B1 (ko) 2014-01-27 2014-09-26 주식회사 기가코리아 숫자 ｕｒｌ 서비스 제공 방법
KR102616482B1 (ko) 2018-07-26 2023-12-26 삼성전자주식회사 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
CN113518515B (zh) * 2021-03-15 2023-09-08 江西宇睿电子科技有限公司 断节金属化边制作方法和电路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844085B2 (ja) * 1989-07-20 1999-01-06 セイコーインスツルメンツ株式会社 回路基板及び半導体素子の実装方法
JP2875076B2 (ja) 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
JP2808952B2 (ja) 1991-11-27 1998-10-08 日立電線株式会社 半導体素子搭載用基板
FR2796801B1 (fr) * 1999-07-23 2001-10-05 Valeo Electronique Assemblage du type comportant une carte a circuit imprime et une semelle formant drain thermique disposes sur une embase formant radiateur
JP2001119107A (ja) 1999-10-19 2001-04-27 Nec Saitama Ltd プリント配線板
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
US7265983B2 (en) * 2003-10-13 2007-09-04 Tyco Electronics Raychem Gmbh Power unit comprising a heat sink, and assembly method
KR20060126070A (ko) 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP4779826B2 (ja) * 2006-06-29 2011-09-28 パナソニック株式会社 フレキシブルプリント基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250472A (zh) * 2010-11-05 2013-08-14 贺利氏材料工艺有限及两合公司 多层基片的芯片整合式镀通孔

Also Published As

Publication number Publication date
US20090194321A1 (en) 2009-08-06
EP2086295A2 (en) 2009-08-05
EP2086295A3 (en) 2010-05-12
KR101536360B1 (ko) 2015-07-13
ATE528972T1 (de) 2011-10-15
US8581110B2 (en) 2013-11-12
TW200942092A (en) 2009-10-01
KR20090084710A (ko) 2009-08-05
JP2009182228A (ja) 2009-08-13
EP2086295B1 (en) 2011-10-12
CN101499454B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
CN101499454B (zh) 配线电路基板及其制造方法
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
US7123465B2 (en) Decoupling capacitor for an integrated circuit and method of manufacturing thereof
US7955123B2 (en) Cell connector for electronically contacting planar power sources, and use thereof
CN101436578A (zh) 配线基板和制造配线基板的方法
CN101499452B (zh) 配线电路基板及其制造方法
US20160086881A1 (en) Electronic Component
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
US8362610B2 (en) Mounting configuration of electronic component
JP4264392B2 (ja) 曲げ強化ベースプレートを備えたパワー半導体モジュール
CN101499453B (zh) 配线电路基板及其制造方法
JPH0453195A (ja) 電子回路モジュール
US7598608B2 (en) Mounting substrate
US6833512B2 (en) Substrate board structure
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
JP2002299567A (ja) 半導体素子
JP2007053135A (ja) ネットワーク抵抗器
WO2024075735A1 (ja) Ｒｆｉｄモジュール
JP2006520102A (ja) 半導体装置、半導体本体並びにその製造方法
US11935819B2 (en) Circuit module having a plurality of lead frames connected to a substrate by metal posts
JP4025655B2 (ja) 配線基板
JPH04237154A (ja) 半導体パッケージ
JP3352945B2 (ja) 電気接続箱の配線材と電子ユニットのプリント基板部との接続構造
DE102020214040A1 (de) Schaltungsträger für eine elektrische Schaltung, leistungselektrische Schaltung mit einem Schaltungsträger
JP4099411B2 (ja) メモリーカード基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121107

CF01 Termination of patent right due to non-payment of annual fee