CN101499453B - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN101499453B
CN101499453B CN2009100019740A CN200910001974A CN101499453B CN 101499453 B CN101499453 B CN 101499453B CN 2009100019740 A CN2009100019740 A CN 2009100019740A CN 200910001974 A CN200910001974 A CN 200910001974A CN 101499453 B CN101499453 B CN 101499453B
Authority
CN
China
Prior art keywords
terminal
installation region
peristome
electronic unit
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100019740A
Other languages
English (en)
Other versions
CN101499453A (zh
Inventor
石丸康人
江部宏史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101499453A publication Critical patent/CN101499453A/zh
Application granted granted Critical
Publication of CN101499453B publication Critical patent/CN101499453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种配线电路基板及其制造方法。在绝缘层的一个面的大致中央部设置有长方形的安装区域。以从安装区域的内侧向外侧延伸的方式形成有多个导体图案。在安装区域的周围，以覆盖多个导体图案的方式形成有盖绝缘层。以与安装区域重叠的方式在绝缘层上安装电子部件。在绝缘层的另一个面上设置有金属层。在金属层上沿着安装区域的一对长边和一对短边形成有矩形的开口部。开口部夹着绝缘层分别与多个导体图案的端子部的一部分相对。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
以往，作为将LSI(Large scale integration：大规模集成电路)等电子部件安装在膜状基板上的技术，存在COF(chip on film：将芯片直接安装在薄膜上)安装技术。一般而言，COF用的基板(以下称为COF基板)具有由聚酰亚胺构成的绝缘层和由铜构成的导体图案的2层结构。在导体图案上形成有端子部。电子部件的端子部(凸部：bump)被结合在导体图案的端子部上。
但是，伴随COF基板的密间距化和电子部件的高性能化，驱动时的发热量变多。由此，存在发生电子部件的误动作等缺陷。因此，需要充分地进行散热。对此，提出有以下方案，在COF基板的背面(未结合电子部件的一侧的面)上，设置用于散热的金属层。
例如，在日本特开2007-27682号公报所公开的带状配线基板中，在芯片安装区域的下部，在基膜的下部面上形成有金属层。
图9是具备金属层的以往的COF基板的示意的截面图。在图9的COF基板200中，在绝缘层31的一个面上设置有多个导体图案32，在另一个面上设置有金属层33。电子产品35的凸部35a被结合在多个导体图案32的端子部上。通过这种结构，电子部件35的热通过金属层33被发散。
但是，在安装电子部件35时，需要确认电子部件35相对于多个导体图案32是否没有位置偏移。在COF基板200上未设置金属层33的情况下，能够从绝缘层31的另一个面一侧通过绝缘层31确认电子部件35是否有错位。但是，在设置有金属层33的情况下，难以确认电子部件35的错位。
发明内容
本发明的目的在于，提供一种能够提高散热性，并能够容易地确认电子部件的错位的配线电路基板及其制造方法。
(1)本发明的一个方面的配线电路基板为具有用于安装电子部件的安装区域的配线电路基板，该配线电路基板包括：绝缘层；形成在绝缘层的一个面上且具有将要与电子部件电连接的端子部的导体图案；和形成在绝缘层的另一个面上且具有开口部的金属层。开口部形成于夹着绝缘层与导体图案的端子部相对的金属层的区域。
在该配线电路基板中，电子部件与形成在绝缘层的一个面上的导体图案的端子部连接。电子部件的热通过形成在绝缘层的另一个面上的金属层被发散。由此，能够防止电子部件发生误动作。
在连接电子部件和导体图案时，能够从形成在金属层上的开口部通过绝缘层目视确认导体图案的位置和电子部件的位置。由此，能够容易地确认电子部件相对于导体图案是否存在错位。其结果是，能够提高导体图案和电子部件的连接性，并能够高效迅速地进行电子部件的安装作业。
(2)也可以为以下方式：安装区域具有矩形形状，导体图案包括与安装区域的一边垂直地交叉并从安装区域的内侧向外侧延伸的多个第一导体图案、和与安装区域的另一边垂直地交叉并从安装区域的内侧向外侧延伸的多个第二导体图案，其中，该另一边与安装区域的一边垂直，端子部包括设置于安装区域的内侧的多个第一导体图案的一端上的多个第一端子部、和设置于安装区域的内侧的多个第二导体图案的一端上的多个第二端子部，开口部包括在与多个第一端子部中的至少一个相对的金属层的区域形成的第一开口部、和在与多个第二端子部中的至少一个相对的金属层的区域形成的第二开口部。
在此情况下，通过金属层的第一开口部确认第一导体图案的第一端子部和电子部件的位置关系，由此，能够确认与安装区域的一边平行的方向上的电子部件有无错位。
此外，通过金属层的第二开口部确认第二导体图案的第二端子部和电子部件的位置关系，由此，能够确认与安装区域的另一边平行的方向上的电子部件有无错位。进一步，根据第一或第二端子部与电子 部件的位置关系，能够确认电子部件是否存在倾斜。
由此，能够不令结构复杂化地正确地确认电子部件的错位。
(3)本发明的另一方面的配线电路基板的制造方法为具有用于安装电子部件的安装区域的配线电路基板的制造方法，该配线电路基板的制造方法包括：在绝缘层的一个面上形成具有将要与电子部件电连接的端子部的导体图案的工序；和在绝缘层的另一个面上形成具有开口部的金属层的工序，开口部形成于夹着绝缘层与导体图案的端子部相对的金属层的区域。
在该配线电路基板的制造方法中，在绝缘层的一个面上形成导体图案，在绝缘层的另一个面上形成金属层。在此情况下，与导体图案连接的电子部件的热通过金属层被发散。由此，能够防止电子部件发生误动作。
此外，在连接电子部件和导体图案时，能够从形成在金属层上的开口部通过绝缘层目视确认导体图案的位置和电子部件的位置。由此，能够容易地确认电子部件相对于导体图案是否存在错位。其结果是，能够提高导体图案和电子部件的连接性，并能够高效迅速地进行电子部件的安装作业。
根据本发明，电子部件的热通过形成在绝缘层的另一个面上的金属层被发散。由此，能够防止电子部件发生误动作。此外，能够从形成于金属层上的开口部通过绝缘层目视确认导体图案的位置和电子部件的位置。由此，能够容易地确认电子部件相对于导体图案是否存在错位。
附图说明
图1是本实施方式的COF基板的截面图。
图2是本实施方式的COF基板的平面图。
图3是表示通过开口部看到的导体图案的端子部和电子部件的凸部的图。
图4是通过开口部看到的导体图案的端子部和电子部件的凸部的部分放大图。
图5是通过开口部看到的导体图案的端子部和电子部件的凸部的 部分放大图。
图6是用于对本实施方式的COF基板的制造方法进行说明的工序截面图。
图7是用于对本实施方式的COF基板的制造方法进行说明的工序截面图。
图8是用于说明电子部件的安装作业的示意图。
图9是设置有金属层的以往的COF基板的示意的截面图。
具体实施方式
以下，参照附图，对本发明的一个实施方式的配线电路基板及其制造方法进行说明。而且，在本实施方式中，作为配线电路基板的一例，对COF(chip on film)用的基板(以下称为COF基板)进行说明。
(1)结构
图1为本实施方式的COF基板的截面图，图2为本实施方式的COF基板的平面图。其中，图2(a)表示图1中的COF基板的上表面，图2(b)表示图1中的COF基板的下表面。此外，图2(a)和图2(b)的A-A线截面相当于图1的截面。
如图1和图2所示，COF基板100具有例如由聚酰亚胺构成的绝缘层1。在绝缘层1的一个面的大致中央部，设置有长方形状的安装区域S。多个导体图案2形成为从安装区域S的内侧向外侧延伸。
在各导体图案2的前端设置有端子部21。多个端子部21在安装区域S的内侧沿着安装区域S的一对长边和一对短边配置。多个导体图案2与安装区域S的一对长边和一对短边垂直地交叉并延伸。而且，多个导体图案2包括用于传送电信号或电力的配线图案、和不传输电信号或电力的虚载(dummy：ダミ一)图案。在安装区域S的周围，以覆盖多个导体图案2的方式形成盖绝缘层4。
以与安装区域S重叠的方式，在绝缘层1上安装电子部件5(例如LSI(Large scale integration：大规模集成电路)。具体而言，电子部件5的多个凸部5a(图1)结合在多个导体图案2的端子部21上。安装区域S的形状设定为与平面视野上(平面观察时)的电子部件5的形状相同。即，在本示例中使用长方形的电子部件5。多个凸部5a以与 多个端子部21对应的方式沿着电子部件5的一对长边或一对短边设置。
如图2(b)所示，在绝缘层1的另一个面上设置有例如由铜构成的金属层3。在此情况下，电子部件5产生的热经由绝缘层1被传导至金属层3并被发散。因此，由于热不会滞留在电子部件5及其周围，所以能够防止电子部件5发生误动作。
在金属层3上，沿着安装区域S的一对长边和一对短边形成有矩形的开口部3a～3f。在本示例中，沿着安装区域S的一个长边形成有开口部3a、3b，沿着另一个长边形成有开口部3c、3d。此外，沿着安装区域的一个短边形成有开口部3e，沿着另一个短边形成有开口部3f。开口部3a～3f夹着绝缘层1分别与多个导体图案2的端子部21的一部分相对。
(2)开口部
在本实施方式的COF基板100中，能够通过形成在金属层3上的开口部3a～3f确认电子部件5有无错位。使用3和图4进行详细说明。
图3(a)是表示通过图2(b)的开口部3a看到的导体图案2的端子部21和电子部件5的凸部5a的图，图3(b)是表示通过图2(b)的开口部3e看到的导体图案2的端子部21和电子部件5的凸部5a的图。
如图3(a)和图3(b)所示，通过开口部3a、3e，能够目视确认导体图案2的端子部21的位置和电子部件5的凸部5a的位置。由此，能够容易且迅速地确认电子部件5的各凸部5a是否与对应的导体图案2的端子部21被正确地连接。
接着，参照图4和图5，对电子部件5的错位的确认方法进行具体的说明。在图4(a)和图5(a)中，部分地放大表示通过开口部3a看到的导体图案2的端子部21和电子部件5的凸部5a，在图4(b)和图5(b)中，部分地放大表示通过开口部3e看到的导体图案2的端子部21和电子部件5的凸部5a。
如图4(a)所示，在通过开口部3a观察的情况下，根据凸部5a的中心线L1与端子部21的中心线L2是否一致，能够确认电子部件5的横方向(图中的R1方向)的错位。在通过开口部3a观察的情况下，如果凸部5a的中心线L1与端子部21的中心线L2一致，则电子部件5在横方向不存在错位。
此外，如图4(b)所示，在通过开口部3e观看的情况下，根据凸部5a的中心线L1与端子部21的中心线L2是否一致，能够确认电子部件5的纵方向(图中的R2方向)的错位。在通过开口部3e观看的情况下，如果凸部5a的中心线L1与端子部21的中心线L2一致，则电子部件5在纵方向不存在错位。
此外，如图5(a)和图5(b)所示，根据凸部5a的一边与端子部21的一边是否平行，能够确认电子部件5的旋转方向的错位。如果凸部5a的一边与端子部21的一边平行(如果图5(a)和图5(b)的角度θ为0)，则电子部件5在旋转方向上不存在错位。
如果电子部件5在横方向、纵方向和旋转方向上均不存在偏差，则电子部件5已被正确地安装在COF基板100上。另一方面，如果电子部件5在纵方向、横方向和旋转方向的任一方向上存在错位，则电子部件5存在错位。
此外，在图2(b)的示例中，沿着安装区域S的一对长边设置有开口部3a～3d，沿着一对短边形成有开口部3e、3f，但是如果能够确认电子部件5的纵方向、横方向和旋转方向的错位，也可以沿着安装区域S的一对长边中的任意一边设置一个开口部，沿着安装区域S的一对短边中的任意一边设置一个开口部。例如，也可以只设置开口部3a～3d中的任意一个，只设置开口部3e、3f中的任意一个。
但是，为了能够正确地确认电子部件5的纵方向、横方向和旋转方向的错位，优选至少沿着安装区域S的一个长边和另一个长边，相对于安装区域S的中心部对称地设置两个开口部，沿着安装区域S的一对短边中的任意一边设置一个开口部。例如，设置开口部3a～3d中的开口部3a、3d或开口部3b、3c，设置开口部3e、3f中的任意一个。
开口部3a～3f的形状不限于矩形，还可以为三角形或者圆形等其它形状。此外，也可以任意地设定开口部3a～3f的大小，例如还可以沿着安装区域S的长边或短边设置缝隙状的开口部。
此外，还可以按照导体图案2的配置等，适当改变金属层3的开口部的形状和配置等。
(3)制造方法
接着，对本实施方式的COF基板100的制造方法的一例进行说明。图6和图7是用于对本实施方式的COF基板100的制造方法进行说明的工序截面图。其中，图6和图7所示的截面相当于图2的B-B线截面。
如图6(a)所示，准备由聚酰亚胺和铜构成的双层基材。该双层基材相当于COF基板100的绝缘层1和金属层3。
首先，在绝缘层1的上表面上通过溅射形成金属薄膜(未图示)。然后，如图6(b)所示，在金属薄膜上形成具有多个导体图案2(图1)的反转图案(reverse pattern)的干膜抗蚀剂(dry film resist)12。多个反转图案通过对干膜抗蚀剂12进行曝光和显像而形成。
接着，如图6(c)所示，在绝缘层1的露出部分(金属薄膜的露出部分)上通过电解电镀形成多个导体图案2。然后，如图6(d)所示，利用剥离液除去干膜抗蚀剂12，并通过蚀刻除去干膜抗蚀剂12下的金属薄膜的区域。
接着，作为用于实现与电子部件5连接的表面处理，在导体图案2的表面进行锡的无电解电镀。之后，如图7(e)所示，以覆盖导体图案2的规定的区域的方式形成盖绝缘层4。
接着，如图7(f)所示，除了形成开口部3a～3f的区域，在金属层的下表面上形成干膜抗蚀剂13。然后，如图7(g)所示，对露出的金属层3的部分进行蚀刻，形成开口部3a～3f。而后，如图7(h)所示，通过剥离液除去干膜抗蚀剂13。这样，完成本实施方式的COF基板100。
而且，在此对通过半加成法(semi-additive)形成导体图案2的例子进行了说明，但也可以通过消减(subtractive)法形成导体图案2。
(4)实施例和比较例
(4-1)实施例
以下述条件制造成COF基板100。
作为绝缘层1的材料使用聚酰亚胺，作为导体图案2和金属层3的材料使用铜。此外，令绝缘层1的厚度为35μm，金属层3的厚度为15μm。此外，令导体图案2的端子部21的宽度为8μm，相邻的 端子部21间的间隔为12μm。此外，在金属层3上形成正方形的开口部3a～3f。令开口部3a～3f的一边的长度为100μm。此外，电子部件5的凸部5a的尺寸为13μm×75μm。
(4-2)比较例
除了在金属层3上不形成开口部3a～3f以外，与上述实施例相同地制造COF基板100。
(4-3)评价
以下述条件进行电子部件5的安装作业。
图8是用于说明电子部件5的安装作业的示意图。如图8所示，多个COF基板100以延伸为较长形状的方式被一体地形成，并沿着方向T1被搬运。在安装部M1，在载物台11上载置有一个COF基板100。在此状态下，工具12通过热压接将电子部件5安装在载物台11上的COF基板100上。而且，令安装时的工具12的温度为430℃，载物台11的温度为100℃，安装负载为30N。
在安装电子部件5之后，使用CCD照相机13从金属层3一侧(下表面一侧)观察COF基板100。
其结果是，在实施例中，通过金属层3的开口部3a～3f能够容易地确认电子部件5的错位。因此，能够高效迅速地进行电子部件5的安装作业。另一方面，在比较例中，难以确认电子部件5的错位。因此，大幅度降低了电子部件5的安装作业的效率。
(5)发明内容的各构成要素与实施方式的各要素的对应
以下，对于发明内容的各构成要素与实施方式的各要素的对应的示例进行说明，但本发明不限于下述示例。
在上述实施方式中，COF基板100为配线电路基板的示例，安装区域的长边为安装区域的一边的示例，安装区域的短边为安装区域的另一边的示例。此外，与安装区域的长边交叉的导体图案2为第一导体图案的示例，沿着安装区域的长边配置的端子部21为第一端子部的示例，与安装区域的短边交叉的导体图案2为第二导体图案的示例，沿着安装区域的短边配置的端子部21为第二端子部的示例。此外，开口部3a～3f为第一开口部的示例，开口部3e、3f为第二开口部的示例。
作为发明内容的各构成要素，还能够使用具有发明内容所述的结 构或者功能的其它各种要素。
(6)其它实施方式
绝缘层1的材料不限于聚酰亚胺，还可以使用聚对苯二甲酸乙二酯、聚醚腈、聚醚砜等其它绝缘材料。此外，导体图案2的材料不限于铜，还可以使用铜合金、金、铝等其它金属材料。
金属层3的材料不限于铜。但是，优选使用铜、金、银或铝等导热率高的金属。
本发明能够应用于柔性配线电路基板、硬性(rigid)配线电路基板等各种配线电路基板。此外，作为电子部件5，不限于LSI，还可以使用电容器等其它电子部件。

Claims (3)

1.一种配线电路基板，其为具有用于安装电子部件的安装区域的配线电路基板，该配线电路基板的特征在于，包括：
绝缘层；
多个导体图案，其形成在所述绝缘层的一个面上，且分别具有将要与所述电子部件电连接的端子部；和
形成在所述绝缘层的另一个面上的金属层，其中，
所述端子部沿着所述安装区域的外周部设置在所述安装区域内，
沿着所述安装区域的外周部在所述金属层形成有多个开口部，所述多个开口部中的各个开口部与所述端子部中的至少一个端子部重叠配置，
在所述金属层不形成与所述端子部的任一个均不重叠的开口部。
2.如权利要求1所述的配线电路基板，其特征在于：
所述安装区域具有矩形形状，
所述多个导体图案包括：
与所述安装区域的一边垂直地交叉并从所述安装区域的内侧向外侧延伸的多个第一导体图案、和
与所述安装区域的另一边垂直地交叉并从所述安装区域的内侧向外侧延伸的多个第二导体图案，其中，该另一边与所述安装区域的所述一边垂直，
所述端子部包括：
在所述安装区域的内侧的所述多个第一导体图案的一端设置的多个第一端子部、和
在所述安装区域的内侧的所述多个第二导体图案的一端设置的多个第二端子部，
所述多个开口部包括：以与所述多个第一端子部中的至少一个端子部重叠的方式配置的第一开口部、和以与所述多个第二端子部中的至少一个端子部重叠的方式配置的第二开口部。
3.一种配线电路基板的制造方法，该配线电路基板具有用于安装电子部件的安装区域，该配线电路基板的制造方法的特征在于，包括：
在绝缘层的一个面上形成分别具有将要与所述电子部件电连接的端子部的多个导体图案的工序；和
在所述绝缘层的另一个面上形成具有多个开口部的金属层的工序，其中，
所述端子部沿着所述安装区域的外周部设置在所述所述安装区域内，
所述多个开口部沿着所述安装区域的外周部在所述金属层被形成，所述多个开口部中的各个开口部与所述端子部中的至少一个端子部重叠配置，
在所述金属层不形成与所述端子部的任一个均不重叠的开口部。
CN2009100019740A 2008-01-31 2009-01-24 配线电路基板及其制造方法 Active CN101499453B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-021274 2008-01-31
JP2008021274A JP5238274B2 (ja) 2008-01-31 2008-01-31 配線回路基板およびその製造方法
JP2008021274 2008-01-31

Publications (2)

Publication Number Publication Date
CN101499453A CN101499453A (zh) 2009-08-05
CN101499453B true CN101499453B (zh) 2012-05-16

Family

ID=40637854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100019740A Active CN101499453B (zh) 2008-01-31 2009-01-24 配线电路基板及其制造方法

Country Status (7)

Country Link
US (1) US8102664B2 (zh)
EP (1) EP2086296B1 (zh)
JP (1) JP5238274B2 (zh)
KR (1) KR101477818B1 (zh)
CN (1) CN101499453B (zh)
AT (1) ATE536087T1 (zh)
TW (1) TWI453870B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5528250B2 (ja) 2010-07-30 2014-06-25 日東電工株式会社 配線回路基板の製造方法
JP5829139B2 (ja) * 2012-02-03 2015-12-09 日東電工株式会社 配線回路基板およびその製造方法ならびに接続端子
JP6452001B2 (ja) * 2016-06-08 2019-01-16 株式会社村田製作所 電子装置、及び電子装置の製造方法
JP6745712B2 (ja) 2016-11-30 2020-08-26 日東電工株式会社 配線回路基板およびその製造方法
JP7016147B2 (ja) * 2017-11-29 2022-02-04 深▲セン▼通鋭微電子技術有限公司 チップオンフィルム型半導体装置
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767177A (zh) * 2004-10-05 2006-05-03 夏普株式会社 半导体器件以及电子设备
CN1873959A (zh) * 2005-06-03 2006-12-06 三星电子株式会社 具有改善的散热的驱动ic封装
CN1901179A (zh) * 2005-07-18 2007-01-24 三星电子株式会社 带布线基板以及利用该基板的薄膜上芯片封装
CN1967831A (zh) * 2005-11-14 2007-05-23 日东电工株式会社 布线电路板和制造布线电路板并安装电子部件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
JP2808952B2 (ja) 1991-11-27 1998-10-08 日立電線株式会社 半導体素子搭載用基板
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
JP2000347207A (ja) * 1999-06-04 2000-12-15 Nec Corp 液晶表示装置及び液晶表示装置の製造方法
JP2001007460A (ja) 1999-06-17 2001-01-12 Iwaki Denshi Kk フレキシブル基板の認識マーク構造
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
JP4779826B2 (ja) * 2006-06-29 2011-09-28 パナソニック株式会社 フレキシブルプリント基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767177A (zh) * 2004-10-05 2006-05-03 夏普株式会社 半导体器件以及电子设备
CN1873959A (zh) * 2005-06-03 2006-12-06 三星电子株式会社 具有改善的散热的驱动ic封装
CN1901179A (zh) * 2005-07-18 2007-01-24 三星电子株式会社 带布线基板以及利用该基板的薄膜上芯片封装
CN1967831A (zh) * 2005-11-14 2007-05-23 日东电工株式会社 布线电路板和制造布线电路板并安装电子部件的方法

Also Published As

Publication number Publication date
TWI453870B (zh) 2014-09-21
EP2086296B1 (en) 2011-11-30
CN101499453A (zh) 2009-08-05
KR101477818B1 (ko) 2014-12-30
US20090195998A1 (en) 2009-08-06
US8102664B2 (en) 2012-01-24
EP2086296A3 (en) 2010-05-26
TW200947635A (en) 2009-11-16
JP5238274B2 (ja) 2013-07-17
ATE536087T1 (de) 2011-12-15
JP2009182229A (ja) 2009-08-13
EP2086296A2 (en) 2009-08-05
KR20090084706A (ko) 2009-08-05

Similar Documents

Publication Publication Date Title
CN101499453B (zh) 配线电路基板及其制造方法
TWI343766B (en) Printed circuit board
US20080055291A1 (en) Chip film package and display panel assembly having the same
US11723153B2 (en) Printed circuit board and method of fabricating the same
KR20070087519A (ko) 회로 기판, 이것을 포함하는 조립품 및 회로 기판의 형성방법
CN101499452B (zh) 配线电路基板及其制造方法
CN101499454B (zh) 配线电路基板及其制造方法
US11197377B2 (en) Flexible circuit board and method for producing same
JP5092354B2 (ja) 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法
JP2004311786A (ja) 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法
US20070257375A1 (en) Increased interconnect density electronic package and method of fabrication
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP2004327605A (ja) プリント基板の接続構造
JP2000353872A (ja) 回路基板およびその製造方法
US11373942B2 (en) Semiconductor devices
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
CN114930646A (zh) 印刷电路板连接器和包括印刷电路板连接器的模块装置
JP2004349613A (ja) ランドパターン構造および電気部品搭載用基板
JP2008060404A (ja) フレキシブル配線基板およびフレキシブル配線基板の作製方法
JPH10294233A (ja) 電子部品
JP2006332114A (ja) 接続用基板、半導体装置、及び接続基板の製造方法
JP2004228353A (ja) 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器
JP2002076534A (ja) プリント基板への発熱部品の取付構造
JP2006339452A (ja) フレキシブル配線板およびそれを用いた電子回路基板の製造方法
JP2004079871A (ja) 電子回路ユニット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant