JP3573989B2 - 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 - Google Patents
半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 Download PDFInfo
- Publication number
- JP3573989B2 JP3573989B2 JP00527099A JP527099A JP3573989B2 JP 3573989 B2 JP3573989 B2 JP 3573989B2 JP 00527099 A JP00527099 A JP 00527099A JP 527099 A JP527099 A JP 527099A JP 3573989 B2 JP3573989 B2 JP 3573989B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- circuit board
- leads
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子を実装するための回路パターンを設けた半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板に関する。
【0002】
【従来の技術】
従来、半導体素子を実装するための半導体装置用回路基板を製造する場合、例えば図4に示すように、ガラスエポキシ積層板からなるプリント基板100に複数の四角形状の素子搭載部110を等間隔に配置し、その周囲には複数のインナーリード120とメッキリード130を配置して複数の回路パターン140を形成している。インナーリード120の内側端部には半導体素子の端子をワイヤボンディング等によって接続する素子接続部121を設けている。なお、メッキリード130は、素子接続部121に電解メッキにより金メッキをするために設けたもので、各インナーリード120の外側端部に連結され、プリント基板100の端部付近まで伸び、各メッキリード130の外側に設けた枠状の共通リード150に連結している。各回路パターン140には取付け孔160や名称などを記載する文字スペース170がそれぞれ所定位置に設けられている。
回路パターン140の製作工程は、例えば、両面に銅箔を貼付したプリント基板100の所定の位置にスルーホールを空けてスルーホール内に銅メッキする。その上にインナーリード120とメッキリード130を形成するエッチングレジストパターンを塗布したあと、現像し、不要な部分をエッチングにより除去してインナーリード120とメッキリード130を形成する。
このようにして形成した回路パターン140の上の素子接続部121を除く範囲にソルダーレジストの皮膜を形成し、共通リード150に通電することによりソルダーレジスト皮膜を形成していない素子接続部121に金、ニッケル等の耐蝕性の強い金属を電解メッキする。
その後、共通リード150とインナーリード120との間にスリットを入れて各メッキリード130を切断し、更に各回路パターン140の間を切断して複数の半導体装置用回路基板200を得ている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、未だ解決すべき次のような問題があった。
(1)半導体装置用回路基板200には、所定の位置に取付け孔160や文字スペース170を設けているが、半導体装置用回路基板200の種類によっては取付け孔160や文字スペース170の位置が変わることがあるので、メッキリード130の形状を半導体装置用回路基板200の種類毎に変える必要が出てくる。そのため、一つのプリント基板100上に全ての半導体装置用回路基板200を同一の回路パターン140によって作製することが難しい。
(2)素子接続部121の金メッキが完了したあと、メッキリード130を途中で切断する必要があるが、メッキリード130がインナーリード120の外側にプリント基板100の端部に至るまで伸びているため、インナーリード120の周囲の広い範囲にわたってにスリットを入れることになる。そのため、スリットを入れることによって生じる金属微粒子やガラスエポキシ積層板の樹脂の破片等の異物が多く発生し、半導体装置用回路基板200の故障の原因となるおそれがあった。
本発明はこのような事情に鑑みてなされたもので、同一回路パターンを使用でき、スリットの長さを短くすることができる、品質の安定した半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板を提供することを目的とする。
【0004】
【課題を解決するための手段】
前記目的に沿う本発明に係る半導体装置用回路基板の製造方法は、内側端に素子接続部を有するインナーリードをプリント基板上の素子搭載部の周囲に2群又は4群に区分けして配列し、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードと、前記各群に区分けされたインナーリードの外側部を連結する連結リードと、該それぞれの連結リードと前記枠形共通リードを連結する引出しリードとを設けて前記プリント基板上に複数の半導体装置用回路パターンを形成し、前記素子接続部を除く前記プリント基板上にソルダーレジストを塗布した後、前記枠形共通リードに通電して前記素子接続部に耐蝕性金属を電解メッキし、その後、前記各連結リードの周囲にスリットを入れて前記インナーリードと前記連結リードとの電気的接続を切る。
このような方法により、連結リードの周囲にスリットを入れるだけで、連結リードとインナーリードとの間及び枠形共通リードと連結リードとの間を切断することができ、スリットの長さが短くなり、金属の塵や樹脂の破片の発生を少なくすることが可能である。
【0005】
前記目的に沿う本発明に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板は、素子搭載部の周囲に配列され、内側端に素子接続部を有し、2群又は4群に区分け配置されたインナーリードと、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードとを有する半導体装置用回路パターンを備えた半導体装置用回路基板であって、前記各群に区分けされたインナーリードの外側部を連結する連結リードをそれぞれ設け、該それぞれの連結リードと前記枠形共通リードとを連結する引出しリードを設けている。
このような構成により、インナーリードはそれぞれのインナーリード群の外側端に配置された連結リードに一括して接続され、また各連結リードから枠形共通リードまでそれぞれ1本の引出しリードを設けるだけなので、インナーリードの長さを短くすることができると共に、連結リードと枠形共通リードの間には余裕部分が生じ、取付け孔や文字スペース等の位置は比較的自由に決めることができ、回路パターンの形状も簡単になる。また、取付け孔や文字スペース等の位置に関係なく全ての半導体装置用回路基板を同一回路パターンによって作製することが可能となる。
ここで、インナーリードは、前記連結リードの一方の側面に連結される第1のインナーリードと、前記連結リードの端部に接続される第2のインナーリードと、前記連結リードの端部付近を過ぎてから折り返して前記第1のインナーリードの反対側から前記連結リードの他方の側面に連結された第3のインナーリードの内の少なくとも一つを有するものでもよい。
この場合、連結リードは第1のインナーリードを接続することができる長さがあればよいので、第2、第3のインナーリードを接続するために必要な長さだけ連結リードの長さを更に短くすることが可能である。
また、連結リードは直線状に形成してもよい。
この場合、連結リードに連結するインナーリードを連結リードに直角になるように形成すればよいので、回路パターンの設計が容易となる。
【0006】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図1は、本発明の第1の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを示す平面図、図2は同半導体装置用回路パターンの一部を拡大して示した平面図、図3は本発明の第2の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンの一部を拡大して示した平面図である。
【0007】
図1、図2に示すように、本発明の第1の実施の形態に係る半導体装置用回路基板の製造方法を用いて製造する半導体装置用回路基板10は、ガラスエポキシ積層板の表面に導体を設けたプリント基板11に複数の半導体装置用回路パターン20を等間隔に設け、それぞれの半導体装置用回路パターン20毎に分割して複数の半導体装置用回路基板10を形成する。各半導体装置用回路パターン20の形状は、中央部に四角形状の素子搭載部12を設け、その周囲4辺の外側にはそれぞれ複数のインナーリード30を配列し、1辺毎にインナーリード30の集合体としてインナーリード群40を形成し、クワッド形(4群形)の半導体装置用回路パターン20を形成している。各インナーリード30の内側端部には半導体素子の端子をワイヤーボンディングによって接続する素子接続部31を設けている。各インナーリード群40の外側には、直線状の連結リード50を設けて、インナーリード群40毎に複数のインナーリード30を並列に配置し、各インナーリード30の外側部を連結リード50に接続している。また、プリント基板11の外周に沿って設けた外周部61と、隣り合う半導体装置用回路パターン20の間に設けた隣接部62とによって枠状に形成した枠形共通リード60を設け、各連結リード50と枠形共通リード60をそれぞれ1本の引出しリード51によって接続している。
したがって、枠形共通リード60から引出しリード51、連結リード50及びインナーリード30を介して素子接続部31に電流を流し、素子接続部31に金、ニッケル等の耐蝕性の強い金属の電解メッキを施すことを可能にしている。また、半導体装置用回路パターン20には取付け孔13と名称などを記載する文字スペース14を設ける必要があるが、それぞれ連結リード50と枠形共通リード60の間の引出しリード51に支障のない余裕部15が形成されるので、取付け孔13と名称などを記載する文字スペース14はその余裕部15の中に設けている。
なお、半導体装置用回路パターン20の製作工程は、従来例の説明で概略述べた工程と略同じであるので、ここでは説明を省略する。
【0008】
このようにして形成した半導体装置用回路パターン20上の素子接続部31を除く範囲にソルダーレジストを塗布して皮膜を形成し、枠形共通リード60に通電することにより、露出した素子接続部31の表面に金、ニッケル等の耐蝕性の強い金属を電解メッキして金属皮膜を形成する。
その後、図2に二点鎖線で示すように、連結リード50の周囲を囲むスリット52を入れて連結リード50に連結された各インナーリード30を切断して、連結リード50と各インナーリード30との電気的接続を切る。更に、必要に応じて各隣り合う半導体装置用回路パターン20の間の枠形共通リード60の隣接部62に沿ってプリント基板11を切断して複数の半導体装置用回路基板10を得る。
【0009】
このように、本実施の形態に係る半導体装置用回路基板10を形成するための半導体装置用回路パターン20は、隣り合う複数のインナーリード30で構成されるインナーリード群40の外側端が連結リード50によって一括して接続されているので、各インナーリード30の外側端部をプリント基板11の外周付近まで伸ばす必要がなく、連結リード50からプリント基板11の外周端部に設けた枠形共通リード60までの間に、取付け孔13や文字スペース14を設けることができる十分な余裕部15を形成することができる。また、各連結リード50から枠形共通リード60までそれぞれ1本の引出しリード51を設けるだけなので、引出しリード51は取付け孔13や文字スペース14の位置に支障のない位置に設けることができる。
したがって、取付け孔13や文字スペース14に関係なく、プリント基板11上の全ての半導体装置用回路基板10を同一半導体装置用回路パターン20によって量産することが可能となる。
また、インナーリード30は連結リード50の近くに集まっているので、連結リード50の周囲にスリット52を入れるだけで、全ての連結リード50を切断することができる。したがって、従来のようにインナーリードの周囲の広い範囲にスリットを入れる必要がなく、スリットの長さが短くなり、金属の塵や樹脂の破片の発生を少なくすることが可能である。
【0010】
図3に示すように、本発明の第2の実施の形態に係る半導体装置用回路基板の製造方法を用いて製造する半導体装置用回路基板70は、前記第1の実施の形態の半導体装置用回路基板10とは、インナーリード30と連結リード50を除いて略同様の構成を備えている。なお、同一の構成については同一名称同一符号を付し、詳細な説明は省略する。
即ち、半導体装置用回路基板70を形成するための半導体装置用回路パターン71は、素子搭載部12の周囲4辺の外側にはそれぞれ複数のインナーリード80を配列して、1辺毎にインナーリード80の集合体としてインナーリード群80Aを形成している。なお、インナーリード80の内側端部には素子接続部81を設けている。各インナーリード群80Aの外側には、一つのインナーリード群80Aの長さ(複数のインナーリード30が配列された方向の長さ)より短い連結リード90を配置している。また、インナーリード群80Aの中には、インナーリード群80Aの中央部に設けられて連結リード90の一方の側面91に連結される第1のインナーリード82と、インナーリード群80Aの両端部に設けられて連結リード90の端部92に接続する第2のインナーリード83と、連結リード90の端部92付近を過ぎてから折り返して第1のインナーリード82の反対側から連結リード90の他方の側面93に連結された第3のインナーリード84とを有している。そして、連結リード90の周囲を囲む二点鎖線で示したスリット94を入れて連結リード90に連結された各インナーリード80(第1、第2、第3のインナーリード82、83、84)を切断して、連結リード90と各インナーリード80との電気的接続を切り、更に、必要に応じて各隣り合う半導体装置用回路パターン71の間の枠形共通リード60に沿ってプリント基板11を切断して複数の半導体装置用回路基板70を得る。
このような構成により、連結リード90は第1のインナーリード82を接続することができる長さがあればよいので、第2、第3のインナーリード83、84を接続するために必要な長さだけ、前記第1の実施の形態の半導体装置用回路基板10より連結リード90の長さを更に短くすることが可能である。
なお、前記第1、第2の実施の形態に係る半導体装置用回路パターンでは、素子搭載部の4辺にそれぞれインナーリード群を設けたクワッド形について説明したが、素子搭載部の対向する2辺にそれぞれインナーリード群を設けたデュワル形(2群形)についても適用することが可能である。
【0011】
【発明の効果】
請求項1記載の半導体装置用回路基板の製造方法においては、内側端に素子接続部を有するインナーリードを素子搭載部の周囲に2群又は4群に区分けして配列し、各群のインナーリードの外側に設けた枠形共通リードと、インナーリードの外側部を連結する連結リードと、それぞれの連結リードと枠形共通リードを連結する引出しリードとを設け、連結リードの周囲にスリットを入れてインナーリードと連結リードとの電気的接続を切るので、連結リードの周囲にスリットを入れるだけで、連結リードとインナーリードとの間及び枠形共通リードと連結リードとの間を切断することができる。したがって、スリットの切断長さが短くなり、金属の塵や樹脂の破片の発生を少なくし、半導体装置用回路基板の品質を安定させることが可能である。
【0012】
請求項2〜4記載の半導体装置用回路パターンを備えた半導体装置用回路基板においては、素子搭載部の周囲に配列され、内側端に素子接続部を有し、2群又は4群に区分け配置されたインナーリードと、各群のインナーリードの外側にあって各インナーリードに連結される枠形共通リードとを備え、更に各群のインナーリードの外側部を連結する連結リードと、それぞれの連結リードと枠形共通リードとを連結する引出しリードを設けているので、各インナーリードはそれぞれのインナーリード群の外側端に配置された連結リードに一括して接続され、半導体装置用回路パターンが簡単となる。また、連結リードと枠形共通リードの間に生じた余裕部分に取付け孔や文字スペース等を比較的自由に配置できるので、取付け孔や文字スペース等の位置に関係なく全ての半導体装置用回路基板を同一半導体装置用回路パターンによって作製することが可能となり、量産効果によりコスト低減が可能となる。
特に請求項3記載の半導体装置用回路パターンを備えた半導体装置用回路基板においては、インナーリードは、連結リードの一方の側面に連結される第1のインナーリードと、連結リードの端部に接続する第2のインナーリードと、連結リードの端部付近を過ぎてから折り返して第1のインナーリードの反対側から連結リードの他方の側面に連結された第3のインナーリードの内の少なくとも一つを有しているので、連結リードは第1のインナーリードを接続することができる長さがあればよい。したがって、第2、第3のインナーリードを接続するために必要な長さだけ連結リードの長さを更に短くすることが可能で、そのためスリットの長さが短くなり、金属の塵や樹脂の破片の発生を抑制し、品質の安定した半導体装置用回路パターンを提供できる。
請求項4記載の半導体装置用回路パターンを備えた半導体装置用回路基板においては、連結リードは直線状に形成しているので、連結リードに連結するインナーリードを連結リードに直角になるように形成することができ、半導体装置用回路パターンの設計が容易となると共に加工工数の低減が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを示す平面図である。
【図2】同半導体装置用回路パターンの一部を拡大して示した平面図である。
【図3】本発明の第2の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンの一部を拡大して示した平面図である。
【図4】従来例の回路パターンを示す平面図である。
【符号の説明】
10:半導体装置用回路基板、11:プリント基板、12:素子搭載部、13:取付け孔、14:文字スペース、15:余裕部、20:半導体装置用回路パターン、30:インナーリード、31:素子接続部、40:インナーリード群、50:連結リード、51:引出しリード、52:スリット、60:枠形共通リード、61:外周部、62:隣接部、70:半導体装置用回路基板、71:半導体装置用回路パターン、80:インナーリード、80A:インナーリード群、81:素子接続部、82:第1のインナーリード、83:第2のインナーリード、84:第3のインナーリード、90:連結リード、91:側面、92:端部、93:側面、94:スリット
Claims (4)
- 内側端に素子接続部を有するインナーリードをプリント基板上の素子搭載部の周囲に2群又は4群に区分けして配列し、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードと、前記各群に区分けされたインナーリードの外側部を連結する連結リードと、該それぞれの連結リードと前記枠形共通リードを連結する引出しリードとを設けて前記プリント基板上に複数の半導体装置用回路パターンを形成し、前記素子接続部を除く前記プリント基板上にソルダーレジストを塗布した後、前記枠形共通リードに通電して前記素子接続部に耐蝕性金属を電解メッキし、その後、前記各連結リードの周囲にスリットを入れて前記インナーリードと前記連結リードとの電気的接続を切ることを特徴とする半導体装置用回路基板の製造方法。
- 素子搭載部の周囲に配列され、内側端に素子接続部を有し、2群又は4群に区分け配置されたインナーリードと、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードとを有する半導体装置用回路パターンを備えた半導体装置用回路基板であって、
前記各群に区分けされたインナーリードの外側部を連結する連結リードをそれぞれ設け、該それぞれの連結リードと前記枠形共通リードとを連結する引出しリードを設けたことを特徴とする半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板。 - 請求項2記載の半導体装置用回路基板において、前記インナーリードは、前記連結リードの一方の側面に連結される第1のインナーリードと、前記連結リードの端部に接続される第2のインナーリードと、前記連結リードの端部付近を過ぎてから折り返して前記第1のインナーリードの反対側から前記連結リードの他方の側面に連結された第3のインナーリードの内の少なくとも一つを有することを特徴とする半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板。
- 請求項2又は3記載の半導体装置用回路基板において、前記連結リードは直線状に形成されたことを特徴とする半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00527099A JP3573989B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00527099A JP3573989B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000208656A JP2000208656A (ja) | 2000-07-28 |
JP3573989B2 true JP3573989B2 (ja) | 2004-10-06 |
Family
ID=11606551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00527099A Expired - Fee Related JP3573989B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3573989B2 (ja) |
-
1999
- 1999-01-12 JP JP00527099A patent/JP3573989B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000208656A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
JP2008187074A (ja) | 配線回路基板およびその製造方法 | |
JP3573989B2 (ja) | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 | |
JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
JP2000091722A (ja) | プリント配線板及びその製造方法 | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JPS6222497A (ja) | メタルコア配線基板 | |
JP3928152B2 (ja) | プリント配線板 | |
JP2002232104A (ja) | 配線モジュール | |
JP4964526B2 (ja) | 混成集積回路基板の製造方法 | |
KR100192845B1 (ko) | 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지 | |
JPH02260592A (ja) | 回路基板 | |
JPH0224395B2 (ja) | ||
JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
JPH03123096A (ja) | ハイブリッドicの製造方法およびその構造 | |
KR101008422B1 (ko) | 인쇄회로기판 제조방법 | |
JP2777664B2 (ja) | 電子部品搭載用基板 | |
JPH0242701A (ja) | ネットワーク抵抗器 | |
KR0181753B1 (ko) | 수지를 이용한 하이브리드 집적 회로 모듈 제조방법 | |
JPS62208691A (ja) | 両面実装型混成集積回路 | |
JPS6010799A (ja) | 電子回路装置 | |
JP2005072032A (ja) | 薄膜磁心インダクタ及びその製造方法 | |
JP2000124576A (ja) | 回路基板 | |
JP2002305370A (ja) | 回路基板、電子部品実装体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |