CN103957662A - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN103957662A
CN103957662A CN201410203201.1A CN201410203201A CN103957662A CN 103957662 A CN103957662 A CN 103957662A CN 201410203201 A CN201410203201 A CN 201410203201A CN 103957662 A CN103957662 A CN 103957662A
Authority
CN
China
Prior art keywords
plating
wire
lead
processed
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410203201.1A
Other languages
English (en)
Other versions
CN103957662B (zh
Inventor
大泽彻也
本上满
山内大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43623166&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103957662(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103957662A publication Critical patent/CN103957662A/zh
Application granted granted Critical
Publication of CN103957662B publication Critical patent/CN103957662B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)

Abstract

本发明提供一种布线电路基板及其制造方法，在基底绝缘层上形成多个布线图案和多个镀处理用引线。各布线图案与各镀处理用引线相互形成为一体。在各布线图案的端部设置有电极焊盘，以从各电极焊盘起向布线图案的相反侧延伸的方式设置镀处理用引线。将各镀处理用引线的宽度设定为大于各布线图案的宽度。

Description

布线电路基板及其制造方法
本申请是申请日为2010年8月27日、国家申请号为201010266986.9、发明名称为“布线电路基板及其制造方法”的申请的分案申请。
技术领域
本发明涉及一种布线电路基板及其制造方法。
背景技术
在制造布线电路基板时，通过减去法(サブトラクティブ法)等在基板上形成导体图案作为布线图案。另外，通过对导体图案的一部分实施电解镀处理来形成连接端子。为了进行电解镀处理，需要对导体图案供电。因此，在形成导体图案时，要形成从要形成连接端子的部分延伸到基板上的一端部的供电用布线部(下面，称为镀处理用引线)。从该镀处理用引线对导体图案供电。
例如，根据日本特开2006-287034号公报，在制造使用于半导体装置的被称为BGA(Ball Grid Array：球珊阵列)的布线电路基板的情况下，在通过减去法形成的导体图案的焊盘(ボンディングパッド)上实施电解镀镍和电解镀金来形成连接端子。
从基板上的焊盘延伸到基板上的一端部的镀处理用引线与外部的镀处理用电极电连接，由此进行供电。并且，在焊盘上进行电解镀镍之后，进行电解镀金。
然而，在上述方法中，在电解镀处理结束之后，镀处理用引线作为不需要的部分仍然残留于布线电路基板上。在布线电路基板的连接端子与其它电子电路连接的状态下通过导体图案传输电信号的情况下，上述镀处理用引线成为从传输线路分支出的短截线(スタブ)。在这种短截线中以特定频率产生谐振。由此，电信号的特定频率成分衰减。其结果是有时会产生电信号的波形变弱等问题。
在电解镀处理结束之后不需要镀处理用引线。因此，还考虑在电解镀处理之后去除镀处理用引线。然而，由于需要去除镀处理用引线的工序，因此制造成本增加。
发明内容
本发明的目的在于提供一种减少镀处理用引线给电信号的波形带来的影响的布线电路基板及其制造方法。
(1)与本发明的一局面有关的布线电路基板具备：绝缘层；布线图案，其形成在绝缘层上；端子部，其被设置于布线图案的一部分上；以及镀处理用引线，其以从布线图案延伸的方式形成在绝缘层上，其中，镀处理用引线具有：第一线状部，其被设置成从布线图案延伸，具有第一宽度；以及第二线状部，其被设置成从第一线状部延伸，具有与第一宽度不同的第二宽度。
在该布线电路基板中，在绝缘层上形成布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线。在这种情况下，作为镀处理用引线形成从布线图案延伸并且具有第一宽度的第一线状部以及从第一线状部延伸并且具有与第一宽度不同的第二宽度的第二线状部。
在通过布线图案来传输电信号的情况下，在镀处理用引线中第一线状部的第一宽度与第二线状部的第二宽度不同，由此镀处理用引线中的谐振频率变高或者变低。
因此，能够将镀处理用引线中的谐振频率设为高于或者低于通过布线图案传输的电信号的频率。由此，能够减少镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
另外，即使在由于布线电路基板的布局上的限制而镀处理用引线的长度受到限制的情况下，通过将镀处理用引线的第一宽度与第二宽度设定为不同的值，也能够不调整镀处理用引线的长度就将镀处理用引线中的谐振频率设为高于或者低于电信号的频率。
(2)第一宽度也可以小于第二宽度。在这种情况下，镀处理用引线中的谐振频率变低。由此，能够将镀处理用引线中的谐振频率设为低于通过布线图案传输的电信号的频率。因而，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
(3)第一宽度也可以大于第二宽度。在这种情况下，镀处理用引线中的谐振频率变高。由此，能够将镀处理用引线中的谐振频率设为高于通过布线图案传输的电信号的频率。因而，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
(4)与本发明的其它局面有关的布线电路基板具备：绝缘层；布线图案，其形成在绝缘层上；端子部，其被设置于布线图案的一部分上；以及镀处理用引线，其以从布线图案延伸的方式形成在绝缘层上，其中，镀处理用引线分支成多个线状部。
在该布线电路基板中，在绝缘层上形成布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线。在这种情况下，镀处理用引线形成为分支成多个线状部。
在通过布线图案传输电信号的情况下，通过将镀处理用引线分支成多个线状部来使镀处理用引线中的谐振频率变低。
因此，能够将镀处理用引线中的谐振频率设为低于通过布线图案传输的电信号的频率。由此，能够减少镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
另外，即使在由于布线电路基板的布局上的限制而镀处理用引线的长度受到限制的情况下，通过使镀处理用引线分支，也能够不调整镀处理用引线的长度就将镀处理用引线中的谐振频率设为低于电信号的频率。
(5)镀处理用引线也可以具备：第三线状部，其从布线图案延伸；以及多个第四线状部，其从第三线状部分支并延伸。
在这种情况下，能够抑制镀处理用引线的配置空间增大并且减小镀处理用引线中的谐振频率。
(6)与本发明的另外一局面有关的布线电路基板具备：绝缘层；布线图案，其形成在绝缘层上；端子部，其被设置于布线图案的一部分上；以及镀处理用引线，其以从布线图案延伸的方式形成在绝缘层上，其中，镀处理用引线的宽度大于布线图案的宽度。
在该布线电路基板中，在绝缘层上形成布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线。在这种情况下，将镀处理用引线的宽度设定为大于布线图案的宽度。
在通过布线图案传输电信号的情况下，由于镀处理用引线的宽度大于布线图案的宽度，因此镀处理用引线中的谐振频率变低。
因此，通过设定镀处理用引线的宽度使镀处理用引线中的谐振频率低于通过布线图案传输的电信号的频率，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
另外，即使在由于布线电路基板的布局上的限制而镀处理用引线的长度受到限制的情况下，通过将镀处理用引线的宽度设定为大于布线图案的宽度，也能够不调整镀处理用引线的长度就将镀处理用引线中的谐振频率设为低于电信号的频率。
(7)与本发明的另外一局面有关的布线电路基板的制造方法具备以下工序：在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线；以及通过镀处理用引线对布线图案供电，由此在端子部上形成镀层，其中，在形成导体图案的工序中，作为镀处理用引线而形成从布线图案延伸并且具有第一宽度的第一线状部以及从第一线状部延伸并且具有与第一宽度不同的第二宽度的第二线状部。
在该布线电路基板的制造方法中，在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线。在这种情况下，作为镀处理用引线而形成从布线图案延伸并且具有第一宽度的第一线状部以及从第一线状部延伸并且具有与第一宽度不同的第二宽度的第二线状部。通过镀处理用引线对布线图案供电，由此在端子部上形成镀层。
在这样制造的布线电路基板中，在通过布线图案传输电信号的情况下，由于在镀处理用引线中第一线状部的宽度与第二线状部的宽度不同，因此镀处理用引线中的谐振频率变高或者变低。
因此，能够将镀处理用引线中的谐振频率设为高于或者低于通过布线图案传输的电信号的频率。由此，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
另外，即使在由于布线电路基板的布局上的限制而镀处理用引线的长度受到限制的情况下，通过将镀处理用引线的第一宽度与第二宽度设定为不同的值，也能够不调整镀处理用引线的长度就将镀处理用引线中的谐振频率设为高于或者低于电信号的频率。
(8)与本发明的另外一局面有关的布线电路基板的制造方法具备以下工序：在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线；以及通过镀处理用引线对布线图案供电，由此在端子部上形成镀层，其中，在形成导体图案的工序中，将镀处理用引线分支成多个线状部。
在该布线电路基板的制造方法中，在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线。在这种情况下，镀处理用引线形成为分支成多个线状部。通过镀处理用引线对布线图案供电，由此在端子部上形成镀层。
在这样制造的布线电路基板中，在通过布线图案传输电信号的情况下，由于镀处理用引线分支成多个线状部，因此镀处理用引线中的谐振频率变低。
因此，能够将镀处理用引线中的谐振频率设为低于通过布线图案传输的电信号的频率。由此，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
另外，即使在由于布线电路基板的布局上的限制而镀处理用引线的长度受到限制的情况下，通过使镀处理用引线分支，也能够不调整镀处理用引线的长度就将镀处理用引线中的谐振频率设为低于电信号的频率。
(9)与本发明的另外一局面有关的布线电路基板的制造方法具备以下工序：在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线；以及通过镀处理用引线对布线图案供电，由此在端子部上形成镀层，其中，在形成导体图案的工序中，将镀处理用引线的宽度设为大于布线图案的宽度。
在该布线电路基板的制造方法中，在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于布线图案的一部分上的端子部以及从布线图案延伸的镀处理用引线。在这种情况下，将镀处理用引线的宽度设定为大于布线图案的宽度。通过镀处理用引线对布线图案供电，由此在端子部上形成镀层。
在这样制造的布线电路基板中，在通过布线图案传输电信号的情况下，由于镀处理用引线的宽度大于布线图案的宽度，因此镀处理用引线中的谐振频率变低。
因此，通过设定镀处理用引线的宽度使镀处理用引线中的谐振频率低于通过布线图案传输的电信号的频率，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
另外，即使在由于布线电路基板的布局上的限制而镀处理用引线的长度受到限制的情况下，通过将镀处理用引线的宽度设定为大于布线图案的宽度，也能够不调整镀处理用引线的长度就将镀处理用引线中的谐振频率设为低于电信号的频率。
根据本发明，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线的谐振引起的电信号的波形变弱。
附图说明
图1是悬挂基板的俯视图，
图2是镀处理用引线及其周围部分的示意性纵截面图，
图3是镀处理用引线及其周围部分的放大俯视图，
图4是表示悬挂基板的制造工序的示意性工序截面图，
图5是FPC基板的示意性截面图，
图6是表示悬挂基板的电极焊盘与FPC基板的端子部的连接状态的示意性截面图，
图7是镀处理用引线及其周围部分的放大俯视图，
图8是镀处理用引线及其周围部分的放大俯视图，
图9是镀处理用引线及其周围部分的放大俯视图。
具体实施方式
下面，参照附图来说明本发明的实施方式所涉及的布线电路基板及其制造方法。在下面的实施方式中，作为布线电路基板的一例，说明使用于硬盘的读取和写入的悬挂基板。
(1)悬挂基板的结构
图1是本发明的实施方式所涉及的悬挂基板的俯视图。如图1所示，悬挂基板1具备由金属制的纵长形状基板形成的悬挂主体部10。在悬挂主体部10上形成有多个孔部H。在悬挂主体部10上形成有多个布线图案20。在各布线图案20的一端部和另一端部上分别设置有电极焊盘23、30。
在悬挂主体部10的前端部通过形成U字形状的开口部21来设置磁头装载部(下面称为舌部)12。在虚线R的位置处弯曲加工舌部12使其相对于悬挂主体部10呈规定角度。在舌部12的端部形成有多个电极焊盘23。
在舌部12上安装有对硬盘进行读取和写入的磁头(未图示)。磁头的端子部分别与多个电极焊盘23相连接。
在悬挂主体部10的另一端部形成有多个电极焊盘30。另外，以从多个电极焊盘30起向与布线图案20的相反侧延伸的方式分别形成有多个镀处理用引线S。
在制造时，在金属制的支承基板50上同时形成多个悬挂基板1之后，使各悬挂基板1与支承基板50的其它区域分离。在这种情况下，悬挂主体部10具有支承基板50的一部分。
各悬挂基板1的多个镀处理用引线S延伸到各悬挂基板1外侧的支承基板50上的区域，与未图示的供电端子相连接。在完成各悬挂基板1之后，按照一点划线Z1来使各悬挂主体部10与支承基板50的其它区域分离。
图2是镀处理用引线S及其周围部分的示意性截面图。另外，图3是镀处理用引线S及其周围部分的放大俯视图。
如图2所示，在例如由不锈钢(SUS)构成的悬挂主体部10上形成例如含聚酰亚胺的基底绝缘层11。
在基底绝缘层11上形成例如含铜的多个布线图案20以及多个镀处理用引线S。此外，在图2中，仅示出一个布线图案20以及一个镀处理用引线S。
各布线图案20与各镀处理用引线S相互形成为一体。在这种情况下，在各布线图案20的端部设置电极焊盘30，以从各电极焊盘30起向与布线图案20的相反侧延伸的方式设置镀处理用引线S。
在基底绝缘层11上形成例如含聚酰亚胺的覆盖绝缘层13以覆盖多个镀处理用引线S和多个布线图案20。
在覆盖绝缘层13的位于各布线图案20的电极焊盘30上的部分处形成到达各电极焊盘30上表面的孔部14。形成含金的镀层30a来填满孔部14。
如图3所示，将各镀处理用引线S的宽度H1设定为大于各布线图案20的宽度H2。各镀处理用引线S的宽度H1优选大于各布线图案20的宽度H2的一倍而小于等于十倍。在此，在布线图案20的宽度不均匀的情况下，布线图案20的宽度H2是指布线图案20的宽度的最小值。
(2)悬挂基板的制造方法
下面，说明本实施方式所涉及的悬挂基板1的制造方法。在此，省略说明图1的舌部12、多个电极焊盘23以及孔部H的形成工序。
图4是表示本发明的实施方式所涉及的悬挂基板1的制造工序的示意性工序截面图。此外，图4示出与图2相同位置的截面的制造工序。
首先，例如准备由不锈钢(SUS)构成的支承基板50。接着，如图4的(a)所示，在支承基板50上形成例如含聚酰亚胺的基底绝缘层11。
作为支承基板50的材料，也可以使用铝等其它材料来代替不锈钢。支承基板50的厚度优选为5μm以上200μm以下，更优选为10μm以上50μm以下。
作为基底绝缘层11的材料，也可以使用环氧树脂等其它绝缘材料来代替聚酰亚胺。基底绝缘层11的厚度优选为1μm以上100μm以下，更优选为2μm以上25μm以下。
接着，如图4的(b)所示，在基底绝缘层11上形成例如含铜的多个(图4中为一个)布线图案20以及多个(图4中为一个)镀处理用引线S。在这种情况下，在各布线图案20的端部设置电极焊盘30，以从各电极焊盘30起向与布线图案20的相反侧延伸的方式设置镀处理用引线S。
布线图案20和镀处理用引线S例如可以使用半添加法来形成，也可以使用减去法等其它方法来形成。作为布线图案20和镀处理用引线S的材料，也可以使用金、铝等其它金属或者铜合金、铝合金等合金来代替铜。
布线图案20和镀处理用引线S的厚度例如优选为2μm以上100μm以下，更优选为3μm以上25μm以下。布线图案20的宽度例如优选为5μm以上1000μm以下，更优选为10μm以上250μm以下。镀处理用引线S的宽度例如优选为5μm以上1000μm以下，更优选为10μm以上250μm以下。
接着，如图4的(c)所示，在基底绝缘层11上形成例如含聚酰亚胺的覆盖绝缘层13以覆盖多个布线图案20和镀处理用引线S。作为覆盖绝缘层13的材料，也可以使用环氧树脂(エポキシ)等其它材料来代替聚酰亚胺。
接着，如图4的(d)所示，例如通过蚀刻或者激光加工来在覆盖绝缘层13的位于各布线图案20的电极焊盘30上的部分形成到达电极焊盘30上表面的孔部14。
接着，如图4的(e)所示，通过电解镀处理，以填满孔部14方式来形成例如含金镀层30a。在这种情况下，通过镀处理用引线S来进行用于电解镀处理的供电。在形成镀层30a之后，在一点划线Z1处切断支承基板50、基底绝缘层11、镀处理用引线S以及覆盖绝缘层13。由此，完成具有悬挂主体部10的悬挂基板1。
(3)悬挂基板与FPC基板的接合
悬挂基板1的多个电极焊盘30与其它布线电路基板(例如挠性布线电路基板)的端子部相接合。下面，说明悬挂基板1的电极焊盘30与挠性布线电路基板(下面称为FPC基板)的端子部的接合例。
图5是FPC基板的示意性截面图，图6是表示悬挂基板1的电极焊盘30与FPC基板的端子部的连接状态的示意性截面图。此外，在图6中，逆向示出图5的FPC基板的上下。
如图5所示，FPC基板100a具备例如含聚酰亚胺的基底绝缘层41。在基底绝缘层41上形成例如含铜的多个布线图案42。此外，在图5以及图6中仅示出一个布线图案42。
在各布线图案42的端部形成端子部45。在基底绝缘层41上形成例如含聚酰亚胺的覆盖绝缘层43以覆盖多个布线图案42。在覆盖绝缘层43的处于各布线图案42的端子部45上的部分形成孔部44。以填满各孔部44的方式形成例如含金的镀层45a。
如图6所示，以悬挂基板1的电极焊盘30与FPC基板100a的端子部45相互接触的方式配置悬挂基板1和FPC基板100a，例如使用超声波或者焊锡来使电极焊盘30(镀层30a)与端子部45(镀层45a)相互接合。
(4)镀处理用引线S引起的频率成分的衰减
在此，说明在悬挂基板1与FPC基板100a之间传输电信号时镀处理用引线S引起的频率成分的衰减。
在通过悬挂基板1的布线图案20与FPC基板100a的布线图案42传输电信号的情况下，布线图案20和布线图案42成为传输路径，镀处理用引线S成为从传输路径分支出的短截线。
在这种情况下，在短截线中以特定的频率引起谐振。由此，在传输路径中传输的电信号的谐振频率成分衰减。
数字信号包含多个频率成分。例如，在含有矩形波的数字信号中包含其频率的整数倍的多个频率成分。因此，当包含在数字信号中的特定的频率成分衰减时，数字信号的波形变弱，上升沿和下降沿的斜率变得平稳。
在本实施方式中，将镀处理用引线S的宽度H1(图3)设定为大于布线图案20的宽度H2(图3)。在这种情况下，与镀处理用引线S的宽度H1和布线图案20的宽度H2相等的情况相比，镀处理用引线S中的谐振频率变低。
在本实施方式中，设定镀处理用引线S的宽度H1使镀处理用引线S中的谐振频率低于在布线图案20中传输的电信号的频率。
(5)本实施方式的效果
在本实施方式所涉及的悬挂基板1中，将镀处理用引线S的宽度H1设定为大于布线图案20的宽度H2，由此与镀处理用引线S的宽度H1和布线图案20的宽度H2相等的情况相比，镀处理用引线S中的谐振频率变低。通过将镀处理用引线S的宽度H1设得较大使镀处理用引线S中的谐振频率低于电信号的频率，由此能够减小镀处理用引线S中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线S的谐振引起的电信号波形变弱。
即使在由于悬挂基板1的布局上的限制而镀处理用引线S的长度受到限制的情况下，通过不调整镀处理用引线S的长度而调整镀处理用引线S的宽度H1，也能够将镀处理用引线S中的谐振频率设为低于电信号的频率。
(6)镀处理用引线的其它例
在上述悬挂基板1中，也可以设置下面示出的镀处理用引线来代替镀处理用引线S。
(6-1)
图7是镀处理用引线Sa及其周围部分的放大俯视图。此外，在图7中仅示出多个镀处理用引线Sa中的一个镀处理用引线Sa。
如图7所示，镀处理用引线Sa具有相互形成为一体的线状部S1、S2。线状部S1被设置成从电极焊盘30起向与布线图案20的相反侧延伸规定长度。线状部S2被设置成从第一线状部S1的端部起延伸到悬挂主体部10的端部。
将线状部S2的宽度H4设定为大于线状部S1的宽度H3。线状部S2的宽度H4例如为线状部S1的宽度H3的1.1倍以上10倍以下，优选为1.5倍以上8倍以下。
另外，线状部S2的长度与镀处理用引线Sa整体长度的比率例如为0.1以上0.9以下，优选为0.2以上0.8以下。
将镀处理用引线Sa的线状部S2的宽度H4设定为大于线状部S1的宽度H3，由此与线状部S2的宽度H4和线状部S1的宽度H3相等的情况相比，镀处理用引线Sa中的谐振频率变低。在这种情况下，通过将镀处理用引线Sa的线状部S2的宽度H4设定为大于线状部S1的宽度H3来将镀处理用引线Sa的谐振频率设定为低于电信号的频率，由此能够减小镀处理用引线Sa中的谐振给电信号的波形带来的影响。其结果是能够抑制镀处理用引线Sa中的谐振引起的电信号的波形变弱。
另外，即使在由于悬挂基板1的布局上的制约而镀处理用引线Sa的长度受到限制的情况下，通过不调整镀处理用引线Sa的长度而调整线状部S1、S2的宽度H3、H4，也能够将镀处理用引线Sa中的谐振频率设定为低于电信号的频率。
(6-2)
图8是镀处理用引线Sb及其周围部分的放大俯视图。此外，在图8中仅示出多个镀处理用引线Sb中的一个镀处理用引线Sb。
如图8所示，镀处理用引线Sb具有相互形成为一体的线状部S3、S4。线状部S3被设置成从电极焊盘30起向与布线图案20的相反侧延伸规定长度。线状部S4被设置成从线状部S3的端部起延伸到悬挂主体部10的端部。
将线状部S3的宽度H5设定为大于线状部S4的宽度H6。线状部S3的宽度H5例如为线状部S4的宽度H6的1.1倍以上10倍以下，优选为1.5倍以上8倍以下。
另外，线状部S3的长度与镀处理用引线Sb整体长度的比率例如为0.1以上0.9以下，优选为0.2以上0.8以下。
将镀处理用引线Sb的线状部S3的宽度H5设定为大于线状部S4的宽度H6，由此与线状部S3的宽度H5和线状部S4的宽度H6相等的情况相比，镀处理用引线Sb中的谐振频率变高。在这种情况下，通过将镀处理用引线Sb的线状部S3的宽度H5设定为大于线状部S4的宽度H6来将镀处理用引线Sb中的谐振频率设定为高于电信号的频率，由此能够减小镀处理用引线Sb中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线Sb的谐振引起的电信号波形变弱。
另外，即使在由于悬挂基板1的布局上的制约而镀处理用引线Sb的长度受到限制的情况下，通过不调整镀处理用引线Sb的长度而调整线状部S3、S4的宽度H5、H6，也能够将镀处理用引线Sb中的谐振频率设定为高于电信号的频率。
(6-3)
图9是镀处理用引线Sc及其周围部分的放大俯视图。此外，在图9中仅示出多个镀处理用引线Sc中的一个镀处理用引线Sc。
如图9所示，镀处理用引线Sc具有相互形成为一体的线状部S5、S6、S7。线状部S5被设置成从电极焊盘30起向布线图案20的相反侧延伸规定长度。线状部S6、S7被设置成从线状部S5的端部起分别延伸到悬挂主体部10的端部。
线状部S5的长度与镀处理用引线Sc整体长度(线状部S5、S6、S7的长度合计)的比率例如为0.1以上0.9以下，优选为0.2以上0.8以下。另外，线状部S6、S7的长度优选相互相等。
镀处理用引线Sc的线状部S5分支成线状部S6、S7，由此与镀处理用引线Sc不分支的情况相比，镀处理用引线Sc中的谐振频率变低。在这种情况下，通过将镀处理用引线Sc的线状部S5分支成线状部S6、S7来将镀处理用引线Sc中的谐振频率设定为低于电信号的频率，由此能够减小镀处理用引线Sc中的谐振给电信号的波形带来的影响。其结果是能够抑制由镀处理用引线Sc的谐振引起的电信号的波形变弱。
另外，即使在由于悬挂基板1的布局上的限制而镀处理用引线Sc的长度受到限制的情况下，通过不调整镀处理用引线Sc的长度而使镀处理用引线Sc分支，也能够将镀处理用引线Sc中的谐振频率设定为低于电信号的频率。
(7)实施例和比较例
通过仿真处理求出镀处理用引线的谐振对电信号的影响。在这种情况下，假设在不设置悬挂主体部10而仅在含聚酰亚胺的基底绝缘层11上设置含铜的布线图案20以及含铜的镀处理用引线S(Sa～Sc)的状态下通过布线图案20传输电信号的情况。
此外，在下面的实施例1～7以及比较例1、2中，将基底绝缘层11的厚度设定为20μm，将布线图案20的厚度设定为12μm，将布线图案20的宽度H2设定为100μm。
(7-1)实施例1
在实施例1中，假设设置了图3的镀处理用引线S的情况。
在实施例1中，将镀处理用引线S的厚度设定为12μm，将镀处理用引线S的宽度H1设定为300μm，将镀处理用引线S的长度设定为4800μm。
(7-2)实施例2
在实施例2中，假设设置了图7的镀处理用引线Sa的情况。
在实施例2中，将镀处理用引线Sa的厚度设定为12μm，将线状部S1的宽度H3设定为100μm，将线状部S2的宽度H4设定为300μm，将线状部S1的长度设定为2400μm，将线状部S2的长度设定为2400μm。
(7-3)实施例3～5
在实施例3～5中，假设设置了图8的镀处理用引线Sb的情况。
在实施例3～5中，将镀处理用引线Sb的厚度设定为12μm，将线状部S3的宽度H5设定为300μm，将线状部S4的宽度H6设定为100μm。
另外，在实施例3中，将线状部S3的长度设定为2400μm，将线状部S4的长度设定为2400μm。在实施例4中，将线状部S3的长度设定为1200μm，将线状部S4的长度设定为3600μm。在实施例5中，将线状部S3的长度设定为600μm，将线状部S4的长度设定为4200μm。
(7-4)实施例6、7
在实施例6、7中，假设设置了图9的镀处理用引线Sc的情况。
在实施例6、7中，将镀处理用引线Sc的厚度设定为12μm，将线状部S5的宽度H7设定为100μm，将线状部S6的宽度H8设定为100μm，将线状部S7的宽度H9设定为100μm。
另外，在实施例6中，将线状部S5的长度设定为2400μm，将线状部S6、S7的长度分别设定为2400μm。在实施例7中，将线状部S5的长度设定为3600μm，将线状部S6、S7的长度分别设定为1200μm。
(7-5)比较例
在比较例中，除了设置与布线图案20宽度相同的镀处理用引线来代替镀处理用引线S这一点以外，假设与上述实施例1相同的结构。
(7-6)实施例1～7以及比较例的评价
通过仿真处理求出实施例1～7以及比较例中的电信号的穿透性。
此外，实施例1的镀处理用引线S的长度、实施例2的镀处理用引线Sa的长度(线状部S1、S2的长度合计)、实施例3～5的镀处理用引线Sb的长度(线状部S3、S4的长度合计)、实施例6、7的镀处理用引线Sc的长度(线状部S5、S6(S7)的长度合计)以及比较例的镀处理用引线的长度相互相等。
仿真处理的结果是在实施例1中以大约9.4GHz为峰值产生电信号的较大衰减。在实施例2中以大约6.7GHz为峰值产生电信号的较大衰减。在实施例3中以大约12.2GHz为峰值产生电信号的较大衰减。在实施例4中以大约11.2GHz为峰值产生电信号的较大衰减。在实施例5中以大约10.4GHz为峰值产生电信号的较大衰减。在实施例6中以大约7.4GHz为峰值产生电信号的较大衰减。在实施例7中以大约7.7GHz为峰值产生电信号的较大衰减。另一方面，在比较例中，以大约9.6GHz为峰值产生电信号的较大衰减。
这样，实施例1、2、6、7与比较例相比，在更低的频率区域中产生电信号的较大衰减，实施例3～5与比较例相比，在更高的频率区域中产生电信号的较大衰减。
由此可知，由于镀处理用引线S的宽度H1大于布线图案20的宽度H2，与镀处理用引线S的宽度H1和布线图案20的宽度H2相等的情况相比，产生电信号较大衰减的频率区域更低。
另外可知，通过将镀处理用引线Sa的线状部S2的宽度H4设定为大于线状部S1的宽度H3，与线状部S2的宽度H4和线状部S1的宽度H3相等的情况相比，产生电信号较大衰减的频率区域更低。
另外可知，通过将镀处理用引线Sb的线状部S4的宽度H6设定为大于线状部S3的宽度H5，与线状部S4的宽度H6和线状部S3的宽度H5相等的情况相比，产生电信号较大衰减的频率区域更高。
另外可知，通过将镀处理用引线Sc分支为线状部S6、S7，与镀处理用引线Sc不分支的情况相比，产生电信号较大衰减的频率区域更低。
因而，可知在规定的频率区域(在本例中大约9.6GHz)中，能够减小镀处理用引线中的谐振给电信号的波形带来的影响。
(8)权利要求的各结构要素与实施方式的各部的对应关系
下面，说明权利要求的各结构要素与实施方式的各部的对应例，但是本发明并不限于以下示例。
在上述实施方式中，基底绝缘层11是绝缘层的示例，电极焊盘30是端子部的示例，悬挂基板1是布线电路基板的示例，宽度H3、H5是第一宽度的示例，线状部S1、S3是第一线状部的示例，宽度H4、H6是第二宽度的示例，线状部S2、S4是第二线状部的示例，线状部S5是第三线状部的示例，线状部S6、S7是第四线状部的示例。
作为权利要求的各结构要素还能够使用具有权利要求所述的结构或者功能的其它各种要素。

Claims (3)

1.一种布线电路基板，具备：
绝缘层；
布线图案，其形成在上述绝缘层上；
端子部，其被设置于上述布线图案的一部分上；以及
镀处理用引线，其以从上述布线图案延伸的方式形成在上述绝缘层上，
其中，上述镀处理用引线分支成多个线状部。
2.根据权利要求1所述的布线电路基板，其特征在于，
上述镀处理用引线具备：
第三线状部，其从上述布线图案延伸；以及
多个第四线状部，其从上述第三线状部分支并延伸。
3.一种布线电路基板的制造方法，具备以下工序：
在绝缘层上形成导体图案，该导体图案包括布线图案、被设置于上述布线图案的一部分上的端子部以及从上述布线图案延伸的镀处理用引线；以及
通过上述镀处理用引线对上述布线图案供电，由此在上述端子部上形成镀层，
其中，在形成上述导体图案的工序中，使上述镀处理用引线分支成多个线状部。
CN201410203201.1A 2009-08-28 2010-08-27 布线电路基板及其制造方法 Expired - Fee Related CN103957662B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009198288A JP5345023B2 (ja) 2009-08-28 2009-08-28 配線回路基板およびその製造方法
JP2009-198288 2009-08-28
CN201010266986.9A CN102006718B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010266986.9A Division CN102006718B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法

Publications (2)

Publication Number Publication Date
CN103957662A true CN103957662A (zh) 2014-07-30
CN103957662B CN103957662B (zh) 2017-07-18

Family

ID=43623166

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201711037358.1A Active CN107846773B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法
CN201010266986.9A Expired - Fee Related CN102006718B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法
CN201410203201.1A Expired - Fee Related CN103957662B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201711037358.1A Active CN107846773B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法
CN201010266986.9A Expired - Fee Related CN102006718B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US8895870B2 (zh)
JP (1) JP5345023B2 (zh)
CN (3) CN107846773B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5249870B2 (ja) * 2009-07-17 2013-07-31 日東電工株式会社 配線回路基板およびその製造方法
JP5830382B2 (ja) * 2012-01-05 2015-12-09 日本発條株式会社 ディスク装置用フレキシャのインターリーブ配線部
JP5887143B2 (ja) * 2012-01-05 2016-03-16 日本発條株式会社 ディスク装置用フレキシャのインターリーブ配線部
CN102548207B (zh) * 2012-03-09 2014-06-04 昆山亿富达电子有限公司 柔性线路板金手指电镀结构
JP6157968B2 (ja) * 2013-07-25 2017-07-05 日東電工株式会社 配線回路基板およびその製造方法
JP2015075559A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 電子装置
JP6460882B2 (ja) 2015-03-30 2019-01-30 日東電工株式会社 配線回路基板およびその製造方法
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289575A (en) * 1978-10-30 1981-09-15 Nippon Electric Co., Ltd. Method of making printed wiringboards
JPH11340609A (ja) * 1998-05-26 1999-12-10 Eastern Co Ltd プリント配線板、および単位配線板の製造方法
CN1441470A (zh) * 2002-02-26 2003-09-10 精工爱普生株式会社 布线基板及其制造方法、半导体装置以及电子机器
CN1967832A (zh) * 2005-11-17 2007-05-23 松下电器产业株式会社 布线基板及使用该布线基板的半导体器件
JP2008282831A (ja) * 2007-05-08 2008-11-20 Sumitomo Bakelite Co Ltd フレキシブルプリント回路板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245593A (ja) 1990-02-23 1991-11-01 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2863322B2 (ja) 1990-12-07 1999-03-03 三井化学株式会社 ジメチルアミンボランの造粒方法
JPH0685341B2 (ja) 1991-09-27 1994-10-26 帝国通信工業株式会社 フレキシブル基板の端子構造
JPH0726859Y2 (ja) 1991-11-28 1995-06-14 国際電気株式会社 プリント基板の接栓引出部
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP4222690B2 (ja) * 1999-07-12 2009-02-12 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線基板素片及び配線シート
JP2002020898A (ja) 2000-07-07 2002-01-23 Nitto Denko Corp 長尺基板のめっき方法およびめっき装置
US6493190B1 (en) 2000-08-16 2002-12-10 Magnecomp Corporation Trace flexure with controlled impedance
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
JP2005340676A (ja) 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2006049751A (ja) 2004-08-09 2006-02-16 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置と、その配線接続構造及び端子構造
JP2006287034A (ja) 2005-04-01 2006-10-19 Shinko Electric Ind Co Ltd 電解めっきを利用した配線基板の製造方法
CN100552937C (zh) * 2006-03-31 2009-10-21 株式会社东芝 半导体器件及使用它的存储卡
JP4843447B2 (ja) * 2006-03-31 2011-12-21 株式会社東芝 半導体装置とそれを用いたメモリカード
JP5005307B2 (ja) 2006-09-27 2012-08-22 日東電工株式会社 配線回路基板およびその製造方法
JP4560026B2 (ja) * 2006-10-04 2010-10-13 セイコーエプソン株式会社 フレキシブル基板及びこれを備えた電気光学装置、並びに電子機器
US7694416B2 (en) 2006-12-08 2010-04-13 Nitto Denko Corporation Producing method of wired circuit board
JP2008227376A (ja) * 2007-03-15 2008-09-25 Toshiba Corp 伝送基板及びコンピュータ
US7782572B2 (en) 2007-05-04 2010-08-24 Hutchinson Technology Incorporated Disk drive head suspension flexures having alternating width stacked leads
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5175609B2 (ja) * 2008-05-14 2013-04-03 日東電工株式会社 配線回路基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289575A (en) * 1978-10-30 1981-09-15 Nippon Electric Co., Ltd. Method of making printed wiringboards
JPH11340609A (ja) * 1998-05-26 1999-12-10 Eastern Co Ltd プリント配線板、および単位配線板の製造方法
CN1441470A (zh) * 2002-02-26 2003-09-10 精工爱普生株式会社 布线基板及其制造方法、半导体装置以及电子机器
CN1967832A (zh) * 2005-11-17 2007-05-23 松下电器产业株式会社 布线基板及使用该布线基板的半导体器件
JP2008282831A (ja) * 2007-05-08 2008-11-20 Sumitomo Bakelite Co Ltd フレキシブルプリント回路板

Also Published As

Publication number Publication date
CN103957662B (zh) 2017-07-18
CN103945642A (zh) 2014-07-23
JP2011049462A (ja) 2011-03-10
CN107846773B (zh) 2020-09-18
JP5345023B2 (ja) 2013-11-20
CN102006718A (zh) 2011-04-06
CN102006718B (zh) 2016-01-20
US8895870B2 (en) 2014-11-25
CN107846773A (zh) 2018-03-27
US20110048791A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN103957662A (zh) 布线电路基板及其制造方法
CN101643927B (zh) 印制线路板金手指的制作方法
CN101959366B (zh) 布线电路基板及其制造方法
CN102316664A (zh) 柔性电路板及其制作方法
US9999125B2 (en) Method for fabricating ceramic insulator for electronic packaging
CN101145552A (zh) 集成电路封装用基板及其制造方法
CN105825995B (zh) 电子组件
CN109769344A (zh) 电路板及该电路板的制造方法
CN102005427B (zh) 印刷电路板带和面板
CN102379165A (zh) 用于电子壳体的导体栅及其制造方法
CN109559867A (zh) 线圈组件
CN103945642B (zh) 布线电路基板及其制造方法
EP1289352A2 (en) High-frequency circuit device and method for manufacturing the same
JP5591384B2 (ja) 配線回路基板およびその製造方法
CN216253366U (zh) 用于改进双列直插封装组件导电性的电路结构
CN201893991U (zh) 直接镀金的挠性电路板
CN218772519U (zh) Pcb板表面结构及pcb板
JP5639238B2 (ja) サスペンション基板およびその製造方法
CN102186311B (zh) 电路板及其加工方法
CN204206609U (zh) 具有水平电金设计图形的软性电路基板
JP2013229636A (ja) 配線回路基板およびその製造方法
JP5469261B2 (ja) 配線回路基板およびその製造方法
KR101084878B1 (ko) 반도체칩 패키지 기판 및 그 제조방법
KR20010055801A (ko) 웨이퍼 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170718

Termination date: 20210827

CF01 Termination of patent right due to non-payment of annual fee