JP3619358B2 - 変換モジュール - Google Patents
変換モジュール Download PDFInfo
- Publication number
- JP3619358B2 JP3619358B2 JP00106198A JP106198A JP3619358B2 JP 3619358 B2 JP3619358 B2 JP 3619358B2 JP 00106198 A JP00106198 A JP 00106198A JP 106198 A JP106198 A JP 106198A JP 3619358 B2 JP3619358 B2 JP 3619358B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conversion
- conductive
- substrate
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Connecting Device With Holders (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は変換モジュールに関するものである。
【0002】
【従来の技術】
パーソナルコンピュータ内のマザーボードには、CPU(中央処理装置)としての機能を有する半導体パッケージがソケットを介して搭載されている。このような半導体パッケージとしては、現在のところ、片側面に多数のI/Oピンが立設されたPGA(ピングリッドアレイ)タイプが主流を占めている。
【0003】
ところで、パーソナルコンピュータのユーザーは、処理の高速化を目的としたアップグレードを望む場合がある。この場合、ソケットから既存の半導体パッケージを取り外し、より高機能な半導体パッケージを新たに搭載することが必要になる。その際、高機能な半導体パッケージを複数基板からなる変換モジュールに装着したうえでマザーボードのソケットに間接的に実装することがよいと提唱されている。
【0004】
従来の変換モジュールとしては、半導体パッケージ装着用ソケット基板及び変換基板をその主要な構成要素としたものが提案されている。変換基板(例えば両面板)は信号を変換する機能を有している。このような変換基板には複数のめっきスルーホールが設けられており、それらの下面側開口部には外部接続用ピンの基端部が挿入されている。なお、これらの外部接続用ピンはマザーボードのソケットに対して嵌脱される。ソケット基板は複数のI/Oピンを備えている。これらのI/Oピンは、ソケット基板の裏面側において前記複数のめっきスルーホールに対応した箇所に突設されている。各I/Oピンは各めっきスルーホールに挿入されかつはんだ付けされ、これによりソケット基板側と変換基板側との電気的な導通が図られる。また、ソケット基板のI/Oピンは自身の上端面に挿通穴を持つソケット状ピンであるため、そこには半導体パッケージのI/Oピンが嵌合される。従って、このような変換モジュールを用れば、半導体パッケージをマザーボード側に適合させることができ、そのパッケージ本来の性能が発揮されやすくなると考えられている。
【0005】
【発明が解決しようとする課題】
ところで、最近ではより大幅なアップグレードのための変換モジュール構造として、めっきスルーホール群によって包囲される領域に半導体パッケージ等の信号変換素子を実装し、同素子により信号変換を行わせるものが提案されるに至っている。しかしながら、このような構造を採用した場合、特定のI/Oピンについて入替接続を行う必要が生じる。即ち、当該特定のI/Oピンについては、対応するめっきスルーホールを介して外部接続用ピンに直接導通させずに、導電体を用いていったん信号変換素子の入力側に接続して、その出力側から変換信号を得るためである。
【0006】
ところが、変換基板上にソケット基板を搭載した場合には、当該特定のI/Oピンも対応するめっきスルーホールの上面側開口部に挿入された状態となる。そのため、めっきスルーホール内の銅めっき層を介して、外部接続用ピンと直接的に導通してしまう。よって、このような直接導通を何らかの手法により防止しておく必要があった。
【0007】
また、導電体として例えばリード線を使用した場合、一連の煩雑な作業(所定長さに切断、絶縁被覆の剥離、予備はんだ付け、位置決め及びはんだ付け)が要求される。従って、作業性に劣るものとなり、しかも部品点数の増加にもつながる。一方、導体パターンを有する子基板を導電体として使用した場合には、作業性の低下という問題は起こらないものの、部品点数の増加は避けられない。
【0008】
さらに、高コスト化の防止のためには、変換基板を多層板にすることなく極力両面板のような単純な構造にし、その上面側の導体パターンをリード線等のような別体の導電体の代わりに利用することが好ましい。
【0009】
本発明は上記の課題を解決するためなされたものであり、その目的は、高コスト化及び部品点数の増加を伴うことなく入替接続を行うことができる構造を持つ変換モジュールを提供することにある。
【0010】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、信号変換素子を有しかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/O端子が突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/O端子を接合することにより両基板同士が電気的に接続されている変換モジュールにおいて、前記変換基板において入替接続を要する特定のI/O端子に対応する箇所に非導通スルーホールが形成され、その非導通スルーホールの両側開口縁に存在する一対のランドのうちソケット基板搭載側にあるものに対して前記特定のI/O端子がはんだ付けされ、前記非導通スルーホールのソケット基板非搭載側開口部に外部接続用端子が取り付けられ、さらに前記ソケット基板搭載側ランドと前記信号変換素子の入力側とが前記変換基板の導体パターンを介して電気的に接続され、かつ前記ソケット基板非搭載側ランドと前記信号変換素子の出力側とが電気的に接続されていることを特徴とする変換モジュールをその要旨とする。
【0011】
請求項2に記載の発明は、請求項1において、前記非導通スルーホールは、前記変換基板に対するランド形成工程を行なった後に、前記ランド形成領域を貫通させるドリル加工を施すことにより形成されたものであるとした。
【0012】
請求項3に記載の発明は、請求項2において、前記一対のランドは前記非導通スルーホールの内径よりも大きな径の基板露出部をその一部に有するとともに、前記非導通スルーホールは前記基板露出部を貫通するように形成されているとした。
【0013】
以下、本発明の「作用」を説明する。
請求項1に記載の発明によると、入替接続を要する特定のI/O端子がソケット基板搭載側ランドにはんだ付けされたとしても、スルーホール自体が非導通であるので、同I/O端子はソケット基板非搭載側に取り付けられた外部接続用端子と直接導通することがない。従って、かかる直接導通に起因するランド間のショートが未然に防止される。その代わり、変換基板の導体パターン及び信号変換素子を介して、前記特定のI/O端子と外部接続用端子とが間接的に導通される。その結果、前記特定のI/O端子についての入替接続が行われ、信号変換素子により変換された信号が外部接続用端子に出力される。このように本発明では、リード線等の別体の導電体を用いる必要がないので、部品点数の増加を伴うことなく入替接続を行うことができる。また、リード線を所定長さに切断したり、絶縁被覆を剥離したり、位置決めしたりする等の煩雑な作業も要求されないので、製造時の作業性にも優れている。さらに、あえて多層板等にして入替接続を行う必要もないので、高コスト化も確実に回避される。
【0014】
請求項2に記載の発明によると、ランド形成領域を貫通させるようにドリル加工を施せば、非導通スルーホールの開口縁の周囲に導体が存在した状態となるため、前記特定のI/O端子を確実にはんだ付けすることができ、当該部位の接続信頼性の低下が防止される。また、ドリル加工であれば製造に困難さを伴うこともなく、とりわけ作業性の低下にもつながらない。
【0015】
請求項3に記載の発明によると、ドリル加工時にランドがドリルに接触しなくなるため、ランドの剥離を確実に防止することができ、歩留まり及び信頼性の向上につながる。
【0016】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のPGA用変換モジュール1を図1〜図4に基づき詳細に説明する。
【0017】
図1,図2に示されるように、この実施形態の変換モジュール1は、PGA2を信号変換を行なったうえでマザーボードMBに搭載するための装置である。変換モジュール1は複数の基板、即ち変換基板3及びソケット基板4をその主要な構成要素としている。
【0018】
変換基板3は、矩形状をしたリジッドな両面板である。同変換基板3は、複数のめっきスルーホール5を略ロ字状に配置してなるめっきスルーホール群を備えている。各めっきスルーホール5は、その内壁面に銅めっき層G1 を有している。各めっきスルーホール5は一定のピッチで規則的に配置されている。図2に示されるように、各々のめっきスルーホール5のソケット基板非搭載側(即ち下面側)開口部には、外部接続用端子としての外部接続用ピン6の基端部が挿入されている。このピン6ははんだ付けにより接合されていてもよい。
【0019】
めっきスルーホール群によって包囲される略正方形状の領域には、1つのダイパッド7とそれを取り囲む複数のパッド8とが形成されている。ダイパッド7上には、信号変換素子としての信号変換用QFP(クアッドフラットパッケージ)9が表面実装されている。このQFP9は、いわゆるガルウィング状をしたリード9aを多数有している。各リード9aは、各パッド8に対して導電性材料であるはんだS1 を用いて接合されている。なお、前記パッド8のうちの1つは、入替接続用導体部としての入替接続用パッド8aとして割り当てられている。
【0020】
変換基板3のソケット基板搭載側(即ち上面側)においてスルーホール群により包囲されていない領域には、電子部品接続用のパッド10が形成されている。かかるパッド10にはDIP(デュアルインラインパッケージ)11が表面実装されている。変換基板3の下面側にも電子部品接続用パッド12が形成されていて、そこにはチップ抵抗13が表面実装されている。これらの電子部品11,13も、各パッド10,12に対していずれもはんだS1 を用いて接合されている。また、この変換基板3の上面及び下面には、図示しない導体パターンが形成されている。上記の導体パターンは、めっきスルーホール5のランド5a,5b、QFP9及び電子部品11,13の相互間を電気的に接続している。
【0021】
この変換基板3にはミニバイアホール15が形成されている。ここでミニバイアホール15とは、ピン挿通及び表裏の導通を目的とした通常のめっきスルーホールよりも小径(数10μmφ)であって、表裏の導通のみを目的とするものを指す。変換基板3の上下面を貫通するミニバイアホール15の上端には、前記パッド8のうち前記変換信号が出力される側に該当するもの(図1の8b参照)が電気的に接続されている。
【0022】
次に、半導体パッケージ装着用ソケット基板4の構成について説明する。図1,図2に示されるように、前記ソケット基板4を構成する絶縁基材21は正方形状かつ枠状をしていて、その外形の大きさは被搭載物であるPGA2の大きさにほぼ等しい。絶縁基材21は正方形状の中央孔22を備えている。このような中央孔22を設けた理由は、QFP9の収容スペースを確保するため、はんだ付けを容易に行うため、及びQFP9の発する熱を効率よく放散するためである。従って、前記中央孔22は、QFP9に対応する位置において当該QFP9よりも若干大きめに形成されることがよい。
【0023】
中央孔22の周囲には、断面円形状であってその中央孔22よりも遙かに小径のピン挿通孔23が多数かつ千鳥状に形成されている。各ピン挿通孔23にはソケット状をしたI/Oピン24がそれぞれ挿通されている。I/O端子としてのソケット状I/Oピン24の下端部は、絶縁基材21の裏面側(下面側)から突出している。各ソケット状I/Oピン24には、軸線方向に沿って延びる挿通穴25が形成されている。この挿通穴25にはPGA2側のI/Oピン26が挿抜可能である。即ち、同ソケット基板4はPGA2が着脱可能な構造を表面側(上面側)に有している。
【0024】
説明の便宜上、ソケット状I/Oピン24のうち、入替接続を要する特定のI/Oピンを24Aで表わし、入替接続を要しないその他のI/Oピン24と区別する。
【0025】
図2に示されるように、変換基板3において前記特定のI/Oピン24Aに対応する箇所には、めっきスルーホール5ではなくて、銅めっき層G1 をその内部に持たない非導通スルーホール27が形成されている。この非導通スルーホール27の上側開口縁には上面側ランド27aが存在し、下側開口縁には下面側ランド27bが存在している。これらのランド27a,27bは同面積かつ円形状である。非導通スルーホール27内には銅めっき層G1 が存在していないため、これら一対のランド27a,27b同士は直接的には導通していない。本実施形態では、非導通スルーホール27の内径は、めっきスルーホール5の内径とほぼ同程度(100〜200μmφ)に設定されている。このような非導通スルーホール27の下面側開口部に対しては、外部接続用ピン6の基端部が挿入されている。このピン6ははんだ付けにより接合されることがよい。
【0026】
本実施形態において前記特定のI/Oピン24Aの小径部は、他のI/Oピン24の小径部に比べていくぶん短く形成されている。従って、入替接続を要しない他のI/Oピン24をめっきスルーホール5の上面側開口部に挿入した場合であっても、特定のI/Oピン24Aについては、非導通スルーホール27の上面側開口部に挿入されない。このとき、特定のI/Oピン24Aの先端面は、非導通スルーホール27の上面側ランド27aとほぼ同じ高さになる。
【0027】
前記特定のI/Oピン24Aは、例えば入替接続を要しないその他のI/Oピン24の小径部を所定長さだけ切断することで得ることができる。勿論、長さの異なる2種類のI/Oピン24,24Aをあらかじめ作製しておき、それらを用いても構わない。I/Oピン24の小径部を折り曲げて、前記特定のI/Oピン24Aとして用いることも可能である。もっとも、I/Oピン24Aの長さを他のもの24と同じにすることも許容される(図2の二点鎖線参照)。
【0028】
特定のI/Oピン24Aの小径部は、上面側ランド27aに対してはんだS1 を介してはんだ付けされている。非導通スルーホール27の上面側ランド27aと入替接続用パッド8aとは、変換基板3の上面に形成された導体パターン17を介して電気的に接続されている。また、非導通スルーホール27の下面側ランド27bとミニバイアホール15の下端とは、変換基板3の下面側に形成された導体パターン16を介して電気的に接続されている。
【0029】
図1に示されるように、マザーボードMBにはあらかじめソケット30がはんだ付けによって脱着不能に固定されており、変換モジュール1はこのソケット30の上面側に搭載された状態で使用される。このとき、外部接続用ピン6は、ソケット30の有するソケット状ピン31の挿通穴に挿通される。なお、部品交換を行う際の便宜を図るため、当該接続部位にははんだ付けがなされない。
【0030】
次に、この変換モジュール1を製造する方法の一例を紹介する。
まず、変換基板3及びソケット基板4をあらかじめ作製しておく。ソケット基板4は、枠状の絶縁基材21にピン挿通孔23を透設した後、それらに対して二種類の長さのソケット状I/Oピン24,24Aを挿入することで得られる。
【0031】
変換基板3は、例えば次のようなサブトラクティブプロセスに従って作製される。まず、ガラスエポキシ製絶縁基材の両面に銅箔を貼着してなる銅箔積層板を出発材料として準備する。ガラスエポキシに代えて、ガラスポリイミド製の銅張積層板を選択してもよい。前記銅張積層板に対してドリル加工を施すことにより、所定径のめっきスルーホール形成用孔及び所定径のミニバイアホール形成用孔をそれぞれ透設する。次いで、Pd等の触媒核を前記孔内に付与した後、銅張積層板の表裏両面にめっきレジストを形成する。この状態で無電解銅めっきを行い、前記孔内及び銅箔の所定領域に銅めっきを析出させる。さらに、前記めっきレジストを剥離し、かつエッチングレジストを形成した状態で銅のエッチングを行った後、そのエッチングレジストを剥離する。以上の結果、絶縁基材にはめっきスルーホール5、ミニバイアホール15、導体パターン16,17、ランド27a,27b、ダイパッド7、パッド8,8a,8b等の導体が形成される。図3(a),図3(b)に示されるように、ミニバイアホール15は両ランド27a,27bの中心位置に対応して形成されている。次いで、ランド形成領域(より具体的には両ランド27a,27bの中心)を貫通させるようにドリル加工を施す。これによりミニバイアホール15を当該部分の銅めっき層G1 とともに除去し、図3(c),図3(d)に示されるような非導通スルーホール27を形成する。使用されるドリルの径は、ミニバイアホール15の径より大きく、かつランド27a,27bの径より小さなものであれば足りる。本実施形態では、スルーホール形成用孔を加工するためのドリルを流用している。なお、図4の参考例のように、ミニバイアホール15を特に設けないで非導通スルーホール27の形成を行なっても勿論よい。
【0032】
続く第1のピン立て工程では、変換基板3の各めっきスルーホール5及び非導通スルーホール27の下面側開口部に対して、外部接続用ピン6の基端部をプレスで圧入し、かつはんだ付けする。
【0033】
続くはんだ印刷工程では、スクリーン印刷の手法によって、変換基板3の上面側に位置するランド5a,27aにクリームはんだを印刷する。変換基板3の上面側は、外部接続用ピン6が突出している下面側とは異なりフラットなため、印刷に適しているからである。なお、クリームはんだの印刷は、スクリーン印刷以外の手法によってなされてもよい。また、前記クリームはんだとしては、例えば共晶はんだ(Pb:Sn=37:63,融点183℃)の粉末をベヒクルに分散させてなるもの等が使用される。このとき、QFP9を包囲する各パッド8,8a,8bにもクリームはんだが印刷される。
【0034】
続く第2のピン立て工程では、変換基板3のめっきスルーホール5の上面側開口部に対して各ソケット状I/Oピン24の先端部を挿通させるとともに、ダイパッド7上にQFP9を固定する。このとき、図3(e)に示されるように、特定のI/Oピン24Aの小径部もランド27aの中心に配置される。
【0035】
続くリフロー工程では、ソケット基板4を搭載した変換基板3をリフロー炉内にセットした後、クリームはんだが融点する温度付近まで炉内の温度を上昇させ、はんだS1 を溶融させる。溶融したはんだS1 が冷えて硬化すると、ソケット状I/Oピン24がめっきスルーホール5のランド5aに接合され、かつQFP9の各リード9aが各パッド8,8a,8bに接合される。このとき、非導通スルーホール27のランド27aには特定のI/Oピン24Aが接合される。
【0036】
次に、電子部品11,13を対応するそれぞれのパッド10,12に対して個別にはんだ付けする。
以上のようにして所望の変換モジュール1を完成させた後、その変換モジュール1にPGA2を搭載し、さらにそれをマザーボードMBのソケット30に搭載する。この場合、特定のI/Oピン24Aを流れるPGA2の信号は、ランド27a、導体パターン17及び入替接続用パッド8aというルートを経て、QFP9に入力される。そこで変換された信号は、さらにQFP9から出力された後、パッド8b、ミニバイアホール15、導体パターン16、非導通スルーホール27のランド27b、外部接続用ピン6及びソケット状ピン31というルートを経て、マザーボードMB側に供給される。即ち、特定のI/Oピン24Aは、非導通スルーホール27を介して外部接続用ピン6に直接導通されるのではなく、同外部接続用ピン6に間接的に導通された状態となる。
【0037】
このように前記特定のI/Oピン24Aについて入替接続を行なうと、主としてQFP9による信号変換が図られ、PGA2本来の機能を充分に発揮させることができる。
【0038】
さて、以下に本実施形態において特徴的な作用効果を列挙する。
(イ)本実施形態の変換モジュール1では、非導通スルーホール27を設けた結果、前記特定のI/Oピン24Aが外部接続用ピン6と直接的に導通することがなくなる。よって、かかる直接導通に起因するランド27a,27b間のショートが未然に防止されている。また、本実施形態ではリード線等の別体の導電体を用いる必要がないので、部品点数の増加を伴うことなく入替接続を行うことができる。このことは高コスト化の防止にも寄与する。
【0039】
(ロ)また、リード線を必要としない本実施形態の変換モジュール1では、その製造に際してリード線を所定長さに切断したり、絶縁被覆を剥離したり、位置決めを行なったりする等の煩雑な作業も要求されない。従って、製造時の作業性にも優れたものとなっている。
【0040】
(ハ)さらに、本実施形態の変換モジュール1では変換基板3が両面板という単純な構造のもので足りるため、あえて変換基板3を多層板にしたり、変換基板3にビルドアップ層を形成するなどして入替接続を行うことも不要になる。よって、構造の複雑化及び高コスト化を確実に回避することができる。
【0041】
(ニ)本実施形態における非導通スルーホール27は、変換基板3に対するランド27a,27bの形成工程を行なった後に、ランド形成領域を貫通させるドリル加工を施すことにより形成されている。このような領域に加工を施せば、非導通スルーホール27の開口縁の周囲に導体が存在した状態となる。ゆえに、その導体が例えば上面側ランド27aであれば、特定のI/Oピン24Aの小径部をその全周にわたって同ランド27aに確実にはんだ付けすることができる。前記導体が下面側ランド27bであっても、同様に、外部接続用ピン6の基端部をその全周にわたって同ランド27bに確実にはんだ付けすることができる。以上の結果、非導通スルーホール27内に銅めっき層G1 がない構造を採った場合でも、はんだ付け部位の接続信頼性の低下が防止される。また、一般的な穴加工法であるドリル加工であれば、製造に困難さを伴うこともなく、とりわけ作業性の低下にもつながらないという利点がある。
【0042】
(ホ)本実施形態の変換モジュール1であると、めっきスルーホール群によって包囲される領域を利用すれば、変換基板3自体の外形大型化を伴うことなく、比較的大きなQFP9を実装することができる。よって、例えば大きなPGA2を用いてアップグレードを行うような場合に有利となる。
【0043】
なお、本発明は上記実施形態に限定されることはなく、例えば次のような形態に変更することが可能である。
◎ 図5(a)〜図5(e)の手順で図5(f)に示される別例の変換モジュール41を製造してもよい。一対のランド27c,27dは、非導通スルーホール27の内径よりも大きな径の基板露出部28をその中心部に有している。そして、前記両基板露出部28の中心を貫通するようにドリル加工を施すことによって、非導通スルーホール27を形成する。このような方法であると、ドリル加工時にランド27c,27dがドリルに接触しなくなる。そのため、ランド27c,27dの剥離を確実に防止することができ、歩留まり及び信頼性の向上につながる。
【0044】
◎ 実施形態のようなドリル加工に代えて、例えばレーザ照射加工による非導通スルーホールの形成を行なってもよい。
◎ はんだS1 は共晶はんだ等のように鉛及び錫を主成分として含むPb−Sn系のはんだのみに限定されることはなく、例えばAu系、In系、Bi系等のようなPbレスのはんだS1 であってもよい。
【0045】
◎ ソケット基板4の備えるI/O端子はソケット状I/Oピン24,24Aに限定されることはなく、例えばソケット状でないものであってもよい。また、前記I/O端子はピン形状のものに限らず、例えばバンプのようなものに適用されうる。同様に外部接続用ピン6についてバンプ等を採用することもできる。
【0046】
◎ 前記実施形態においては、各種電子部品11,13を個別はんだ付けによって実装する方法を採用していた。これに代えて、QFP9等をはんだ付けする際に同時にそれらを一括はんだ付けすることも許容される。
【0047】
ここで、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
(1) 請求項1乃至3のいずれか1つにおいて、前記変換基板においてめっきスルーホール群により包囲される領域には信号変換素子が実装されている変換モジュール。この構成であると、例えば大きな信号変換素子を用いたアップグレードに有利になる。
【0048】
(2) 請求項1乃至3、技術的思想1のいずれか1つにおいて、前記変換基板は、サブトラクティブ法により形成された導体パターンをその両面に有するとともに、ミニバイアホールを有する両面板である変換モジュール。この構成であると、変換基板が廉価なものとなり高コスト化を防止できる。
【0049】
(3) 両端開口縁に一対のランドを有するとともに片面側開口部に外部接続用端子が取り付けられた非導通スルーホール構造を有する変換モジュール用変換基板。このような変換基板を用いれば、本発明の優れた変換モジュールを確実に得ることができる。
【0050】
(4) 請求項1乃至3のいずれか1つの変換モジュールを製造する方法であって、前記変換基板に対するランド形成工程を行なった後、前記ランド形成領域を貫通させるドリル加工を施すことにより前記非導通スルーホールを形成する工程を行い、その後さらに前記特定のI/O端子を前記非導通スルーホールのソケット基板搭載側ランドにはんだ付けをする工程、及び前記ソケット基板非搭載側開口部に前記外部接続用端子を取り付ける工程を行うことを特徴とする変換モジュールの製造方法。
【0051】
【発明の効果】
以上詳述したように、請求項1〜3に記載の発明によれば、高コスト化及び部品点数の増加を伴うことなく入替接続を行うことができる構造を持つ変換モジュールを提供することができる。
【0052】
請求項2に記載の発明によれば、はんだ付け部位の接続信頼性の低下及び製造時の作業性の低下を防止することができる。
請求項3に記載の発明によれば、ランドの剥離を確実に防止することができるため、歩留まり及び信頼性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明を具体化した実施形態の変換モジュールの使用状態を説明するための概略側面図。
【図2】実施形態の変換モジュールの部分拡大断面図。
【図3】(a)〜(e)は、実施形態の変換モジュールの製造手順を説明するための要部拡大断面図及び要部拡大平面図。
【図4】(a)〜(e)は、実施形態の変換モジュールの製造手順を説明するための要部拡大断面図及び要部拡大平面図。
【図5】(a)〜(f)は、別例の変換モジュールの製造手順を説明するための要部拡大断面図及び要部拡大平面図。
【符号の説明】
1,41…変換モジュール、3…変換基板、4…半導体パッケージ装着用ソケット基板、5…めっきスルーホール、6…外部接続用端子としての外部接続用ピン、9…信号変換素子としてのQFP、24…I/O端子としてのI/Oピン、24A…入替接続を要する特定のI/O端子としての特定のI/Oピン、27…非導通スルーホール、27a,27b、27c,27d…ランド、28…基板露出部。
Claims (3)
- 信号変換素子を有しかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/O端子が突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを接合することにより両基板同士が電気的に接続されている変換モジュールにおいて、
前記変換基板において入替接続を要する特定のI/O端子に対応する箇所に非導通スルーホールが形成され、その非導通スルーホールの両側開口縁に存在する一対のランドのうちソケット基板搭載側にあるものに対して前記特定のI/O端子がはんだ付けされ、前記非導通スルーホールのソケット基板非搭載側開口部に外部接続用端子が取り付けられ、さらに前記ソケット基板搭載側ランドと前記信号変換素子の入力側とが前記変換基板の導体パターンを介して電気的に接続され、かつ前記ソケット基板非搭載側ランドと前記信号変換素子の出力側とが電気的に接続されていることを特徴とする変換モジュール。 - 前記非導通スルーホールは、前記変換基板に対するランド形成工程を行なった後に、前記ランド形成領域を貫通させるドリル加工を施すことにより形成されたものであることを特徴とする請求項1に記載の変換モジュール。
- 前記一対のランドは前記非導通スルーホールの内径よりも大きな径の基板露出部をその一部に有するとともに、前記非導通スルーホールは前記基板露出部を貫通するように形成されていることを特徴とする請求項2に記載の変換モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00106198A JP3619358B2 (ja) | 1998-01-06 | 1998-01-06 | 変換モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00106198A JP3619358B2 (ja) | 1998-01-06 | 1998-01-06 | 変換モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11195857A JPH11195857A (ja) | 1999-07-21 |
JP3619358B2 true JP3619358B2 (ja) | 2005-02-09 |
Family
ID=11491033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00106198A Expired - Fee Related JP3619358B2 (ja) | 1998-01-06 | 1998-01-06 | 変換モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3619358B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102089934A (zh) * | 2009-06-25 | 2011-06-08 | 住友电装株式会社 | 安装板 |
-
1998
- 1998-01-06 JP JP00106198A patent/JP3619358B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102089934A (zh) * | 2009-06-25 | 2011-06-08 | 住友电装株式会社 | 安装板 |
Also Published As
Publication number | Publication date |
---|---|
JPH11195857A (ja) | 1999-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6256877B1 (en) | Method for transforming a substrate with edge contacts into a ball grid array | |
JP3898891B2 (ja) | バイアプラグアダプター | |
US8210422B2 (en) | Solder containment brackets | |
JP2000294677A (ja) | 高密度薄膜配線基板及びその製造方法 | |
WO2000014798A1 (fr) | Module de piece electronique monte sur une carte de connexion | |
JP3619358B2 (ja) | 変換モジュール | |
JP2859741B2 (ja) | プリント配線板の製造方法 | |
JP3166490B2 (ja) | Bga型半導体装置 | |
JP3091159B2 (ja) | 変換モジュール | |
JP3593249B2 (ja) | 変換モジュール | |
JPH10214928A (ja) | プリント配線板 | |
JP3936079B2 (ja) | 変換モジュール | |
JP3404275B2 (ja) | 複数基板からなるモジュール及びその製造方法 | |
JP3510475B2 (ja) | 変換モジュール | |
JP3722911B2 (ja) | Pgaソケットモジュール | |
JP3875311B2 (ja) | Pgaソケットモジュール | |
JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
JP4560920B2 (ja) | 半導体装置用基板 | |
JP2004172426A (ja) | 電子装置 | |
JP2000299550A (ja) | 配線基板及びその製造方法 | |
JP2000138328A (ja) | 変換モジュール及びその製造方法 | |
JPH04147692A (ja) | プリント基板 | |
JP2000138329A (ja) | 変換モジュールの製造方法 | |
JP2000307212A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |