JPH10214928A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH10214928A JPH10214928A JP1463697A JP1463697A JPH10214928A JP H10214928 A JPH10214928 A JP H10214928A JP 1463697 A JP1463697 A JP 1463697A JP 1463697 A JP1463697 A JP 1463697A JP H10214928 A JPH10214928 A JP H10214928A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- mounting die
- holes
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 導体回路及びパッド間スルーホールを高密度
に実装することができるプリント配線板を提供する。 【解決手段】 絶縁基板３の表側面には，電子品搭載用
の搭載ダイ７５と，その周囲に設けたボンディングパッ
ド５１１，５２１とを設けている。絶縁基板３の裏側面
には，プリント配線板１を外部基板８に搭載するための
ボールパッド５１４，５２４を設けている。ボンディン
グパッドとボールパッドとは，絶縁基板３に貫通させた
パッド間スルーホール１１，１２により接続しており，
これらの中，パッド間スルーホール１１は，搭載ダイ７
５の配置領域の内部において，その下部に絶縁基板３を
貫通して設けてある。ボンディングパッド５１１と，パ
ッド間スルーホール１１との間は，例えば，搭載ダイの
内部に引き込んだ引き込み回路５１２を介して接続して
いる。
に実装することができるプリント配線板を提供する。 【解決手段】 絶縁基板３の表側面には，電子品搭載用
の搭載ダイ７５と，その周囲に設けたボンディングパッ
ド５１１，５２１とを設けている。絶縁基板３の裏側面
には，プリント配線板１を外部基板８に搭載するための
ボールパッド５１４，５２４を設けている。ボンディン
グパッドとボールパッドとは，絶縁基板３に貫通させた
パッド間スルーホール１１，１２により接続しており，
これらの中，パッド間スルーホール１１は，搭載ダイ７
５の配置領域の内部において，その下部に絶縁基板３を
貫通して設けてある。ボンディングパッド５１１と，パ
ッド間スルーホール１１との間は，例えば，搭載ダイの
内部に引き込んだ引き込み回路５１２を介して接続して
いる。
Description
【０００１】
【技術分野】本発明は，導体回路の高密度配線が可能な
プリント配線板に関し，特に，プリント配線板の表側面
のボンディングパッドから裏側面のボールパッドへの電
気的接続構造に関する。
プリント配線板に関し，特に，プリント配線板の表側面
のボンディングパッドから裏側面のボールパッドへの電
気的接続構造に関する。
【０００２】
【従来技術】従来，プリント配線板としては，図７〜図
９に示すごとく，絶縁基板９３の表側面に，電子部品７
を搭載するための搭載ダイ９７５を設けたものがある。
搭載ダイ９７５の周囲には，図７，図８に示すごとく，
多数のボンディングパッド９５１と，ボンディングパッ
ド９５１に接続した導体回路９５２が設けられている。
電子部品７は，接着剤７２により，搭載ダイ９７５の上
のソルダーレジスト膜９４の表面に接着されている。電
子部品７は，ワイヤー７１を介して，ボンディングパッ
ド９５１と電気的に接続されている。なお，上記搭載ダ
イ９７５は，同じ電位を有し，図８に示すごとく，いわ
ゆるベタ層により形成されている。
９に示すごとく，絶縁基板９３の表側面に，電子部品７
を搭載するための搭載ダイ９７５を設けたものがある。
搭載ダイ９７５の周囲には，図７，図８に示すごとく，
多数のボンディングパッド９５１と，ボンディングパッ
ド９５１に接続した導体回路９５２が設けられている。
電子部品７は，接着剤７２により，搭載ダイ９７５の上
のソルダーレジスト膜９４の表面に接着されている。電
子部品７は，ワイヤー７１を介して，ボンディングパッ
ド９５１と電気的に接続されている。なお，上記搭載ダ
イ９７５は，同じ電位を有し，図８に示すごとく，いわ
ゆるベタ層により形成されている。
【０００３】一方，絶縁基板９３の裏側面には，図７，
図９に示すごとく，導体回路９５３と，導体回路９５３
と接続するボールパッド９５４とを設けている。ボール
パッド９５４は，外部基板８の表側面に設けた端子８１
と，半田ボール６を介して，接合される。
図９に示すごとく，導体回路９５３と，導体回路９５３
と接続するボールパッド９５４とを設けている。ボール
パッド９５４は，外部基板８の表側面に設けた端子８１
と，半田ボール６を介して，接合される。
【０００４】また，絶縁基板９３には，パッド間スルー
ホール９１とサーマルホール９２とが貫通して設けられ
ている。パッド間スルーホール９１及びサーマルホール
９２は，その内壁は金属めっき膜９５により被覆されて
いる。パッド間スルーホール９１は，搭載ダイ９７５の
周囲，即ち搭載ダイの配置領域よりも外周部分に設けら
れている。パッド間スルーホール９１は，絶縁基板９３
の表側面，裏側面に設けた導体回路９５２，９５３との
間を，電気的に接続している。なお，上記搭載ダイの配
置領域とは，搭載ダイが設けてある領域をいう。
ホール９１とサーマルホール９２とが貫通して設けられ
ている。パッド間スルーホール９１及びサーマルホール
９２は，その内壁は金属めっき膜９５により被覆されて
いる。パッド間スルーホール９１は，搭載ダイ９７５の
周囲，即ち搭載ダイの配置領域よりも外周部分に設けら
れている。パッド間スルーホール９１は，絶縁基板９３
の表側面，裏側面に設けた導体回路９５２，９５３との
間を，電気的に接続している。なお，上記搭載ダイの配
置領域とは，搭載ダイが設けてある領域をいう。
【０００５】サーマルホール９２は，搭載ダイ９７５の
下部に設けられている。サーマルホール９２は，搭載ダ
イ９７５の上に搭載された電子部品７から発する熱を，
絶縁基板９３の下部に逃す役割を担う。上記プリント配
線板９の表側面及び裏側面は，ボンディングパッド９５
１およびボールパッド９５４を除いて，ソルダーレジス
ト膜９４により被覆されている。
下部に設けられている。サーマルホール９２は，搭載ダ
イ９７５の上に搭載された電子部品７から発する熱を，
絶縁基板９３の下部に逃す役割を担う。上記プリント配
線板９の表側面及び裏側面は，ボンディングパッド９５
１およびボールパッド９５４を除いて，ソルダーレジス
ト膜９４により被覆されている。
【０００６】
【解決しようとする課題】しかしながら，上記プリント
配線板９においては，搭載ダイ９７５の周囲にパッド間
スルーホール９１を設けている。そのため，電子部品７
から送られた電気信号は，搭載ダイ９７５の周囲に設け
たボンディングパッド９５１及び導体回路９５２によ
り，プリント配線板９の周縁部近くへ送られる。そし
て，電気信号は，該周縁部に設けたパッド間スルーホー
ル９１を介して，絶縁基板９３の裏側面に送られる。
配線板９においては，搭載ダイ９７５の周囲にパッド間
スルーホール９１を設けている。そのため，電子部品７
から送られた電気信号は，搭載ダイ９７５の周囲に設け
たボンディングパッド９５１及び導体回路９５２によ
り，プリント配線板９の周縁部近くへ送られる。そし
て，電気信号は，該周縁部に設けたパッド間スルーホー
ル９１を介して，絶縁基板９３の裏側面に送られる。
【０００７】このように，電子部品７から発する電気信
号は，プリント配線板９の周縁部近くを迂回して，プリ
ント配線板９の裏側面に送られる。そのため，搭載ダイ
９７５の周縁部近くにおいて，導体回路９５２及びパッ
ド間スルーホール９１が密集してしまい，両者を高密度
に実装することができない。例えば，プリント配線板９
の大きさが２７ｍｍ×２７ｍｍで，搭載ダイ９７５の大
きさが１１．６ｍｍ×１１．６ｍｍである場合には，パ
ッド間スルーホール９１は２５６個までしか設けること
ができなかった。
号は，プリント配線板９の周縁部近くを迂回して，プリ
ント配線板９の裏側面に送られる。そのため，搭載ダイ
９７５の周縁部近くにおいて，導体回路９５２及びパッ
ド間スルーホール９１が密集してしまい，両者を高密度
に実装することができない。例えば，プリント配線板９
の大きさが２７ｍｍ×２７ｍｍで，搭載ダイ９７５の大
きさが１１．６ｍｍ×１１．６ｍｍである場合には，パ
ッド間スルーホール９１は２５６個までしか設けること
ができなかった。
【０００８】本発明はかかる従来の問題点に鑑み，導体
回路及びパッド間スルーホールを高密度に実装すること
ができるプリント配線板を提供しようとするものであ
る。
回路及びパッド間スルーホールを高密度に実装すること
ができるプリント配線板を提供しようとするものであ
る。
【０００９】
【課題の解決手段】請求項１に記載の発明は，絶縁基板
の表側面に電子部品搭載用の搭載ダイと，該搭載ダイの
周囲に設けた多数のボンディングパッドとを有し，一
方，絶縁基板の裏側面にはプリント配線板を外部基板に
搭載するための多数のボールパッドを設けてなり，該ボ
ールパッドと上記ボンディングパッドとは絶縁基板に貫
通させた多数のパッド間スルーホールによりそれぞれ接
続してなるプリント配線板において，上記多数のパッド
間スルーホールの中，その一部のパッド間スルーホール
は，上記搭載ダイを設けた配置領域の内部において，該
搭載ダイとは電気的に絶縁された状態で，上記搭載ダイ
の下部に絶縁基板を貫通して設けられていることを特徴
とするプリント配線板である。
の表側面に電子部品搭載用の搭載ダイと，該搭載ダイの
周囲に設けた多数のボンディングパッドとを有し，一
方，絶縁基板の裏側面にはプリント配線板を外部基板に
搭載するための多数のボールパッドを設けてなり，該ボ
ールパッドと上記ボンディングパッドとは絶縁基板に貫
通させた多数のパッド間スルーホールによりそれぞれ接
続してなるプリント配線板において，上記多数のパッド
間スルーホールの中，その一部のパッド間スルーホール
は，上記搭載ダイを設けた配置領域の内部において，該
搭載ダイとは電気的に絶縁された状態で，上記搭載ダイ
の下部に絶縁基板を貫通して設けられていることを特徴
とするプリント配線板である。
【００１０】次に，上記プリント配線板の作用について
説明する。上記プリント配線板において，上記パッド間
スルーホールは，絶縁基板の表側面に設けたボンディン
グパッドと，絶縁基板の裏側面に設けたボールパッドと
の間の電気的導通を図るための導通路である。
説明する。上記プリント配線板において，上記パッド間
スルーホールは，絶縁基板の表側面に設けたボンディン
グパッドと，絶縁基板の裏側面に設けたボールパッドと
の間の電気的導通を図るための導通路である。
【００１１】そして，上記プリント配線板においては，
多数の上記パッド間スルーホールの中の一部のパッド間
スルーホールを，上記搭載ダイが設けてある配置領域の
内部において，搭載ダイとは電気的に絶縁した状態で，
搭載ダイの下部に設けている。そのため，搭載ダイの配
置領域の内部に設けたパッド間スルーホールの占有面積
分だけ，搭載ダイの周囲に設けるパッド間スルーホール
の占有面積が減少して，搭載ダイの周囲に余剰の領域が
生まれる。従って，この余剰領域に，更にパッド間スル
ーホール及び導体回路を増設することができる。
多数の上記パッド間スルーホールの中の一部のパッド間
スルーホールを，上記搭載ダイが設けてある配置領域の
内部において，搭載ダイとは電気的に絶縁した状態で，
搭載ダイの下部に設けている。そのため，搭載ダイの配
置領域の内部に設けたパッド間スルーホールの占有面積
分だけ，搭載ダイの周囲に設けるパッド間スルーホール
の占有面積が減少して，搭載ダイの周囲に余剰の領域が
生まれる。従って，この余剰領域に，更にパッド間スル
ーホール及び導体回路を増設することができる。
【００１２】以上のごとく，上記プリント配線板によれ
ば，高密度にパッド間スルーホール及び導体回路を設け
ることができる。なお，上記配置領域とは，搭載ダイを
設けてある部分の領域のことである。また，上記搭載ダ
イは同じ電位を有し，いわゆるベタパターンにより形成
する（図２，図５参照）。
ば，高密度にパッド間スルーホール及び導体回路を設け
ることができる。なお，上記配置領域とは，搭載ダイを
設けてある部分の領域のことである。また，上記搭載ダ
イは同じ電位を有し，いわゆるベタパターンにより形成
する（図２，図５参照）。
【００１３】また，搭載ダイの下部にパッド間スルーホ
ールを設けているので，このパッド間スルーホールは，
電気信号伝達経路としての役割だけでなく，電子部品か
ら発する熱を放散させる役目も果たす。そのため，プリ
ント配線板の熱放散性が向上する。
ールを設けているので，このパッド間スルーホールは，
電気信号伝達経路としての役割だけでなく，電子部品か
ら発する熱を放散させる役目も果たす。そのため，プリ
ント配線板の熱放散性が向上する。
【００１４】なお，本発明は，上記パッド間スルーホー
ルに注目した発明であり，この点を中心に明細書を記載
しているが，プリント配線板には上記パッド間スルーホ
ールのみならず，絶縁基板の表側面，裏側面，更には内
部の各導体回路を電気的に導通させるための通常のスル
ーホールを設けることもできる。
ルに注目した発明であり，この点を中心に明細書を記載
しているが，プリント配線板には上記パッド間スルーホ
ールのみならず，絶縁基板の表側面，裏側面，更には内
部の各導体回路を電気的に導通させるための通常のスル
ーホールを設けることもできる。
【００１５】次に，請求項２に記載のように，上記ボン
ディングパッドは，例えば，上記搭載ダイの配置領域の
内部に引き込まれた引込回路を介して，上記配置領域の
内部に設けたパッド間スルーホールと接続することがで
きる。
ディングパッドは，例えば，上記搭載ダイの配置領域の
内部に引き込まれた引込回路を介して，上記配置領域の
内部に設けたパッド間スルーホールと接続することがで
きる。
【００１６】次に，請求項３に記載のように，上記搭載
ダイの下部における絶縁基板には，放熱用のサーマルホ
ールが設けられていることが好ましい。これにより，搭
載ダイに搭載した電子部品から発する熱をより効果的に
外部に放散させることができる。
ダイの下部における絶縁基板には，放熱用のサーマルホ
ールが設けられていることが好ましい。これにより，搭
載ダイに搭載した電子部品から発する熱をより効果的に
外部に放散させることができる。
【００１７】次に，請求項４に記載のように，上記搭載
ダイの配置領域の内部に設けたパッド間スルーホール
は，電子部品の電気信号を取り出すための信号用パッド
間スルーホールと，電子部品に電気を供給するための電
源用パッド間スルーホール，又は／及び電子部品を接地
するための接地用パッド間スルーホールとからなり，か
つ，上記信号用パッド間スルーホールは，上記搭載ダイ
の上記配置領域の内部における外周部に配置され，上記
電源用パッド間スルーホール又は／及び接地用パッド間
スルーホールは，上記搭載ダイの配置領域において上記
外周部よりも内方の中心部に配置されていることが好ま
しい。
ダイの配置領域の内部に設けたパッド間スルーホール
は，電子部品の電気信号を取り出すための信号用パッド
間スルーホールと，電子部品に電気を供給するための電
源用パッド間スルーホール，又は／及び電子部品を接地
するための接地用パッド間スルーホールとからなり，か
つ，上記信号用パッド間スルーホールは，上記搭載ダイ
の上記配置領域の内部における外周部に配置され，上記
電源用パッド間スルーホール又は／及び接地用パッド間
スルーホールは，上記搭載ダイの配置領域において上記
外周部よりも内方の中心部に配置されていることが好ま
しい。
【００１８】一般に，電子部品から電気信号を取り出す
信号回路は，電子部品に電気を供給する電源回路及び電
子部品を接地する接地回路よりも，線幅を細くして高密
度に設ける必要がある。また，電源回路及び接地回路
は，信号回路に比べて大電流が流れるため，幅広に設け
て電気容量を大きくすることが好ましい。
信号回路は，電子部品に電気を供給する電源回路及び電
子部品を接地する接地回路よりも，線幅を細くして高密
度に設ける必要がある。また，電源回路及び接地回路
は，信号回路に比べて大電流が流れるため，幅広に設け
て電気容量を大きくすることが好ましい。
【００１９】そこで，上記請求項４の発明においては，
信号用パッド間スルーホールを，ボンディングパッドと
近接した位置である搭載ダイの上記配置領域の内部にお
ける外周部に設けている。このため，信号用パッド間ス
ルーホールとボンディングパッドとの間を，引込回路等
の信号回路により，短距離で電気的に接続することがで
きる。
信号用パッド間スルーホールを，ボンディングパッドと
近接した位置である搭載ダイの上記配置領域の内部にお
ける外周部に設けている。このため，信号用パッド間ス
ルーホールとボンディングパッドとの間を，引込回路等
の信号回路により，短距離で電気的に接続することがで
きる。
【００２０】また，電源用，接地用パッド間スルーホー
ルは，搭載ダイの配置領域における上記中心部に設けら
れている。そのため，信号回路は，電源用，接地用パッ
ド間スルーホールを迂回することなく，信号用パッド間
スルーホールとボンディングパッドとを電気的に接続す
ることができる。従って，搭載ダイの下部における回路
構造が整然と整えられ，各種回路及びパッド間スルーホ
ールを高密度に配置することができる。
ルは，搭載ダイの配置領域における上記中心部に設けら
れている。そのため，信号回路は，電源用，接地用パッ
ド間スルーホールを迂回することなく，信号用パッド間
スルーホールとボンディングパッドとを電気的に接続す
ることができる。従って，搭載ダイの下部における回路
構造が整然と整えられ，各種回路及びパッド間スルーホ
ールを高密度に配置することができる。
【００２１】また，電源用，接地用パッド間スルーホー
ルは搭載ダイの配置領域における上記中心部に，一方信
号用パッド間スルーホールは搭載ダイの配置領域内にお
ける上記中心部よりも外方の外周部に設けられている。
そのため，電源用，接地用パッド間スルーホール，電源
回路及び接地回路は，信号用パッド間スルーホールに妨
げられることなく，搭載ダイの配置領域の中心部に集中
して配置することができる。それ故，電源回路，接地回
路としての引込回路を幅広に設けることができ，電気容
量の拡大を図ることができる。
ルは搭載ダイの配置領域における上記中心部に，一方信
号用パッド間スルーホールは搭載ダイの配置領域内にお
ける上記中心部よりも外方の外周部に設けられている。
そのため，電源用，接地用パッド間スルーホール，電源
回路及び接地回路は，信号用パッド間スルーホールに妨
げられることなく，搭載ダイの配置領域の中心部に集中
して配置することができる。それ故，電源回路，接地回
路としての引込回路を幅広に設けることができ，電気容
量の拡大を図ることができる。
【００２２】また，広い面積を必要とする電源用，接地
用パッド間スルーホールは，搭載ダイの配置領域の内部
に設けられている。そのため，搭載ダイの外側の外周部
に，導体回路，パッド間スルーホール等の信号回路をよ
り多く設けることができる。従って，本発明によれば，
プリント配線板をより高密度な配線構造にすることがで
きる。
用パッド間スルーホールは，搭載ダイの配置領域の内部
に設けられている。そのため，搭載ダイの外側の外周部
に，導体回路，パッド間スルーホール等の信号回路をよ
り多く設けることができる。従って，本発明によれば，
プリント配線板をより高密度な配線構造にすることがで
きる。
【００２３】
実施形態例１ 本発明の実施形態例にかかるプリント配線板について，
図１〜図３を用いて説明する。本例のプリント配線板１
は，図１，図２に示すごとく，絶縁基板３の表側面に，
電子部品７を搭載するための搭載ダイ７５を設けた基板
である。絶縁基板３の表側面には，搭載ダイ７５の周囲
に多数のボンディングパッド５１１，５２１を設けてい
る。
図１〜図３を用いて説明する。本例のプリント配線板１
は，図１，図２に示すごとく，絶縁基板３の表側面に，
電子部品７を搭載するための搭載ダイ７５を設けた基板
である。絶縁基板３の表側面には，搭載ダイ７５の周囲
に多数のボンディングパッド５１１，５２１を設けてい
る。
【００２４】一方，絶縁基板３の裏側面には，図１，図
３に示すごとく，プリント配線板１を外部基板８に搭載
するためのボールパッド５１４，５２４と，該ボールパ
ッド５１４，５２４と接続する導体回路５１３，５２３
とを設けている。
３に示すごとく，プリント配線板１を外部基板８に搭載
するためのボールパッド５１４，５２４と，該ボールパ
ッド５１４，５２４と接続する導体回路５１３，５２３
とを設けている。
【００２５】図１に示すごとく，プリント配線板１は，
絶縁基板３を貫通する多数のパッド間スルーホール１
１，１２を設けている。パッド間スルーホール１１は搭
載ダイ７５の配置領域の内部において，搭載ダイ７５の
下部に設けられている。また，上記のパッド間スルーホ
ール１１は，搭載ダイ７５とは電気的に絶縁された状態
で設けてある。一方，他のパッド間スルーホール１２
は，搭載ダイ７５の配置領域よりも外側における絶縁基
板３の外周部に設けられている。上記搭載ダイ７５は，
平板状のいわゆるベタ層により形成されており，全てが
連結されて，同じ電位（例えば接地用）になっている
（図２）。
絶縁基板３を貫通する多数のパッド間スルーホール１
１，１２を設けている。パッド間スルーホール１１は搭
載ダイ７５の配置領域の内部において，搭載ダイ７５の
下部に設けられている。また，上記のパッド間スルーホ
ール１１は，搭載ダイ７５とは電気的に絶縁された状態
で設けてある。一方，他のパッド間スルーホール１２
は，搭載ダイ７５の配置領域よりも外側における絶縁基
板３の外周部に設けられている。上記搭載ダイ７５は，
平板状のいわゆるベタ層により形成されており，全てが
連結されて，同じ電位（例えば接地用）になっている
（図２）。
【００２６】図２に示すごとく，一方のボンディングパ
ッド５１１と，搭載ダイ７５の配置領域の内部に設けた
パッド間スルーホール１１とは，搭載ダイ７５の配置領
域の内部に引き込んだ引込回路５１２を介して接続して
いる。また，他方のボンディングパッド５２１と，搭載
ダイ７５の配置領域よりも外側の外周部に設けたパッド
間スルーホール１２とは，上記配置領域よりも外側の外
周部に設けた導体回路５２２を介して接続している。
ッド５１１と，搭載ダイ７５の配置領域の内部に設けた
パッド間スルーホール１１とは，搭載ダイ７５の配置領
域の内部に引き込んだ引込回路５１２を介して接続して
いる。また，他方のボンディングパッド５２１と，搭載
ダイ７５の配置領域よりも外側の外周部に設けたパッド
間スルーホール１２とは，上記配置領域よりも外側の外
周部に設けた導体回路５２２を介して接続している。
【００２７】プリント配線板１の大きさは２７ｍｍ×２
７ｍｍであり，搭載ダイ７５の大きさは１１．６ｍｍ×
１１．６ｍｍである。パッド間スルーホール１１，１２
の合計個数は３５０個である。また，絶縁基板３におけ
る搭載ダイ７５の下部には放熱用のサーマルホール２が
設けられている。
７ｍｍであり，搭載ダイ７５の大きさは１１．６ｍｍ×
１１．６ｍｍである。パッド間スルーホール１１，１２
の合計個数は３５０個である。また，絶縁基板３におけ
る搭載ダイ７５の下部には放熱用のサーマルホール２が
設けられている。
【００２８】プリント配線板１の表側面及び裏側面は，
ボンディングパッド５１１，５２１及びボールパッド５
１４，５２４を除いて，ソルダーレジスト膜４により被
覆されている。ボールパッド５１４，５２４は，半田ボ
ール６を介して，外部基板８の端子８１，８２に接合さ
れる。
ボンディングパッド５１１，５２１及びボールパッド５
１４，５２４を除いて，ソルダーレジスト膜４により被
覆されている。ボールパッド５１４，５２４は，半田ボ
ール６を介して，外部基板８の端子８１，８２に接合さ
れる。
【００２９】電子部品７は，半田等の接着剤７２によ
り，搭載ダイ７５の上のソルダーレジスト膜４の表面に
接着されている。電子部品７は，ワイヤー７１を介し
て，ボンディングパッド５１１，５２１と電気的に接続
されている。
り，搭載ダイ７５の上のソルダーレジスト膜４の表面に
接着されている。電子部品７は，ワイヤー７１を介し
て，ボンディングパッド５１１，５２１と電気的に接続
されている。
【００３０】絶縁基板３としては，例えば，ガラスエポ
キシ基板等の樹脂基板を用いる。ボンディングパッド５
１１，５２１，引込回路５１２，導体回路５１３，５２
２，５２３，及び搭載ダイ７５は，エッチングした銅箔
にスルーホール内の導通をとるためのＣｕ（銅）等の金
属めっきを施した後，必要部にはＮｉ／Ａｕめっきを施
すことにより形成される。
キシ基板等の樹脂基板を用いる。ボンディングパッド５
１１，５２１，引込回路５１２，導体回路５１３，５２
２，５２３，及び搭載ダイ７５は，エッチングした銅箔
にスルーホール内の導通をとるためのＣｕ（銅）等の金
属めっきを施した後，必要部にはＮｉ／Ａｕめっきを施
すことにより形成される。
【００３１】パッド間スルーホール１１，１２及びサー
マルホール２は，Ｃｕ，Ｎｉ又はＡｕを含む導体めっき
により形成した金属めっき膜５により被覆されている。
パッド間スルーホール１１，１２及びサーマルホール２
の内部には，湿気浸入防止用の樹脂等の絶縁材４０が充
填されている。
マルホール２は，Ｃｕ，Ｎｉ又はＡｕを含む導体めっき
により形成した金属めっき膜５により被覆されている。
パッド間スルーホール１１，１２及びサーマルホール２
の内部には，湿気浸入防止用の樹脂等の絶縁材４０が充
填されている。
【００３２】また，図示はしなかったが，上記プリント
配線板１には，上記パッド間スルーホール１１，１２の
他にも，絶縁基板３の表側面，裏側面，或いは内部にお
ける導体回路の間の電気導通を図ることを目的とする，
通常のスルーホールも設けられている。
配線板１には，上記パッド間スルーホール１１，１２の
他にも，絶縁基板３の表側面，裏側面，或いは内部にお
ける導体回路の間の電気導通を図ることを目的とする，
通常のスルーホールも設けられている。
【００３３】次に，上記プリント配線板の作用効果につ
いて説明する。本例のプリント配線板１においては，上
記のごとく絶縁基板３の表側面に設けたボンディングパ
ッド５１１，５２１と，裏側面に設けたボールパッド５
１４，５２４との電気導通を図るための多数のパッド間
スルーホール１１，１２を設けている。これらのパッド
間スルーホールの中，パッド間スルーホール１１は，搭
載ダイ７５の配置領域の内部において，搭載ダイ７５の
下部に設けられている。
いて説明する。本例のプリント配線板１においては，上
記のごとく絶縁基板３の表側面に設けたボンディングパ
ッド５１１，５２１と，裏側面に設けたボールパッド５
１４，５２４との電気導通を図るための多数のパッド間
スルーホール１１，１２を設けている。これらのパッド
間スルーホールの中，パッド間スルーホール１１は，搭
載ダイ７５の配置領域の内部において，搭載ダイ７５の
下部に設けられている。
【００３４】そのため，搭載ダイ７５の下部に設けたパ
ッド間スルーホール１１の占有面積分だけ，搭載ダイ７
５の周囲に設けるパッド間スルーホール１２の占有面積
が減少して，搭載ダイ７５の周囲に余剰の領域が生まれ
る。従って，この余剰領域に，更にパッド間スルーホー
ル１２及び導体回路５２２を増設することができる。
ッド間スルーホール１１の占有面積分だけ，搭載ダイ７
５の周囲に設けるパッド間スルーホール１２の占有面積
が減少して，搭載ダイ７５の周囲に余剰の領域が生まれ
る。従って，この余剰領域に，更にパッド間スルーホー
ル１２及び導体回路５２２を増設することができる。
【００３５】このように，上記プリント配線板１によれ
ば，従来になく，高密度にパッド間スルーホール及び導
体回路を設けることができる。また，搭載ダイ７５の下
部に設けたパッド間スルーホール１１は，電気信号伝達
経路としての役割だけでなく，電子部品７から発する熱
を放散させる役目も果たす。そのため，プリント配線板
１の熱放散性が向上する。
ば，従来になく，高密度にパッド間スルーホール及び導
体回路を設けることができる。また，搭載ダイ７５の下
部に設けたパッド間スルーホール１１は，電気信号伝達
経路としての役割だけでなく，電子部品７から発する熱
を放散させる役目も果たす。そのため，プリント配線板
１の熱放散性が向上する。
【００３６】実施形態例２ 本例のプリント配線板１においては，図４，図５に示す
ごとく，搭載ダイ７５の配置領域の内部において，搭載
ダイ７５の下部に設けたパッド間スルーホール１１が，
信号用パッド間スルーホール１１Ｓ，電源用パッド間ス
ルーホール１１Ｐ及び接地用パッド間スルーホール１１
Ｇからなる。
ごとく，搭載ダイ７５の配置領域の内部において，搭載
ダイ７５の下部に設けたパッド間スルーホール１１が，
信号用パッド間スルーホール１１Ｓ，電源用パッド間ス
ルーホール１１Ｐ及び接地用パッド間スルーホール１１
Ｇからなる。
【００３７】信号用パッド間スルーホール１１Ｓは，搭
載ダイ７５の配置領域の内部において，その外周部７５
１に配置されている。一方，電源用パッド間スルーホー
ル１１Ｐ及び接地用パッド間スルーホール１１Ｇは，搭
載ダイ７５の配置領域の内部において上記外周部７５１
よりも内方の中心部７５２に配置されている。
載ダイ７５の配置領域の内部において，その外周部７５
１に配置されている。一方，電源用パッド間スルーホー
ル１１Ｐ及び接地用パッド間スルーホール１１Ｇは，搭
載ダイ７５の配置領域の内部において上記外周部７５１
よりも内方の中心部７５２に配置されている。
【００３８】信号用，電源用，接地用パッド間スルーホ
ール１１Ｓ，１１Ｐ，１１Ｇは，図５に示すごとく，絶
縁基板３の表側面において，引込回路５１２Ｓ，５１２
Ｐ，５１２Ｇを介して，搭載ダイ７５の配置領域よりも
外方の外周部に設けたボンディングパッド５１１Ｓ，５
１１Ｐ，５１１Ｇと電気的に接続している。
ール１１Ｓ，１１Ｐ，１１Ｇは，図５に示すごとく，絶
縁基板３の表側面において，引込回路５１２Ｓ，５１２
Ｐ，５１２Ｇを介して，搭載ダイ７５の配置領域よりも
外方の外周部に設けたボンディングパッド５１１Ｓ，５
１１Ｐ，５１１Ｇと電気的に接続している。
【００３９】一方，絶縁基板３の裏側面においては，図
６に示すごとく，信号用，電源用，接地用のパッド間ス
ルーホール１１Ｓ，１１Ｐ，１１Ｇは，導体回路５１３
Ｓ，５１３Ｐ，５１３Ｇを介して，半田ボール搭載用の
ボールパッド５１４Ｓ，５１４Ｐ，５１４Ｇと電気的に
接続している。
６に示すごとく，信号用，電源用，接地用のパッド間ス
ルーホール１１Ｓ，１１Ｐ，１１Ｇは，導体回路５１３
Ｓ，５１３Ｐ，５１３Ｇを介して，半田ボール搭載用の
ボールパッド５１４Ｓ，５１４Ｐ，５１４Ｇと電気的に
接続している。
【００４０】また，図４，図５に示すごとく，絶縁基板
３の表側面においては，搭載ダイ７５の配置領域よりも
外側の周囲に，信号用のボンディングパッド５２１Ｓ，
導体回路５２２Ｓ及びパッド間スルーホール１２Ｓが設
けられている。パッド間スルーホール１２Ｓは，絶縁基
板３の裏側面に設けた導体回路５２３Ｓ及びボールパッ
ド５２４Ｓと電気的に接続している。搭載ダイ７５は，
実施形態例１に示したごとく，ベタ層により全て同一電
位に連結されている（図５）。
３の表側面においては，搭載ダイ７５の配置領域よりも
外側の周囲に，信号用のボンディングパッド５２１Ｓ，
導体回路５２２Ｓ及びパッド間スルーホール１２Ｓが設
けられている。パッド間スルーホール１２Ｓは，絶縁基
板３の裏側面に設けた導体回路５２３Ｓ及びボールパッ
ド５２４Ｓと電気的に接続している。搭載ダイ７５は，
実施形態例１に示したごとく，ベタ層により全て同一電
位に連結されている（図５）。
【００４１】また，絶縁基板３における搭載ダイ７５の
下部には，放熱用のサーマルホール２が設けられてい
る。上記パッド間スルーホール１１及びサーマルホール
２の内壁は，金属めっき膜５により被覆され，その内部
は湿気浸入防止用の絶縁材４０が充填されている。
下部には，放熱用のサーマルホール２が設けられてい
る。上記パッド間スルーホール１１及びサーマルホール
２の内壁は，金属めっき膜５により被覆され，その内部
は湿気浸入防止用の絶縁材４０が充填されている。
【００４２】上記プリント配線板１を製造するに当たっ
ては，絶縁基板にパッド間スルーホール及びサーマルホ
ールを穿設する。次いで，マスクにより絶縁基板におけ
るパターン非形成部分を被覆した状態で，無電解Ｎｉ−
Ａｕめっき，及び電解Ｎｉ−Ａｕめっきを行い，パター
ン形成部分に金属めっき膜を形成する。次いで，金属め
っき膜から電解Ｎｉ−Ａｕめっきにおいて電気導入のた
めに用いためっきリードをエッチング又は穴明け等によ
り切断，除去する。
ては，絶縁基板にパッド間スルーホール及びサーマルホ
ールを穿設する。次いで，マスクにより絶縁基板におけ
るパターン非形成部分を被覆した状態で，無電解Ｎｉ−
Ａｕめっき，及び電解Ｎｉ−Ａｕめっきを行い，パター
ン形成部分に金属めっき膜を形成する。次いで，金属め
っき膜から電解Ｎｉ−Ａｕめっきにおいて電気導入のた
めに用いためっきリードをエッチング又は穴明け等によ
り切断，除去する。
【００４３】これにより，図４〜図６に示すごとく，絶
縁基板３の表側面に，導体回路５１３，５２２，５２
３，引込回路５１２，搭載ダイ７５，ボールパッド５１
４，５２４，ボンディングパッド５１１，５２１を形成
するとともに，サーマルホール２及びパッド間スルーホ
ール１１，１２の内部に金属めっき膜５を形成する。そ
の他は，実施形態例１と同様である。
縁基板３の表側面に，導体回路５１３，５２２，５２
３，引込回路５１２，搭載ダイ７５，ボールパッド５１
４，５２４，ボンディングパッド５１１，５２１を形成
するとともに，サーマルホール２及びパッド間スルーホ
ール１１，１２の内部に金属めっき膜５を形成する。そ
の他は，実施形態例１と同様である。
【００４４】本例においては，図４，図５に示すごと
く，搭載ダイ７５の配置領域の内部において，搭載ダイ
７５の下部に，信号用，電源用，接地用パッド間スルー
ホール１１Ｓ，１１Ｐ，１１Ｇを設けている。信号用パ
ッド間スルーホール１１Ｓは，電源用，接地用パッド間
スルーホール１１Ｐ，１１Ｇよりも外周の外周部７５１
に設けられている。そのため，信号用パッド間スルーホ
ール１１Ｓとボンディングパッド５１１Ｓとが近接した
位置に設けられることになり，引込回路５１２Ｓにより
両者間を短距離で接続することができる。
く，搭載ダイ７５の配置領域の内部において，搭載ダイ
７５の下部に，信号用，電源用，接地用パッド間スルー
ホール１１Ｓ，１１Ｐ，１１Ｇを設けている。信号用パ
ッド間スルーホール１１Ｓは，電源用，接地用パッド間
スルーホール１１Ｐ，１１Ｇよりも外周の外周部７５１
に設けられている。そのため，信号用パッド間スルーホ
ール１１Ｓとボンディングパッド５１１Ｓとが近接した
位置に設けられることになり，引込回路５１２Ｓにより
両者間を短距離で接続することができる。
【００４５】また，信号用パッド間スルーホール１１Ｓ
とボンディングパッド５１１Ｓとの間には，電源用，接
地用パッド間スルーホール１１Ｐ，１１Ｇが設けられて
いないため，これらを迂回することなく，引込回路５１
２Ｓを形成することができる。従って，搭載ダイ７５の
下部における回路構造が整然と整えられ，各種回路及び
パッド間スルーホールを高密度に配置することができ
る。
とボンディングパッド５１１Ｓとの間には，電源用，接
地用パッド間スルーホール１１Ｐ，１１Ｇが設けられて
いないため，これらを迂回することなく，引込回路５１
２Ｓを形成することができる。従って，搭載ダイ７５の
下部における回路構造が整然と整えられ，各種回路及び
パッド間スルーホールを高密度に配置することができ
る。
【００４６】また，電源用，接地用パッド間スルーホー
ル１１Ｐ，１１Ｇは搭載ダイ７５の外周部よりも内方の
中心部７５２に，一方信号用パッド間スルーホール１１
Ｓは搭載ダイの上記外周部７５１に設けられている。そ
のため，電源用，接地用の引込回路５１２Ｐ，５１２Ｇ
及びパッド間スルーホール１１Ｐ，１１Ｇは，信号用パ
ッド間スルーホール１１Ｓに妨げられることなく，搭載
ダイ７５の中心部７５２に集中して配置することができ
る。それ故，引込回路５１２Ｐ，５１２Ｇを幅広に設け
ることができ，電気容量の拡大を図ることができる。
ル１１Ｐ，１１Ｇは搭載ダイ７５の外周部よりも内方の
中心部７５２に，一方信号用パッド間スルーホール１１
Ｓは搭載ダイの上記外周部７５１に設けられている。そ
のため，電源用，接地用の引込回路５１２Ｐ，５１２Ｇ
及びパッド間スルーホール１１Ｐ，１１Ｇは，信号用パ
ッド間スルーホール１１Ｓに妨げられることなく，搭載
ダイ７５の中心部７５２に集中して配置することができ
る。それ故，引込回路５１２Ｐ，５１２Ｇを幅広に設け
ることができ，電気容量の拡大を図ることができる。
【００４７】また，広面積を要する電源用，接地用パッ
ド間スルーホール１１Ｐ，１１Ｇは，搭載ダイ７５の下
部に設けられている。そのため，搭載ダイ７５の周囲に
信号用の導体回路５２２Ｓ，パッド間スルーホール１２
Ｓをより多く設けることができる。そのため，より高密
度な配線構造にすることができる。その他，本例におい
ても実施形態例１と同様の効果を得ることができる。
ド間スルーホール１１Ｐ，１１Ｇは，搭載ダイ７５の下
部に設けられている。そのため，搭載ダイ７５の周囲に
信号用の導体回路５２２Ｓ，パッド間スルーホール１２
Ｓをより多く設けることができる。そのため，より高密
度な配線構造にすることができる。その他，本例におい
ても実施形態例１と同様の効果を得ることができる。
【００４８】
【発明の効果】本発明によれば，パッド間スルーホール
及び導体回路を高密度に実装することができるプリント
配線板を提供することができる。
及び導体回路を高密度に実装することができるプリント
配線板を提供することができる。
【図１】実施形態例１における，図２のＡ−Ａ矢視線に
沿って切断した，プリント配線板の断面図。
沿って切断した，プリント配線板の断面図。
【図２】実施形態例１における，プリント配線板の平面
図。
図。
【図３】実施形態例１における，プリント配線板の裏面
図。
図。
【図４】実施形態例２における，図５のＣ−Ｃ矢視線に
沿って切断した，プリント配線板の断面図。
沿って切断した，プリント配線板の断面図。
【図５】実施形態例２における，プリント配線板の平面
図。
図。
【図６】実施形態例２における，プリント配線板の裏面
図。
図。
【図７】従来例における，図８のＢ−Ｂ矢視線に沿って
切断した，プリント配線板の断面図。
切断した，プリント配線板の断面図。
【図８】従来例における，プリント配線板の平面図。
【図９】従来例における，プリント配線板の裏面図。
１．．．プリント配線板， １１，１２．．．パッド間スルーホール， ２．．．サーマルホール， ３．．．絶縁基板， ４．．．ソルダーレジスト膜， ５１１，５２１．．．ボンディングパッド， ５１２．．．引込回路， ５１３，５２３，５２２．．．導体回路， ５１４，５２４．．．ボールパッド， ７５．．．搭載ダイ， ７．．．電子部品， ８．．．外部基板，
Claims (4)
- 【請求項１】 絶縁基板の表側面に電子部品搭載用の搭
載ダイと，該搭載ダイの周囲に設けた多数のボンディン
グパッドとを有し，一方，絶縁基板の裏側面にはプリン
ト配線板を外部基板に搭載するための多数のボールパッ
ドを設けてなり，該ボールパッドと上記ボンディングパ
ッドとは絶縁基板に貫通させた多数のパッド間スルーホ
ールによりそれぞれ接続してなるプリント配線板におい
て，上記多数のパッド間スルーホールの中，その一部の
パッド間スルーホールは，上記搭載ダイを設けた配置領
域の内部において，該搭載ダイとは電気的に絶縁された
状態で，上記搭載ダイの下部に絶縁基板を貫通して設け
られていることを特徴とするプリント配線板。 - 【請求項２】 請求項１において，上記ボンディングパ
ッドは，上記搭載ダイの配置領域の内部に引き込まれた
引込回路を介して，上記配置領域の内部に設けたパッド
間スルーホールと接続していることを特徴とするプリン
ト配線板。 - 【請求項３】 請求項１又は２において，上記搭載ダイ
の下部における絶縁基板には，放熱用のサーマルホール
が設けられていることを特徴とするプリント配線板。 - 【請求項４】 請求項１〜３のいずれか一項において，
上記搭載ダイの配置領域の内部に設けたパッド間スルー
ホールは，電子部品の電気信号を取り出すための信号用
パッド間スルーホールと，電子部品に電気を供給するた
めの電源用パッド間スルーホール，又は／及び電子部品
を接地するための接地用パッド間スルーホールとからな
り，かつ，上記信号用パッド間スルーホールは，上記搭
載ダイの上記配置領域の内部における外周部に配置さ
れ，上記電源用パッド間スルーホール又は／及び接地用
パッド間スルーホールは，上記搭載ダイの配置領域にお
いて上記外周部よりも内方の中心部に配置されているこ
とを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1463697A JP4026188B2 (ja) | 1996-02-27 | 1997-01-10 | プリント配線板 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6708796 | 1996-02-27 | ||
| JP8-334818 | 1996-11-28 | ||
| JP33481896 | 1996-11-28 | ||
| JP8-67087 | 1996-11-28 | ||
| JP1463697A JP4026188B2 (ja) | 1996-02-27 | 1997-01-10 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214928A true JPH10214928A (ja) | 1998-08-11 |
| JP4026188B2 JP4026188B2 (ja) | 2007-12-26 |
Family
ID=27280719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1463697A Expired - Lifetime JP4026188B2 (ja) | 1996-02-27 | 1997-01-10 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026188B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525602A (ja) * | 1991-07-17 | 1993-02-02 | Nippon Steel Corp | メツキ密着性に優れたアルミニウムメツキオーステナイト系ステンレス鋼板の製造法 |
| KR100400673B1 (ko) * | 1999-09-07 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 인쇄회로기판 |
| JP2006140512A (ja) * | 2005-12-14 | 2006-06-01 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2008192898A (ja) * | 2007-02-06 | 2008-08-21 | Renesas Technology Corp | 半導体装置 |
| JP2010050489A (ja) * | 2001-06-07 | 2010-03-04 | Renesas Technology Corp | 半導体装置 |
| JP2013125765A (ja) * | 2011-12-13 | 2013-06-24 | Elpida Memory Inc | 半導体装置 |
| JP2015225984A (ja) * | 2014-05-29 | 2015-12-14 | イビデン株式会社 | 回路基板及びその製造方法 |
-
1997
- 1997-01-10 JP JP1463697A patent/JP4026188B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525602A (ja) * | 1991-07-17 | 1993-02-02 | Nippon Steel Corp | メツキ密着性に優れたアルミニウムメツキオーステナイト系ステンレス鋼板の製造法 |
| KR100400673B1 (ko) * | 1999-09-07 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 인쇄회로기판 |
| JP2010050489A (ja) * | 2001-06-07 | 2010-03-04 | Renesas Technology Corp | 半導体装置 |
| US8524534B2 (en) | 2001-06-07 | 2013-09-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8653655B2 (en) | 2001-06-07 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8952527B2 (en) | 2001-06-07 | 2015-02-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US9613922B2 (en) | 2001-06-07 | 2017-04-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2006140512A (ja) * | 2005-12-14 | 2006-06-01 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2008192898A (ja) * | 2007-02-06 | 2008-08-21 | Renesas Technology Corp | 半導体装置 |
| JP2013125765A (ja) * | 2011-12-13 | 2013-06-24 | Elpida Memory Inc | 半導体装置 |
| US9449951B2 (en) | 2011-12-13 | 2016-09-20 | Ps4 Luxco S.A.R.L. | Semiconductor device |
| JP2015225984A (ja) * | 2014-05-29 | 2015-12-14 | イビデン株式会社 | 回路基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4026188B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396141B2 (en) | Tape ball grid array with interconnected ground plane | |
| US6084295A (en) | Semiconductor device and circuit board used therein | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| WO2004021435A1 (ja) | モジュール部品 | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4026188B2 (ja) | プリント配線板 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR20020010489A (ko) | 집적 회로 패키지 | |
| JP2000188359A (ja) | 半導体パッケージ | |
| JPH0823047A (ja) | Ｂｇａ型半導体装置 | |
| JPH11163217A (ja) | 半導体装置 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JPH03120851A (ja) | 半導体搭載用基板 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JP3147165B2 (ja) | 回路装置、その製造方法 | |
| JPH0741161Y2 (ja) | 混成集積回路 | |
| JPH0476980A (ja) | 電子部品搭載用基板 | |
| JP3619358B2 (ja) | 変換モジュール | |
| JP2626809B2 (ja) | 電子部品搭載用基板のリードフレーム | |
| JP3510475B2 (ja) | 変換モジュール | |
| CN114496808A (zh) | 倒装式塑封的装配方法、屏蔽系统、散热系统及应用 | |
| JPH11102986A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |