JP3074667B2 - チップキャリア及びその製造方法 - Google Patents
チップキャリア及びその製造方法Info
- Publication number
- JP3074667B2 JP3074667B2 JP23404394A JP23404394A JP3074667B2 JP 3074667 B2 JP3074667 B2 JP 3074667B2 JP 23404394 A JP23404394 A JP 23404394A JP 23404394 A JP23404394 A JP 23404394A JP 3074667 B2 JP3074667 B2 JP 3074667B2
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- chip carrier
- chip
- insulating layer
- laminated portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路素子を
搭載し、かつ外部回路に接続するために用いるチップキ
ャリアと、このチップキャリアを製造する方法に関す
る。
搭載し、かつ外部回路に接続するために用いるチップキ
ャリアと、このチップキャリアを製造する方法に関す
る。
【０００２】さらに詳しくは、本発明は、ベース基板上
に接続用パッドを直接設けてなるチップキャリアに関す
る。
に接続用パッドを直接設けてなるチップキャリアに関す
る。
【０００３】また、本発明は、接続用パッドの配置位置
に、ベース基板に接続用パッドを設け、以後絶縁層及び
導電層を積み上げる工程中でも、当該部分に絶縁層も導
体層も設けないように製造するチップキャリアの製造方
法に関する。
に、ベース基板に接続用パッドを設け、以後絶縁層及び
導電層を積み上げる工程中でも、当該部分に絶縁層も導
体層も設けないように製造するチップキャリアの製造方
法に関する。
【０００４】
【従来の技術】従来、この種のチップキャリアは、例え
ば、ベース基板上に導体パターン、絶縁層、導体パター
ン、絶縁層というように服装の素材を積層して積層部を
形成し、かつその積層部内等に所定の電気回路を形成さ
せ、半導体集積回路素子（ＩＣチップ）と前記電気回路
と接続をとるとともに、外部回路と接続できるように構
成されているものが提供されている。このようなチップ
キャリアでは、チップ搭載部にＩＣチップを搭載し、か
つ当該ＩＣチップの接続端子と積層部の電気回路の接続
用パッドとを所定の金ワイヤー等で接続する方法が取ら
れている。
ば、ベース基板上に導体パターン、絶縁層、導体パター
ン、絶縁層というように服装の素材を積層して積層部を
形成し、かつその積層部内等に所定の電気回路を形成さ
せ、半導体集積回路素子（ＩＣチップ）と前記電気回路
と接続をとるとともに、外部回路と接続できるように構
成されているものが提供されている。このようなチップ
キャリアでは、チップ搭載部にＩＣチップを搭載し、か
つ当該ＩＣチップの接続端子と積層部の電気回路の接続
用パッドとを所定の金ワイヤー等で接続する方法が取ら
れている。
【０００５】図５は、従来のチップキャリアの構成を示
す図である。図５に示すチップキャリア１０１は、積層
基板１０２を備えており、この積層基板１０２にチップ
搭載部１０３が形成され、かつその積層基板１０２に接
続用パッド１０４が形成された構造を有している。ここ
で、積層基板１０２は、導体パターン１０５、絶縁層１
０６、導体パターン１０７、絶縁層１０８というように
順次積み重ねられ、導体パターン１０９、１１１、１１
３、１１５と絶縁層１１０、１１２、１１４とが積層さ
れて構成されている。また、接続用パッド１０４は、ス
ルーホール１１６で裏面側の導体パターン１０５の所定
の回路に接続されている。また、他のスルーホール１１
６は、前記積層基板１０２の他の電気回路に接続される
とともに、前記積層基板１０２の表裏の所定の電気回路
に接続されている。そして、ＩＣチップ１１７を積層基
板１０２のチップ搭載部１０３に搭載し、ＩＣチップ１
１７と接続用パッド１０４との間を金ワイヤー１１８で
接続して半導体装置を構成している。
す図である。図５に示すチップキャリア１０１は、積層
基板１０２を備えており、この積層基板１０２にチップ
搭載部１０３が形成され、かつその積層基板１０２に接
続用パッド１０４が形成された構造を有している。ここ
で、積層基板１０２は、導体パターン１０５、絶縁層１
０６、導体パターン１０７、絶縁層１０８というように
順次積み重ねられ、導体パターン１０９、１１１、１１
３、１１５と絶縁層１１０、１１２、１１４とが積層さ
れて構成されている。また、接続用パッド１０４は、ス
ルーホール１１６で裏面側の導体パターン１０５の所定
の回路に接続されている。また、他のスルーホール１１
６は、前記積層基板１０２の他の電気回路に接続される
とともに、前記積層基板１０２の表裏の所定の電気回路
に接続されている。そして、ＩＣチップ１１７を積層基
板１０２のチップ搭載部１０３に搭載し、ＩＣチップ１
１７と接続用パッド１０４との間を金ワイヤー１１８で
接続して半導体装置を構成している。
【０００６】図６は、従来の他のチップキャリアの構成
を示す図である。図６に示すチップキャリア２０１は、
ベース基板２０２の上に、導体パターン２０３、絶縁層
２０４、導体パターン２０５、絶縁層２０６、導体パタ
ーン２０７を順次積み上げて構成された積層部２０８を
有している。前記導体パターン２０７は、チップ搭載部
２０９、接続用パッド２１０、その他配線回路が構成さ
れている。そして、ＩＣチップ２１１をチップ搭載部２
０９に搭載し、ＩＣチップ２１１と接続用パッド２１０
との間を金ワイヤー２１２で接続して半導体装置を構成
している。
を示す図である。図６に示すチップキャリア２０１は、
ベース基板２０２の上に、導体パターン２０３、絶縁層
２０４、導体パターン２０５、絶縁層２０６、導体パタ
ーン２０７を順次積み上げて構成された積層部２０８を
有している。前記導体パターン２０７は、チップ搭載部
２０９、接続用パッド２１０、その他配線回路が構成さ
れている。そして、ＩＣチップ２１１をチップ搭載部２
０９に搭載し、ＩＣチップ２１１と接続用パッド２１０
との間を金ワイヤー２１２で接続して半導体装置を構成
している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記チ
ップキャリアは、樹脂からなる絶縁層と導体パターンを
交互に積み重ねて構成してあるため、ＩＣチップ上の電
極から金ワイヤーでチップキャリア上の接続用パッドへ
電気的に接続しようとすると、チップキャリア側の接続
用パッドが樹脂上にあるため、その樹脂の影響を受けて
しまい、金ワイヤーの接続を確実に行なうことは難しか
った。すなわち、上記チップキャリアは、樹脂そのもの
がやわらかくガラス転移温度が低いため、熱と超音波を
加えながら、金ワイヤーをパッドに押さえつけて接合す
るいわゆるウェッジボンディングをすることが困難であ
った。
ップキャリアは、樹脂からなる絶縁層と導体パターンを
交互に積み重ねて構成してあるため、ＩＣチップ上の電
極から金ワイヤーでチップキャリア上の接続用パッドへ
電気的に接続しようとすると、チップキャリア側の接続
用パッドが樹脂上にあるため、その樹脂の影響を受けて
しまい、金ワイヤーの接続を確実に行なうことは難しか
った。すなわち、上記チップキャリアは、樹脂そのもの
がやわらかくガラス転移温度が低いため、熱と超音波を
加えながら、金ワイヤーをパッドに押さえつけて接合す
るいわゆるウェッジボンディングをすることが困難であ
った。
【０００８】このため、上述したビルドアップ構造のチ
ップキャリアにワイヤーボンディングでＩＣチップを搭
載することはほとんど行なわれておらず、ビルドアップ
基板の特徴である微細パターンを利用するということ
と、ワイヤボンディングの凡用性、接続信頼性等を同時
に満足することができないという欠点があった。
ップキャリアにワイヤーボンディングでＩＣチップを搭
載することはほとんど行なわれておらず、ビルドアップ
基板の特徴である微細パターンを利用するということ
と、ワイヤボンディングの凡用性、接続信頼性等を同時
に満足することができないという欠点があった。
【０００９】本発明は、上述した欠点を解消し、微細パ
ターンを利用でき、かつワイヤーボンディングを行なう
ことができるチップキャリア及びその製造方法を提供す
ることを目的としている。
ターンを利用でき、かつワイヤーボンディングを行なう
ことができるチップキャリア及びその製造方法を提供す
ることを目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載のチップキャリアは、ベース基板上に
複数の導体パターンと樹脂層からなる絶縁層とを積層し
て形成した積層部を有するチップキャリアにおいて、前
記半導体集積回路素子と積層部の電気回路の間の電気的
接続をワイヤーボンディングを用いて行なう際に使用す
る接続用パッドを、前記ベース基板上に直接配設したこ
とを特徴とするものである。
め、請求項１記載のチップキャリアは、ベース基板上に
複数の導体パターンと樹脂層からなる絶縁層とを積層し
て形成した積層部を有するチップキャリアにおいて、前
記半導体集積回路素子と積層部の電気回路の間の電気的
接続をワイヤーボンディングを用いて行なう際に使用す
る接続用パッドを、前記ベース基板上に直接配設したこ
とを特徴とするものである。
【００１１】上記目的を達成するために、請求項２のチ
ップキャリアは、ベース基板上に複数の導体パターンと
樹脂層からなる絶縁層とを積層して形成した積層部を有
するチップキャリアにおいて、前記半導体集積回路素子
と積層部の電気回路の間の電気的接続をワイヤーボンデ
ィングを用いて行う際に使用する接続用パッドを、前記
ベース基板上に直接配設し、上記ベース基板は絶縁体か
らなり、前記ベース基板の両面又はどちらか一方の面に
直接導体パターンが形成されており、かつベース基板内
にスルーホール以外の導体パターンを形成していないこ
とを特徴とするものである。
ップキャリアは、ベース基板上に複数の導体パターンと
樹脂層からなる絶縁層とを積層して形成した積層部を有
するチップキャリアにおいて、前記半導体集積回路素子
と積層部の電気回路の間の電気的接続をワイヤーボンデ
ィングを用いて行う際に使用する接続用パッドを、前記
ベース基板上に直接配設し、上記ベース基板は絶縁体か
らなり、前記ベース基板の両面又はどちらか一方の面に
直接導体パターンが形成されており、かつベース基板内
にスルーホール以外の導体パターンを形成していないこ
とを特徴とするものである。
【００１２】上記目的を達成するために、請求項３記載
のチップキャリアは、ベース基板上に複数の導体パター
ンと樹脂層からなる絶縁層とを積層して形成した積層部
を有するチップキャリアにおいて、前記半導体集積回路
素子と積層部の電気回路の間の電気的接続をワイヤーボ
ンディングを用いて行う際に使用する接続用パッドを、
前記ベース基板上に直接配設し、且チップ搭載部を前記
ベース基板の表面又は前記ベース基板の積層部の表面に
設けたことを特徴とするものである。
のチップキャリアは、ベース基板上に複数の導体パター
ンと樹脂層からなる絶縁層とを積層して形成した積層部
を有するチップキャリアにおいて、前記半導体集積回路
素子と積層部の電気回路の間の電気的接続をワイヤーボ
ンディングを用いて行う際に使用する接続用パッドを、
前記ベース基板上に直接配設し、且チップ搭載部を前記
ベース基板の表面又は前記ベース基板の積層部の表面に
設けたことを特徴とするものである。
【００１３】上記目的を達成するために、請求項４記載
のチップキャリアの製造方法は、ベース基板上に複数の
導体パターンと樹脂層からなる絶縁層とを積層して形成
した積層部を有するチップキャリアを製造する方法にお
いて、前記半導体集積回路素子と積層部の電気回路の間
の電気的接続をワイヤーボンディングを用いて行う際に
使用する接続用パッドを、前記ベース基板上に設け、か
つ絶縁層、導電層、絶縁層と順次積み挙げて行く工程
で、前記接続用パッド部分に保護部材を配置して積層さ
れないようにすることを特徴とするものである。
のチップキャリアの製造方法は、ベース基板上に複数の
導体パターンと樹脂層からなる絶縁層とを積層して形成
した積層部を有するチップキャリアを製造する方法にお
いて、前記半導体集積回路素子と積層部の電気回路の間
の電気的接続をワイヤーボンディングを用いて行う際に
使用する接続用パッドを、前記ベース基板上に設け、か
つ絶縁層、導電層、絶縁層と順次積み挙げて行く工程
で、前記接続用パッド部分に保護部材を配置して積層さ
れないようにすることを特徴とするものである。
【００１４】
【作用】請求項１記載の発明では、半導体集積回路素子
と積層部の電気回路の間の電気的接続をワイヤーボンデ
ィングを用いて行なう際に使用する接続用パッドを、前
記ベース基板上に直接配設したので、ビルドアップ基板
の特徴である微細パターンをそのまま活かし、かつ、チ
ップオンボードの特徴であるワイヤボンディング性を利
用できる。
と積層部の電気回路の間の電気的接続をワイヤーボンデ
ィングを用いて行なう際に使用する接続用パッドを、前
記ベース基板上に直接配設したので、ビルドアップ基板
の特徴である微細パターンをそのまま活かし、かつ、チ
ップオンボードの特徴であるワイヤボンディング性を利
用できる。
【００１５】請求項２の発明で、ベース基板は絶縁体か
らなり、前記ベース基板の両面またはどちらか一方の面
に直接導体パターンが形成されており、かつベース基板
内にスルーホール以外の導体パターンを形成していない
ので、ビルドアップ基板の特徴である微細パターンをそ
のまま活かし、かつ、チップオンボードの特徴であるワ
イヤボンディング性を利用できる。
らなり、前記ベース基板の両面またはどちらか一方の面
に直接導体パターンが形成されており、かつベース基板
内にスルーホール以外の導体パターンを形成していない
ので、ビルドアップ基板の特徴である微細パターンをそ
のまま活かし、かつ、チップオンボードの特徴であるワ
イヤボンディング性を利用できる。
【００１６】請求項３記載の発明では、前記半導体集積
回路素子と積層部の電気回路の間の電気的接続をワイヤ
ーボンディングを用いて行なう際に使用する接続用パッ
ドを前記ベース基板上に直接配設し、かつチップ搭載部
を、前記ベース基板の表面または前記ベース基板の積層
部の表面に設けたものである。したがって、ビルドアッ
プ基板の特徴である微細パターンをそのまま活かし、か
つ、チップオンボードの特徴であるワイヤボンディング
性を利用できる。
回路素子と積層部の電気回路の間の電気的接続をワイヤ
ーボンディングを用いて行なう際に使用する接続用パッ
ドを前記ベース基板上に直接配設し、かつチップ搭載部
を、前記ベース基板の表面または前記ベース基板の積層
部の表面に設けたものである。したがって、ビルドアッ
プ基板の特徴である微細パターンをそのまま活かし、か
つ、チップオンボードの特徴であるワイヤボンディング
性を利用できる。
【００１７】請求項４記載の発明では、ベース基板上に
接続用パッドを設け、かつ絶縁層、導電層、絶縁層と順
次積み上げてゆく工程で、前記接続用パッド部分に保護
部材を配置して積層を行わせる。これにより、ビルドア
ップ基板の特徴である微細パターンをそのまま活かし、
かつ、チップオンボードの特徴であるワイヤボンディン
グ性を利用できるチップキャリアを得ることができる。
接続用パッドを設け、かつ絶縁層、導電層、絶縁層と順
次積み上げてゆく工程で、前記接続用パッド部分に保護
部材を配置して積層を行わせる。これにより、ビルドア
ップ基板の特徴である微細パターンをそのまま活かし、
かつ、チップオンボードの特徴であるワイヤボンディン
グ性を利用できるチップキャリアを得ることができる。
【００１８】
【実施例】以下、本発明について図示の実施例を参照し
て説明する。
て説明する。
【００１９】図１は、本発明のチップキャリアの実施例
を示す断面図である。図１に示すチップキャリア１は、
ベース基板２上に、導体パターン３、絶縁層４、導体パ
ターン５、絶縁層６、導体パターン７の順で順次積層し
て積層部８を形成しており、かつベース基板２の上に形
成されたボンデング用パッド１０の図示上方には、導体
パターン５，７も、絶縁層４，６も積層されていない。
また、前記積層部８の表面にはチップ搭載部１１及びそ
の他の電気回路が形成されている。また、積層部８は、
上記導体パターン５，７，…、上記絶縁層４，６，…の
配置により所定の電気回路が構成されている。
を示す断面図である。図１に示すチップキャリア１は、
ベース基板２上に、導体パターン３、絶縁層４、導体パ
ターン５、絶縁層６、導体パターン７の順で順次積層し
て積層部８を形成しており、かつベース基板２の上に形
成されたボンデング用パッド１０の図示上方には、導体
パターン５，７も、絶縁層４，６も積層されていない。
また、前記積層部８の表面にはチップ搭載部１１及びそ
の他の電気回路が形成されている。また、積層部８は、
上記導体パターン５，７，…、上記絶縁層４，６，…の
配置により所定の電気回路が構成されている。
【００２０】このようなチップキャリア１のベース基板
２の上に設けた積層部８のチップ搭載部１１にＩＣチッ
プ１２を搭載し、ＩＣチップ１２の接続電極と、ＩＣチ
ップ１２上に直接設けられたボンデング用パッド１０と
を金ワイヤー１３でワイヤボンデングすることができ
る。
２の上に設けた積層部８のチップ搭載部１１にＩＣチッ
プ１２を搭載し、ＩＣチップ１２の接続電極と、ＩＣチ
ップ１２上に直接設けられたボンデング用パッド１０と
を金ワイヤー１３でワイヤボンデングすることができ
る。
【００２１】このようなチップキャリア１は次のように
製造されることになる。
製造されることになる。
【００２２】図２は、同ベース基板上に一層目までを形
成する工程を説明するための図である。この図を用いて
チップキャリア１の製造方法を説明する。
成する工程を説明するための図である。この図を用いて
チップキャリア１の製造方法を説明する。
【００２３】〔洗浄工程等〕図２（ａ）に示すように、
例えば、表裏両面の銅箔１５，１５とガラス−ＢＴレジ
ン板１６とで構成され、かつその板厚が例えば約２００
〔μｍ〕の銅張積層板（ＣＣＬ−ＨＬ８１０（商品
名）；三菱ガス化学（株）製）を使用し、その銅箔１
５，１５の表面をよく洗浄し、乾燥させておく。また、
このガラス−ＢＴレジン１６は、ベース基板２となる。
例えば、表裏両面の銅箔１５，１５とガラス−ＢＴレジ
ン板１６とで構成され、かつその板厚が例えば約２００
〔μｍ〕の銅張積層板（ＣＣＬ−ＨＬ８１０（商品
名）；三菱ガス化学（株）製）を使用し、その銅箔１
５，１５の表面をよく洗浄し、乾燥させておく。また、
このガラス−ＢＴレジン１６は、ベース基板２となる。
【００２４】〔第１の導体パターンの形成工程〕次に、
前記銅張積層板の銅箔１５，１５の上に、例えば、厚さ
約３５〔μｍ〕のドライフィルムレジスト（フォテック
（商品名）；日立化成工業（株）製）をラミネータを用
いて貼り合わせて、約１５分放置する。ついで、パター
ンマスクを重ねて、真空引きし、上下から紫外線を例え
ば約５０〔ｍＪ／ｃｍ2 〕の強さで照射する。約３０分
間放置した後、表面の保護フィルムを手で剥離し、その
後、例えば１〔％〕の炭酸ナトリウム溶液で現像し、形
成しようとする導体パターンと同じ形状のドライフィル
ムレジストパターンを形成した。そして、５０〔度Ｃ〕
の塩化第２鉄液を吹きつけ、ドライフィルムレジストで
覆われていない部分の銅箔をエッチングして除去する。
その後、例えば５〔％〕の水酸化ナトリウム溶液に、例
えば１〜２分浸漬してドライフィルムレジストを剥離す
る。以上の工程により、図２（ｂ）に示すように、ベー
ス基板２（ガラス−ＢＴレジン１６）上にボンデング用
パッド１０を含む第１の導体パターン３ａ及び導体パタ
ーン３ｂが形成される。
前記銅張積層板の銅箔１５，１５の上に、例えば、厚さ
約３５〔μｍ〕のドライフィルムレジスト（フォテック
（商品名）；日立化成工業（株）製）をラミネータを用
いて貼り合わせて、約１５分放置する。ついで、パター
ンマスクを重ねて、真空引きし、上下から紫外線を例え
ば約５０〔ｍＪ／ｃｍ2 〕の強さで照射する。約３０分
間放置した後、表面の保護フィルムを手で剥離し、その
後、例えば１〔％〕の炭酸ナトリウム溶液で現像し、形
成しようとする導体パターンと同じ形状のドライフィル
ムレジストパターンを形成した。そして、５０〔度Ｃ〕
の塩化第２鉄液を吹きつけ、ドライフィルムレジストで
覆われていない部分の銅箔をエッチングして除去する。
その後、例えば５〔％〕の水酸化ナトリウム溶液に、例
えば１〜２分浸漬してドライフィルムレジストを剥離す
る。以上の工程により、図２（ｂ）に示すように、ベー
ス基板２（ガラス−ＢＴレジン１６）上にボンデング用
パッド１０を含む第１の導体パターン３ａ及び導体パタ
ーン３ｂが形成される。
【００２５】〔第１の絶縁層の形成及び導通用透孔の形
成の工程〕次に、液状の感光性樹脂（プロビマー５２
（商品名）；日本チバガイギー製）を前記導体パターン
３ａの上に例えば５０〔μｍ〕の厚さで塗布する。その
後、平板上に置いた状態で約１５〔分〕間放置し、感光
性樹脂に含まれる溶剤を揮発させた。次に、８０〔度
Ｃ〕に加熱したオーブンに約３０〔分〕間入れ、感光性
樹脂を乾燥させ。これにより、図２（ｃ）に示すような
構成部品ができる。
成の工程〕次に、液状の感光性樹脂（プロビマー５２
（商品名）；日本チバガイギー製）を前記導体パターン
３ａの上に例えば５０〔μｍ〕の厚さで塗布する。その
後、平板上に置いた状態で約１５〔分〕間放置し、感光
性樹脂に含まれる溶剤を揮発させた。次に、８０〔度
Ｃ〕に加熱したオーブンに約３０〔分〕間入れ、感光性
樹脂を乾燥させ。これにより、図２（ｃ）に示すような
構成部品ができる。
【００２６】この構成部品が乾燥した後に、ベース基板
２上の樹脂にガラスマスクを重ねて、上から紫外線を約
３０００〔ｍＪ／ｃｍ2 〕照射した後、専用の現像液で
現像する。そして、紫外線の当たらなかった部分の樹脂
を除去して、樹脂上にこれから形成しようとする導体パ
ターンと、ベース基板２上の導体パターン３ａとの接続
のためのパッド用透孔１７と、ボンデング用パッド１０
用の導通用透孔１８を形成した。この工程により、図２
（ｄ）に示すように、ベース基板２の上に第１の導体パ
ターン３ａ及びボンデング用パッド１０が形成され、そ
の導体パターン３ａの上に第１の絶縁層４が形成される
とともに、パッド用透孔１７及び導通用透孔１８が形成
されることになる。
２上の樹脂にガラスマスクを重ねて、上から紫外線を約
３０００〔ｍＪ／ｃｍ2 〕照射した後、専用の現像液で
現像する。そして、紫外線の当たらなかった部分の樹脂
を除去して、樹脂上にこれから形成しようとする導体パ
ターンと、ベース基板２上の導体パターン３ａとの接続
のためのパッド用透孔１７と、ボンデング用パッド１０
用の導通用透孔１８を形成した。この工程により、図２
（ｄ）に示すように、ベース基板２の上に第１の導体パ
ターン３ａ及びボンデング用パッド１０が形成され、そ
の導体パターン３ａの上に第１の絶縁層４が形成される
とともに、パッド用透孔１７及び導通用透孔１８が形成
されることになる。
【００２７】このように、ベース基板２、導体パターン
３ａ及びパッド用透孔１７、導通用透孔１８が形成され
た絶縁層４を積層した部品について（図２（ｄ）参
照）、ボンデング用パッド１０付近のパッド用透孔１７
には銅めっきが付着しないように保護用フィルムで覆う
とともに、前記導通用透孔１８を含む表面にはパラジウ
ム触媒を付着させた後、無電解銅めっきを行う。これに
より、図２（ｅ）に示すように、銅めっきされた銅膜２
０が得られる。
３ａ及びパッド用透孔１７、導通用透孔１８が形成され
た絶縁層４を積層した部品について（図２（ｄ）参
照）、ボンデング用パッド１０付近のパッド用透孔１７
には銅めっきが付着しないように保護用フィルムで覆う
とともに、前記導通用透孔１８を含む表面にはパラジウ
ム触媒を付着させた後、無電解銅めっきを行う。これに
より、図２（ｅ）に示すように、銅めっきされた銅膜２
０が得られる。
【００２８】ついで、この銅膜２０の上にドライフィル
ムレジストを貼り合わせ、露光、現像、エッチングを行
なって導体パターン５を形成した。
ムレジストを貼り合わせ、露光、現像、エッチングを行
なって導体パターン５を形成した。
【００２９】以上の工程により、図２（ｆ）に示すよう
に、ベース基板２の上に導体パターン３ａ、絶縁層４、
導体パターン５と積み重ねて形成されることになる。
に、ベース基板２の上に導体パターン３ａ、絶縁層４、
導体パターン５と積み重ねて形成されることになる。
【００３０】〔絶縁層６及び導体パターン７の形成工
程〕保護用フィルムを剥離し、同様の工程でさらに導体
パターン７と、絶縁層６を１層づつ積み重ね形成し、図
２（ｇ）に示すように、合計３層の導体パターン３ａ，
５，７を形成したチップキャリア１を得ることができ
る。
程〕保護用フィルムを剥離し、同様の工程でさらに導体
パターン７と、絶縁層６を１層づつ積み重ね形成し、図
２（ｇ）に示すように、合計３層の導体パターン３ａ，
５，７を形成したチップキャリア１を得ることができ
る。
【００３１】上記製造工程は、図１に示すような、チッ
プキャリア１を得るためのものである。
プキャリア１を得るためのものである。
【００３２】本実施例は、このような製造工程により得
ることができ、しかも、ボンデング用パッド１０をベー
ス基板２上に直接設けたので、チップオンボードと同様
なワイヤボンディングを行なえることができる。
ることができ、しかも、ボンデング用パッド１０をベー
ス基板２上に直接設けたので、チップオンボードと同様
なワイヤボンディングを行なえることができる。
【００３３】また、本実施例は、導体パターン３ａ、
５、７の一部をビルドアップ法で形成することにより微
細パターンが形成でき、チップキャリアの寸法を小さく
することができる。
５、７の一部をビルドアップ法で形成することにより微
細パターンが形成でき、チップキャリアの寸法を小さく
することができる。
【００３４】そして、本実施例は、微細パターンの形成
により導体の層数を減らすことができたため、チップキ
ャリアの厚みを抑えることもでき、材料コスト製造コス
トを大幅に下げることができる。
により導体の層数を減らすことができたため、チップキ
ャリアの厚みを抑えることもでき、材料コスト製造コス
トを大幅に下げることができる。
【００３５】本実施例によれば、６層板を使用していた
チップキャリアの場合には、導体層６層のうちベタ層を
２層、残りの４層を信号機として使用していたが、導体
パターンと導通用透孔の微細化により、信号層を２層に
減らすことができ、チップキャリアの寸法も１／２程度
に縮小することができた。
チップキャリアの場合には、導体層６層のうちベタ層を
２層、残りの４層を信号機として使用していたが、導体
パターンと導通用透孔の微細化により、信号層を２層に
減らすことができ、チップキャリアの寸法も１／２程度
に縮小することができた。
【００３６】図３は、本発明のチップキャリアの他の実
施例を示す断面図であり、チップ搭載部１１をベース基
板２の上に直接アイランド２５として形成したものであ
り、他の構成は、第１の実施例と全く同様であるので、
構成及び製造方法の説明を省略する。
施例を示す断面図であり、チップ搭載部１１をベース基
板２の上に直接アイランド２５として形成したものであ
り、他の構成は、第１の実施例と全く同様であるので、
構成及び製造方法の説明を省略する。
【００３７】第２の実施例は、ボンデング用パッド１０
をベース基板２上に直接設けるとともに、チップ搭載部
１１をベース基板２の上にアイランド２５として構成し
たので、チップオンボードと同様なワイヤボンディング
を行なえることができる。
をベース基板２上に直接設けるとともに、チップ搭載部
１１をベース基板２の上にアイランド２５として構成し
たので、チップオンボードと同様なワイヤボンディング
を行なえることができる。
【００３８】また、第２の実施例は、導体パターン３、
５、７の一部をビルトアップ法で形成することにより微
細パターンが形成でき、チップキャリアの寸法を小さく
することができる。
５、７の一部をビルトアップ法で形成することにより微
細パターンが形成でき、チップキャリアの寸法を小さく
することができる。
【００３９】そして、第２の実施例は、微細パターンの
形成により導体の層数を減らすことができたため、チッ
プキャリアの厚みを抑えることもでき、材料コスト製造
コストを大幅に下げることができる。
形成により導体の層数を減らすことができたため、チッ
プキャリアの厚みを抑えることもでき、材料コスト製造
コストを大幅に下げることができる。
【００４０】図４は、本発明のチップキャリアの第３の
実施例を示す断面図であり、ベース基板２の裏面にボン
デング用パッド１０を設け、かつ、ベース基板２の表面
に、導体パターン３、絶縁層４、導体パターン５、絶縁
層６、導体パターン７を積層して積層部８を形成し、か
つベース基板２の裏面のボンデング用パッド１０と絶縁
層４の表面の積層部８の電気回路とをスルーホール３０
で電気的に接続した点に特徴があり、他の構成は、第１
の実施例と全く同様であるので、構成及び製造方法の説
明を省略する。
実施例を示す断面図であり、ベース基板２の裏面にボン
デング用パッド１０を設け、かつ、ベース基板２の表面
に、導体パターン３、絶縁層４、導体パターン５、絶縁
層６、導体パターン７を積層して積層部８を形成し、か
つベース基板２の裏面のボンデング用パッド１０と絶縁
層４の表面の積層部８の電気回路とをスルーホール３０
で電気的に接続した点に特徴があり、他の構成は、第１
の実施例と全く同様であるので、構成及び製造方法の説
明を省略する。
【００４１】第３の実施例では、ボンデング用パッド１
０をベース基板２上に直接設けるとともに、チップ搭載
部１１をベース基板２の上にアイランド２５として構成
したので、チップオンボードと同様なワイヤボンディン
グを行なうことができる。
０をベース基板２上に直接設けるとともに、チップ搭載
部１１をベース基板２の上にアイランド２５として構成
したので、チップオンボードと同様なワイヤボンディン
グを行なうことができる。
【００４２】また、本実施例は、導体パターン３、５、
７の一部をビルドアップ法で形成することにより微細パ
ターンが形成でき、チップキャリアの寸法を小さくする
ことができる。
７の一部をビルドアップ法で形成することにより微細パ
ターンが形成でき、チップキャリアの寸法を小さくする
ことができる。
【００４３】そして、本実施例は、微細パターンの形成
により導体の層数を減らすことができたため、チップキ
ャリアの厚みを抑えることもでき、材料コスト製造コス
トを大幅に下げることができる。
により導体の層数を減らすことができたため、チップキ
ャリアの厚みを抑えることもでき、材料コスト製造コス
トを大幅に下げることができる。
【００４４】
【発明の効果】請求項１記載の発明では、半導体集積回
路素子と積層部の電気回路の間の電気的接続を行なう際
に使用する接続用パッドを、前記ベース基板上に直接配
設したので、チップオンボードと同様なワイヤボンディ
ングを行なうことができ、かつ導体パターンの一部をビ
ルドアップ法で形成することにより微細パターンが形成
でき、チップキャリアの寸法を小さくすることができ
る。
路素子と積層部の電気回路の間の電気的接続を行なう際
に使用する接続用パッドを、前記ベース基板上に直接配
設したので、チップオンボードと同様なワイヤボンディ
ングを行なうことができ、かつ導体パターンの一部をビ
ルドアップ法で形成することにより微細パターンが形成
でき、チップキャリアの寸法を小さくすることができ
る。
【００４５】請求項１記載の発明では、微細パターンの
形成により導体の層数を減らすことができたため、チッ
プキャリアの厚みを抑えることもでき、材料コスト製造
コストを大幅に下げることができる。
形成により導体の層数を減らすことができたため、チッ
プキャリアの厚みを抑えることもでき、材料コスト製造
コストを大幅に下げることができる。
【００４６】請求項２の発明で、ベース基板は絶縁体か
らなり、前記ベース基板の両面またはどちらか一方の面
に直接導体パターンが形成されており、かつベース基板
内にスルーホール以外の導体パターンを形成していない
ので、チップオンボードと同様なワイヤボンディングを
行なうことができ、かつ導体パターンの一部をビルドア
ップ法で形成することにより微細パターンが形成でき、
チップキャリアの寸法を小さくすることができる。
らなり、前記ベース基板の両面またはどちらか一方の面
に直接導体パターンが形成されており、かつベース基板
内にスルーホール以外の導体パターンを形成していない
ので、チップオンボードと同様なワイヤボンディングを
行なうことができ、かつ導体パターンの一部をビルドア
ップ法で形成することにより微細パターンが形成でき、
チップキャリアの寸法を小さくすることができる。
【００４７】請求項２記載の発明では、微細パターンの
形成により導体の層数を減らすことができたため、チッ
プキャリアの厚みを抑えることもでき、材料コスト製造
コストを大幅に下げることができる。
形成により導体の層数を減らすことができたため、チッ
プキャリアの厚みを抑えることもでき、材料コスト製造
コストを大幅に下げることができる。
【００４８】請求項３記載の発明では、前記半導体集積
回路素子と積層部の電気回路の間の電気的接続を行なう
際に使用する接続用パッドを前記ベース基板上に直接配
設し、かつチップ搭載部を、前記ベース基板の表面また
は前記ベース基板の積層部の表面に設けたものであるの
で、チップオンボードと同様なワイヤボンディングを行
なうことができ、かつ導体パターンの一部をビルトアッ
プ法で形成することにより微細パターンが形成でき、チ
ップキャリアの寸法を小さくすることができる。
回路素子と積層部の電気回路の間の電気的接続を行なう
際に使用する接続用パッドを前記ベース基板上に直接配
設し、かつチップ搭載部を、前記ベース基板の表面また
は前記ベース基板の積層部の表面に設けたものであるの
で、チップオンボードと同様なワイヤボンディングを行
なうことができ、かつ導体パターンの一部をビルトアッ
プ法で形成することにより微細パターンが形成でき、チ
ップキャリアの寸法を小さくすることができる。
【００４９】請求項４記載の発明では、ベース基板上に
接続用パッドを設け、かつ絶縁層、導電層、絶縁層と順
次積み上げてゆく工程で、前記接続用パッド部分に保護
部材を配置して積層を行わせるので、チップオンボード
と同様なワイヤボンディングを行なうことができるチッ
プキャリアを得ることができるとともに、導体パターン
の一部をビルドアップ法で形成することにより微細パタ
ーンが形成できてチップキャリアの寸法を小さくしたチ
ップキャリアを得ることができる。
接続用パッドを設け、かつ絶縁層、導電層、絶縁層と順
次積み上げてゆく工程で、前記接続用パッド部分に保護
部材を配置して積層を行わせるので、チップオンボード
と同様なワイヤボンディングを行なうことができるチッ
プキャリアを得ることができるとともに、導体パターン
の一部をビルドアップ法で形成することにより微細パタ
ーンが形成できてチップキャリアの寸法を小さくしたチ
ップキャリアを得ることができる。
【００５０】
【図１】本発明のチップキャリアの第１の実施例を示す
図である。
図である。
【図２】同第１の実施例の製造方法を説明するための図
である。
である。
【図３】同第２の実施例を示す図である。
【図４】同第３の実施例を示す図である。
【図５】従来のチップキャリアを示す図である。
【図６】従来の他のチップキャリアを示す図である。
１ チップキャリア ２ ベース基板 ３ 導体パターン ４ 絶縁層 ５ 導体パターン ６ 絶縁層 ７ 導体パターン ８ 積層部 １０ ボンデング用パッド（接続用パッド） １１ チップ搭載部 １２ ＩＣチップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−13490（ＪＰ，Ａ) 特開 平４−317359（ＪＰ，Ａ) 特開 昭57−126154（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12
Claims (4)
- 【請求項１】 ベース基板上に複数の導体パターンと樹
脂層からなる絶縁層とを積層して形成した積層部を有す
るチップキャリアにおいて、 前記半導体集積回路素子と積層部の電気回路の間の電気
的接続をワイヤーボンディングを用いて行う際に使用す
る接続用パッドを、前記ベース基板上に直接配設したこ
とを特徴とするチップキャリア。 - 【請求項２】 ベース基板上に複数の導体パターンと樹
脂層からなる絶縁層とを積層して形成した積層部を有す
るチップキャリアにおいて、前記半導体集積回路素子と積層部の電気回路の間の電気
的接続をワイヤーボンディングを用いて行う際に使用す
る接続用パッドを、前記ベース基板上に直接配設し、 上記ベース基板は絶縁体からなり、前記ベース基板の両
面又はどちらか一方の面に直接導体パターンが形成され
ており、かつベース基板内にスルーホール以外の導体パ
ターンを形成していないことを特徴とするチップキャリ
ア。 - 【請求項３】 ベース基板上に複数の導体パターンと樹
脂層からなる絶縁層とを積層して形成した積層部を有す
るチップキャリアにおいて、 前記半導体集積回路素子と積層部の電気回路の間の電気
的接続をワイヤーボンディングを用いて行う際に使用す
る接続用パッドを、前記ベース基板上に直接配設し、且
チップ搭載部を前記ベース基板の表面又は前記ベース基
板の積層部の表面に設けたことを特徴とするチップキャ
リア。 - 【請求項４】 ベース基板上に複数の導体パターンと樹
脂層からなる絶縁層とを積層して形成した積層部を有す
るチップキャリアを製造する方法において、前記半導体集積回路素子と積層部の電気回路の間の電気
的接続をワイヤーボンディングを用いて行う際に使用す
る接続用パッドを、前記ベース基板上に 設け、かつ絶縁
層、導電層、絶縁層と順次積み挙げて行く工程で、前記
接続用パッド部分に保護部材を配置して積層されないよ
うにすることを特徴とするチップキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404394A JP3074667B2 (ja) | 1994-09-02 | 1994-09-02 | チップキャリア及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23404394A JP3074667B2 (ja) | 1994-09-02 | 1994-09-02 | チップキャリア及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878577A JPH0878577A (ja) | 1996-03-22 |
| JP3074667B2 true JP3074667B2 (ja) | 2000-08-07 |
Family
ID=16964681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23404394A Expired - Fee Related JP3074667B2 (ja) | 1994-09-02 | 1994-09-02 | チップキャリア及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074667B2 (ja) |
-
1994
- 1994-09-02 JP JP23404394A patent/JP3074667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878577A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5817541A (en) | Methods of fabricating an HDMI decal chip scale package | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP3382482B2 (ja) | 半導体パッケージ用回路基板の製造方法 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JPH08181450A (ja) | 電子回路基板とその製造方法 | |
| JP3074667B2 (ja) | チップキャリア及びその製造方法 | |
| JPH07111379A (ja) | マルチチップモジュール実装型プリント配線板 | |
| JP2001110928A (ja) | 半導体パッケージの製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3203176B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JPH08222828A (ja) | プリント配線板及びその製造方法 | |
| JPH0464199B2 (ja) | ||
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH08125117A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH08167676A (ja) | 半導体装置 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JP3563846B2 (ja) | Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法 | |
| JPH0982837A (ja) | 半導体パッケージの製造方法 | |
| JP2001085554A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090609 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |